專利名稱：液晶激勵(lì)用電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及產(chǎn)生液晶激勵(lì)顯示屏用的電源電壓的液晶激勵(lì)用電源電路。
液晶顯示屏具有耗電少、小型化的特點(diǎn)，因此通常作為顯示裝置，用于臺式電子計(jì)算機(jī)或電子筆記本等便攜式電子儀器中。為了激勵(lì)該液晶顯示屏，必須供給數(shù)值不同的若干種電位。
圖7表示用上述液晶顯示屏作為顯示裝置的電子儀器的顯示屏外設(shè)部件結(jié)構(gòu)的框圖。液晶顯示屏11基本上是由夾在兩塊玻璃片之間的液晶構(gòu)成的。在這兩塊玻璃片各自的表面上配置著互相交叉取向的許多配線，通常，圖中未示出的稱為公用電極或掃描電極等若干個(gè)第1電極(以下簡稱公用(COM)電極)沿液晶顯示屏11的橫向引出，而圖中未示出的稱為段電極或數(shù)據(jù)電極的若干個(gè)第2電極(以下簡稱(SEG)電極)則沿縱向引出。在一個(gè)公用電極和段電極之間分別施加規(guī)定數(shù)值大小的電位差，由連接兩個(gè)電極的兩條配線和其間的液晶形成的電容構(gòu)成的段受到上述電位差的激勵(lì)點(diǎn)亮。利用公用電極側(cè)稱為COM激勵(lì)器12和段電極側(cè)、稱為SEG激勵(lì)器13的液晶激發(fā)用集成電路，對該段的點(diǎn)亮/非點(diǎn)亮進(jìn)行激勵(lì)控制。
通常，公用電極和段電極數(shù)隨液晶顯示屏種類的不同而有很大差別，例如某種類型的液晶顯示屏設(shè)有64個(gè)公用電極、160個(gè)段電極。因此，通常在公用電極側(cè)和段電極側(cè)分別設(shè)置若干個(gè)COM激勵(lì)器12和SEG激勵(lì)器13。這些COM激勵(lì)器12及SEG激勵(lì)器13根據(jù)各種控制信號或顯示數(shù)據(jù)產(chǎn)生激勵(lì)信號，供給液晶顯示屏11上與之相對應(yīng)的公用電極或段電極。如上所述，在COM激勵(lì)器12及SEG激勵(lì)器13中產(chǎn)生激勵(lì)信號時(shí)，必須要有數(shù)值各不相同的若干種液晶激勵(lì)電位，這些電位要由電源電路14形成。該電源電路14可以設(shè)在任何一個(gè)COM激勵(lì)器12或SEG激勵(lì)器13內(nèi)，或者也可以將全部COM激勵(lì)器12及SEG激勵(lì)器13集中設(shè)在一個(gè)集成電路中。
一般情況下，利用設(shè)在電源之間的若干個(gè)電阻進(jìn)行電阻分壓，形成上述液晶激勵(lì)電位。由電阻分壓形成的電位取決于由分壓電阻值的大小形成的電流驅(qū)動能力。要想提高電流驅(qū)動能力、即增加從該電位點(diǎn)流出的電流量，雖然減小分壓電阻值即可辦到，可是這樣就會在電源間有很強(qiáng)的電流流動，增大了電源電路14中消耗的電功率。
另一方面，要想減小該消耗的電功率，雖然采用增大分壓電阻值的方法使電源流出的電流減小即可辦到。但是，這樣卻會降低各電位的電流激勵(lì)能力，不能保持許多電流流動，也不能保持其電位。
為了解決上述矛盾，以往是在電源電路中使用電源放大器的方法解決。
圖8所示是使用電源放大器的原有的電源電路的結(jié)構(gòu)。圖中，VDD及VEE是由外部供給的電源電位，例如VDD是0伏，VEE在-10伏的范圍內(nèi)可變。在VDD與VEE之間，串聯(lián)5個(gè)分壓用的電阻R1-R5。為了在電位VDD和VEE之間使流過電阻R1-R5的電流值小到足以降低消耗電流的程度，就要使用高阻值電阻。另外，在通常上述5個(gè)電阻中，設(shè)定靠近VDD的兩個(gè)電阻R1、R2和靠近VEE的兩個(gè)電阻R4、R5的阻值完全相同，而在它們之間的電阻R3的阻值卻設(shè)定為R1、R2、R4、R5的規(guī)定值的倍數(shù)。而且上述電位VDD、VEE兩個(gè)電位值和在各電阻的連接點(diǎn)得到的4個(gè)電位值，共計(jì)6個(gè)值的電位作為液晶激勵(lì)電位VLC0-VLC5，供給上述COM激勵(lì)器12及SEG激勵(lì)器13。另外，例如在COM激勵(lì)器12及SEG激勵(lì)器13中，電位VLC0、VLC1、VLC4、VLC5被用作上述公用電極的激勵(lì)電位，而電位VLC0、VLC2、VLC3、VLC5則被用作段電極激勵(lì)電位。
可是，直接使用VDD、VEE的VLC0和VLC5雖然具有足夠的電流驅(qū)動能力，但由高電阻進(jìn)行分壓形成的VLC1-VLC4卻不具備大電流驅(qū)動能力。因此，如圖所示，經(jīng)過以變換阻抗為目的的電源放大器AMP1-AMP4的輸入、輸出，降低阻抗之后，將與VLC1-VLC4對應(yīng)的分壓V1-V4供給上述COM激勵(lì)器12和SEG激勵(lì)器13。
后面將說明，上述每個(gè)電源放大器采用的是分別使用P溝道及N溝道的MOS晶體管的CMOS結(jié)構(gòu)，在靠近VDD一側(cè)的輸入分壓V1、V2的兩個(gè)電源放大器AMP1、AMP2中，接受輸入電位的晶體管是分別使用N溝道的或Ntop型的;在靠近VEE一側(cè)的輸入分壓V3、V4的兩個(gè)電源放大器AMP3、AMP4中，接受輸入電位的晶體管分別使用P溝道的或Ptop型的。
另一方面，如圖9所示，Ntop型的電源放大器AMP1、AMP2各自由差動級26和輸出級29構(gòu)成。差動級26將P溝道MOS晶體管21、22作為電流反射鏡負(fù)載、將N溝道MOS晶體管23、24作為差動輸入對、將N溝道MOS晶體管25作為恒定電流源。輸出級29將P溝道MOS晶體管27作為輸入差動級26的輸出的激勵(lì)用晶體管、將N溝道MOS晶體管28作為恒定電流負(fù)載。另外，向晶體管25、28的柵極供給偏壓VNBias。
如

圖10所示，其它的Ptop型電源放大器AMP3、AMP4各自由差動級36和輸出級39構(gòu)成。差動級36將N溝道MOS晶體管31、32作為電流反射鏡負(fù)載、將P溝道MOS晶體管33、34作為差動輸入對、將P型溝道MOS晶體管35作為恒定電流源。輸出級39將N型溝道MOS晶體管37作為輸入差動級36的輸出電位的激勵(lì)用晶體管、將P溝道MOS晶體管38作為恒定電流負(fù)載。另外，向晶體管35、38的柵極供給偏壓VPBias。圖9及圖10中的電容器是用來使各自的動作穩(wěn)定，防止振蕩。
圖11是表示在由圖8中的電源電路形成的6個(gè)數(shù)值的液晶激勵(lì)用電位VLC0-VLC5中，除直接作用VDD和VLC0以外，其余的電位與VEE之間的依賴關(guān)系。由于通常的液晶顯示屏在一定程度上可以隨意設(shè)定顯示對比度，因此可以調(diào)整外部電源電壓VEE的值，使VEE的值向接近-6伏的方向變化時(shí)，對比度減弱，反之，向接近-10伏的方向變化時(shí)，對比度增強(qiáng)。而且當(dāng)VEE為-6伏時(shí)，電位VLC0-VLC5的值最高(接近0伏附近)，而當(dāng)VEE為-10伏時(shí)，電位VLC0-VLC5的值最低(最大負(fù)值)。
為了向上述4個(gè)電源放大器AMP1-AMP4供給如圖11所示的值變化的電位，必須選擇具有與各自的輸入電位相對應(yīng)的性能的電源放大器。
可是，在N溝道即Ntop型電源放大器的情況下，如果圖9中的N溝道MOS晶體管23的柵極電位(輸入電位)相對于電源電位不高于其閾值電壓時(shí)，接收輸入電位的晶體管不工作。另外，在P溝道即Ptop型電源放大器的情況下，如果圖10中的P溝道MOS晶體管33的柵極電位(輸入電位)相對于電源電位不低于其閾值電壓的絕對值以上時(shí)，接收輸入電位的晶體管不工作。通常所知，MOS晶體管的閥值電壓存在離散偏差，考慮到該離散偏差，假定N溝道MOS晶體管的閾值電壓和P溝道MOS晶體管的閾值電壓的絕對值的最高值例如為1伏，如圖11所示，當(dāng)VEE為-10伏時(shí)，Ntop型電源放大器AMP1、AMP2(Ntop-Amp)充分工作的區(qū)域?yàn)?8伏以上的范圍，Ptop型電源放大器AMP3、AMP4(Ptop-Amp)充分工作的區(qū)域在VEE為-10伏時(shí)為-2伏以下的范圍。
因此，以往都使用Ntop-Amp作為輸入能達(dá)到-2伏以上數(shù)值的電位的電源放大器AMP1、AMP2，而使用Ptop-Amp作為輸入能達(dá)到-8伏以下數(shù)值的電位的電源放大器AMP3、AMP4。
圖12表示從圖7中的COM激勵(lì)器12及SEG激勵(lì)器13輸出的公用激勵(lì)信號COM及段激勵(lì)信號SEG的波形之一例。段激勵(lì)信號SEG是用前面所述的4個(gè)數(shù)值的液晶激發(fā)用電位VLC0、VLC2、VLC3、VLC5形成的，在控制信號之一種的幀信號的某個(gè)半周期，顯示數(shù)據(jù)每變化一次，其電位便在VLC0與VLC2之間互相轉(zhuǎn)換，在幀信號的下一個(gè)半周期，顯示數(shù)據(jù)每變化一次，其電位便在VLC3與VLC5之間互相轉(zhuǎn)換。
公用激勵(lì)信號COM用前面所述的4個(gè)液晶激勵(lì)用電位VLC0、VLC1、VLC4、VLC5形成，在上述幀信號的某半個(gè)周期，從64個(gè)公用信號COM1-COM64中的COM1開始，電位為VLC1者依次轉(zhuǎn)換為電位VLC5，在幀信號的下半個(gè)周期，從COM1開始電位為VLC4者依次轉(zhuǎn)換為電位VLC0。
這里由圖12可知，1個(gè)公用激勵(lì)信號COM的電位在幀信號的每半個(gè)周期轉(zhuǎn)換一次，與此相對應(yīng)，在段激勵(lì)信號SEG的情況下，顯示數(shù)據(jù)每變化一次，電位便轉(zhuǎn)換一次。例如當(dāng)幀信號的頻率為35Hz時(shí)，顯示數(shù)據(jù)的閂鎖脈沖信號為2240Hz。因此，從產(chǎn)生段激勵(lì)信號SEG用的液晶激勵(lì)用電位VLC0、VLC2、VLC3、VLC5流出的電流量比從只產(chǎn)生公用激勵(lì)信號COM用的液晶激勵(lì)用電位VLC1、VLC4流出的電流量大。
圖13表示向圖7中的液晶顯示屏上的1個(gè)公用電極和1個(gè)段電極供給的公用激勵(lì)信號COM和段激勵(lì)信號SEG的波形之一例。如上所述，如果從產(chǎn)生段激勵(lì)信號SEG用的液晶激勵(lì)用電位VLC0、VLC2、VLC3、VLC5流出的電流大時(shí)，雖然直接使用VDD、VEE的VLC0和VLC5不成問題，但從圖8中的電源放大器AMP2、AMP3輸出的電位VLC2、VLC3卻會出現(xiàn)問題。
就是說，在輸出電位VLC2的Ntop型電源放大器AMP2中，如圖9所示，在輸出級29中將輸出端子充電到高電位一側(cè)的晶體管27利用差動級26的輸出進(jìn)行激勵(lì)，而將輸出端子充電到低電位一側(cè)的晶體管28變成恒電流源負(fù)載。因此，以降低電源放大器本身的消耗功率為目的，抑制流過作為恒電流源負(fù)載的晶體管28的電流值時(shí)，將輸出電位提高到高電位側(cè)的能力大，而降低到低電位側(cè)的能力小，如圖13所示，段激勵(lì)信號SEG的電位VLC2向電源電位VDD(VLC0)側(cè)移動，其值逐漸移近VLC0側(cè)。
另一方面，如圖10所示，在輸出電位VLC3的Ptop型電源放大器AMP3中，在輸出級39中使輸出端子放電到低電位側(cè)的晶體管37用差動級36的輸出進(jìn)行激勵(lì)，將輸出端子充電到高電位側(cè)的晶體管38成為恒電流源負(fù)載。因此，以降低電源放大器本身的消耗功率為目的，在抑制流過作為恒電流源的晶體管38的電流值時(shí)，將輸出電位降到低電位側(cè)的能力大，但升到高電位側(cè)的能力小，如圖13所示，段激勵(lì)信號SEG的電位VLC3降到電源電位VEE(VLC5)一側(cè)，其值逐漸移近VLC5側(cè)。
因此，以往在所有的電源放大器中，當(dāng)流過各恒定電流源的電流增大到一定的程度時(shí)，會使電流的流入能力和電流流出能力的兩個(gè)方面都有提高，從而使輸出阻抗降低，不會引起上述那種輸出電位的變動。
但是，如果所有的電源放大器的恒定電流源都有大電流流過時(shí)，電源放大器的消耗電流就會增大，削弱了提高分壓電阻，借以減少消耗電流的效果。另外，尤其是利用電池驅(qū)動便攜式電子儀器時(shí)，就會造成縮短電池壽命的不良結(jié)果。
本發(fā)明是考慮了上述情況而進(jìn)行開發(fā)的，其目的是提供一種更能減少消耗電流的液晶激勵(lì)用電源電路。
發(fā)明的第1種液晶激勵(lì)用電源電路具有串聯(lián)在電源高電位施加點(diǎn)與電源低電位施加點(diǎn)之間的若干個(gè)電阻，被上述若干個(gè)電阻隔開的第1至第4個(gè)中間電位點(diǎn)，以及4個(gè)阻抗變換電路第1個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中能獲得最高電位的第1個(gè)中間電位點(diǎn)上，該第1個(gè)中間電位點(diǎn)的電位加在N溝道MOS晶體管的柵極上，該輸出級將利用柵極接受該差動級的輸出的P溝道MOS晶體管作為激勵(lì)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用;第2個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1個(gè)中間電位點(diǎn)以外能夠獲得最高電位的第2個(gè)中間電位點(diǎn)上，該第2個(gè)中間電位點(diǎn)的電位加在P溝道MOS晶體管的柵極上，該輸出級將利用柵極輸入該差動級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用;第3個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中、除上述第1及第2個(gè)中間電位點(diǎn)以外、能夠獲得較高電位的第3個(gè)中間電位點(diǎn)上，該第3個(gè)中間電位點(diǎn)的電位加在N溝道MOS晶體管的柵極上，該輸出級將利用柵極輸入該差動級的輸出的P溝道MOS晶體管作為激勵(lì)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用;第4個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第4個(gè)中間電位點(diǎn)上，該第4個(gè)中間電位點(diǎn)的電位加在P溝道MOS晶體管的柵極上，該輸出級將利用柵極輸入該差動級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用。
發(fā)明的第2種液晶激發(fā)用電源電路具有串聯(lián)在電源高電位施加點(diǎn)與電源低電位施加點(diǎn)之間的若干個(gè)電阻、由上述若干個(gè)電阻隔開的第1至第4個(gè)中間電位點(diǎn)、以及4個(gè)阻抗變換電路第1個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中能獲得最高電位的第1個(gè)中間電位點(diǎn)上，該第1個(gè)中間電位點(diǎn)的電位加在N溝道MOS晶體管的柵極上，該輸出級將由柵極輸入該差動級的輸出的P溝道MOS晶體管作為激勵(lì)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用;第2個(gè)阻抗變換電路有差動級、中間輸出級和最終輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1個(gè)中間電位點(diǎn)外能獲得最高電位的第2個(gè)中間電位點(diǎn)上，該第2個(gè)中間電位點(diǎn)的電位加在N溝道MOS晶體管的柵極上，該中間輸出級將由柵極輸入該差動級的輸出電位的P溝道MOS晶體管作為激勵(lì)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用，該最終輸出級將利用柵極輸入該中間輸出級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用;第3個(gè)阻抗變換電路有差動極、中間輸出級和最終輸出級，該差動級連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1及第2個(gè)中間電位點(diǎn)外能獲得較高電位的第3個(gè)中間電位點(diǎn)上，該第3個(gè)中間電位點(diǎn)的電位加在P溝道MOS晶體管的柵極上，該中間輸出級將由柵極輸入該差動級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用，該最終輸出級將由柵極輸入該中間輸出級的輸出的P溝道MOS晶體管作為激勵(lì)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用;第4個(gè)阻抗變換電路有差動級和輸出級，該差動級連接在上述第4個(gè)中間電位點(diǎn)上，該第4個(gè)中間電位點(diǎn)的電位加在P溝道MOS晶體管的柵極上，該輸出級將由柵極輸入該差動級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用。
由于將由柵極輸入差動級的輸出的N溝道MOS晶體管作為激勵(lì)用的元件、而將P溝道MOS晶體管作為電流源用的元件使用的電路被用作連接在電流流出量大、其電位有可能向電流高電位側(cè)變動的第2個(gè)中間電位點(diǎn)上的第2個(gè)阻抗變換電路的輸出級，因此該第2個(gè)阻抗變換電路中的電流流入能力被提高，所以能防止其輸出電位向電源的高電位側(cè)移動。而且，在輸出級作為電流源用的元件使用的P溝道MOS晶體管，即使不會使電流驅(qū)動能力達(dá)到那么大，也能保持輸出電位，因此能將該第2個(gè)阻抗變換電路的電流消耗抑制在較低程度。
另外，由于將由柵極輸入差動級的輸出的P溝道MOS晶體管作為激勵(lì)用的元件，而將N溝道MOS晶體管作為電流源用的元件使用的電路被用作連接在電流流出量大且其電位有可能向電源的低電位側(cè)移動的第3個(gè)中間電位點(diǎn)上的第3個(gè)阻抗變換電路的輸出級，因此提高了該第3個(gè)阻抗變換電路中的電流流出能力，從而能防止其輸出電位向電源的低電位側(cè)移動。而且在輸出級作為電流源用的元件使用的N溝道MOS晶體管，即使不會使電流驅(qū)動能力達(dá)到那么大，也能保持輸出電位，因此能將該第3個(gè)阻抗變換電路的電流消耗抑制在較低的程度。
圖1是本發(fā)明的第1個(gè)實(shí)施例的電路圖。
圖2是本發(fā)明的第2個(gè)實(shí)施例的電路圖。
圖3是本發(fā)明的第3個(gè)實(shí)施例的電路圖。
圖4是上述第3個(gè)實(shí)施例電路中使用的Ntop型電源放大器的電路圖。
圖5是上述第3個(gè)實(shí)施例電路中使用的Ptop型電源放大器的電路圖。
圖6是本發(fā)明的第4個(gè)實(shí)施例的電路圖。
圖7是表示電子儀器的顯示屏外設(shè)部件結(jié)構(gòu)框圖。
圖8是原有的電源電路的電路圖。
圖9是原有的電源電路及本發(fā)明的各實(shí)施例電路中使用的Ntop型電源放大器的電路圖。
圖10是原有的電源電路及本發(fā)明的各實(shí)施例電路中使用的Ptop型電源放大器的電路圖。
圖11是液晶激勵(lì)用電位與VEE關(guān)系特性曲線圖。
圖12是表示公用激勵(lì)信號與段激勵(lì)信號的波形的例圖。
圖13是向一個(gè)公用電極、段電極供給的公用激勵(lì)信號和段激勵(lì)信號的波形的例圖。
圖中11液晶顯示屏12COM激勵(lì)器13SEG激勵(lì)器14電源電路R1-R5分壓電阻
RV可變電阻AMP11、AMP12′、AMP13Ntop型電源放大器AMP12、AMP13′、AMP14、AMP15Ptop型電源放大器26、36、46、66差動級29、39輸出級49、69中間輸出級52、72最終輸出級下面參照附圖，通過實(shí)施例說明本發(fā)明。
圖1是表示本發(fā)明的第1個(gè)實(shí)施例的電路圖，表示圖7中的電子儀器中的電源電路14的結(jié)構(gòu)。
圖中VDD及VEE是從外部供給的電源電位，例如VDD為0伏，VEE可在-10伏的范圍內(nèi)變化。
分壓用的5個(gè)電阻R1-R5串聯(lián)在上述兩個(gè)電位VDD與VEE之間。為了使在電位VDD與VEE之間流動的電流值盡可能減小，以降低消耗電流，所以電阻R1-R5采用了高電阻。另外，與以往的一樣，設(shè)定電阻R1、R2、R4、R5的阻值完全相同，R2與R4之間的電阻R3的阻值設(shè)定為R1、R2、R4、R5的設(shè)定值的倍數(shù)。而且上述兩個(gè)值的電位VDD、VEE連同在各電阻的連接點(diǎn)處獲得的4個(gè)值的電位共計(jì)6個(gè)值的電位作為液晶激發(fā)用電位VLC0-VLC5，供給圖7中的COM激勵(lì)器12和SEG激勵(lì)器13。而且在COM激勵(lì)器12和SEG激勵(lì)器13中，電位VLC0、VLC1、VLC4、VLC5用作上述公用電極激勵(lì)用電位，而電位VLC0、VLC2、VLC3、VLC5則用作段電極激勵(lì)用電位。
在該實(shí)施例電路中，與以往一樣，以與VLC1-VLC4相對應(yīng)的分壓V1、V2、V3、V4(第1、第2、第3、第4中間電位點(diǎn)的電位)的阻抗變換為目的，將電源放大器AMP11-AMP14連接在電位為V1、V2、V3、V4的各個(gè)電位點(diǎn)上，以這些電源放大器AMP11-AMP14的輸出電位供給COM激勵(lì)器12及SEG激勵(lì)器13。
連接在分壓V1上的電源放大器AMP11與以往一樣，采用Ntop型的。連接在分壓V2上的電源放大器AMP12與以往不同，而是使用Ptop型的。連接在分壓V3上的電源放大器AMP13與以往不同，采用Ntop型的。連接在分壓V4上的電源放大器AMP14與以往相同，采用Ptop型的。
上述Ntop型的電源放大器AMP11及AMP13的詳細(xì)結(jié)構(gòu)如圖9所示，它是由差動級26和輸出級29構(gòu)成的，差動級26以P溝道MOS晶體管21、22作為電流反射鏡負(fù)載，以N溝道MOS晶體管23、24作為差動輸入對，以N溝道MOS晶體管25作為恒定電流源，而輸出級29則以P溝道MOS晶體管27作為輸入差動級26的輸出電位的激勵(lì)用晶體管，以N溝道MOS晶體管28作為恒定電流負(fù)載。
上述Ptop型的電流放大順AMP12及AMP14的詳細(xì)結(jié)構(gòu)示于圖10，它是由差動級36和輸出級39構(gòu)成，差動級36以N溝道MOS晶體管31、32作為電流反射鏡負(fù)載，以P溝道MOS晶體管33、34作為差動輸入對，以P溝道MOS晶體管35作為恒定電流源，而輸出級39則以N溝道MOS晶體管37作為輸入差動級36的輸出電位的激勵(lì)用晶體管，以P溝道MOS晶體管38作為恒定電流負(fù)載。
現(xiàn)在來看一看以往成為問題的液晶激勵(lì)用電位VLC2、VLC3。
圖7中的液晶顯示屏11進(jìn)行顯示時(shí)，電流流出量大、且其電位向VLC0側(cè)變動而成問題的液晶激勵(lì)用電位VLC2由電源放大器AMP12輸出，該電源放大器AMP12與以往的不同，如圖10所示，改用Ptop型的放大器，它設(shè)有將N溝道MOS晶體管37作為激勵(lì)用晶體管、將P溝道MOS晶體管38作為恒定電流負(fù)載的輸出級。
該P(yáng)top型電源放大器采用N溝道MOS晶體管37，能夠使足夠大的電流流入，因此能防止像以往那樣其輸出電位VLC2向VLC0側(cè)移近的現(xiàn)象，能夠穩(wěn)定保持VLC2的值。而且在輸出級39中，作為恒定電流負(fù)載用的P溝道MOS晶體管38能夠穩(wěn)定保持輸出電位，不需要從輸出端子流出大電流。當(dāng)輸出端子的電位VLC2在規(guī)定值以下時(shí)，電流通過晶體管38從輸出端子流出，但當(dāng)電位VLC2達(dá)到規(guī)定值時(shí)，電流通過N溝道晶體管37流到接地端(VEE)，因此該電流的消耗并非始終與輸出電位相關(guān)。但是，由于上述原因，沒有必要使大電流流過該晶體管38，因此可以使該電流值比以往的小。
另一方面，當(dāng)上述液晶顯示屏顯示時(shí)，電流流出量大、且其電位向VLC5側(cè)變動而成問題的液晶激勵(lì)用電位VLC3由電源放大器AMP13輸出，該電源放大順AMP13與以往的不同，如圖9所示，它改用Ntop型放大器，它設(shè)有將P溝道MOS晶體管27作為激勵(lì)用晶體管、而將N溝道MOS晶體管28作為恒定電流負(fù)載的輸出級29。
該Ntop型電源放大器利用P溝道晶體管27能使足夠大的電流流出，所以能以防止以往那種其輸出電位VLC3向VLC5側(cè)移近的現(xiàn)象，能穩(wěn)定保持VLC3的值。而且在輸出級29中，作為恒定電流負(fù)載用的N溝道MOS晶體管28能穩(wěn)定保持輸出電位，沒有必要從輸出端子流入大電流。當(dāng)輸出端子的電位VLC3在規(guī)定值以上時(shí)，該晶體管28使電流從輸出端子流入，而當(dāng)電位VLC3達(dá)到規(guī)定值時(shí)，則使電流從VDD側(cè)通過P溝道MOS晶體管27流入接地端(VEE)，因此該電流的消耗并非經(jīng)常與輸出電位相關(guān)。然而，由于上述原因，沒有必要使大電流流過該晶體管28，所以能使該電流值比以往的小。
另一方面，關(guān)于其它電源放大器AMP11和AMP14，沒有必要這樣考慮輸出電位的變動，因此本來就能使其消耗的電流小。
因此，如果采用該實(shí)施例的電路，可使所有的電源放大器AMP11、AMP12、AMP13及AMP14所消耗的電流一律降低，而且能使各液晶激勵(lì)用的電位穩(wěn)定。
另外，在上述實(shí)施例中，作為VEE雖然說明了使用時(shí)可在-10伏的范圍內(nèi)進(jìn)行變化，但使用時(shí)也可以例如將電源電壓改變到-25伏。
圖2表示與本發(fā)明的第2個(gè)實(shí)施例相關(guān)的電源電路。
在圖1中的實(shí)施電路中，為了設(shè)定顯示對比度，說明了改變外部電源電壓VEE的值的情況，但在該第2個(gè)實(shí)施例中，在圖1中的電阻5與數(shù)值固定的電源電位VEE之間插入了可變電阻RV，通過對該可變電阻的調(diào)節(jié)，改變流晶激勵(lì)用電位VLC1-VLC5。這時(shí)，通過分壓形成與電位VLC5相對應(yīng)的電位V5，因此由以阻抗變換為目的的電源放大器AMP15對該電位V5進(jìn)行輸入、輸出，使其達(dá)到低阻抗化。另外，該電源放大器15是使用圖10所示的Ptop型的。
圖3表示與本發(fā)明的第3個(gè)實(shí)施例相關(guān)的電源電路。
在圖1及圖2各自所示的實(shí)施例的電源電路中，作為輸入分壓V2的電源放大器AMP12是使用Ptop型的，而輸入分壓V3的電源放大器AMP13則是使用Ntop型的，與圖8中的以往的電路所用的類型相反。如圖11中的特性曲線所表明的，以往的電源放大器AMP2由于電位VLC2達(dá)到-2伏以上，所以不能使用Ptop型的，而是使用Ntop型的，電源放大器AMP3由于電位VLC3下降到-8伏以下，所以不能使用Ntop型的，而是使用Ptop型的。但是，這并不是說如果使用Ptop型的作為輸入電位V2的電源放大器AMP12，使用Ntop型的作為輸入電位V3的電源放大器AMP13時(shí)就完全不能工作，而是要注意設(shè)定電位V2、V3，同時(shí)如果能精確地控制晶體管的閾值電壓，還是沒有問題的。
然而，在圖1及圖2所示的實(shí)施例電路中，不能否認(rèn)電源放大器AMP12、AMP13的工作點(diǎn)的容許極限變窄。
因此，在圖3所示的實(shí)施例電路中，使用Ntop型的電源放大器AMP12′代替輸入電位V2的上述Ptop型的電源大器AMP12，使用Ptop型的電源放大器AMP13′代替輸入電位V3的上述Ntop型的電源放大器AMP13，輸入電位V1、V4的電源放大器AMP11、AMP14則分別使用與圖1中同樣結(jié)構(gòu)的放大器。
圖4表示上述Ntop型電源放大器AMP12′的詳細(xì)結(jié)構(gòu)，它由差動級46、中間輸出級49和最終輸出級52構(gòu)成。該差動級46以P溝道MOS晶體管41、42作為電流反射鏡負(fù)載，以N溝道MOS晶體管43、44作為差動輸入對，以N溝道MOS晶體管45作為恒定電流源;該中間輸出級49以P溝道MOS晶體管47作為輸入差動級46的輸出電位的激勵(lì)用晶體管，以N溝道MOS晶體管48作為恒定電流負(fù)載;該最終輸出級52以N溝道MOS晶體管50作為輸入中間輸出級49的輸出電位的激勵(lì)用晶體管，以P溝道MOS晶體管51作為恒定電流負(fù)載。另外還向上述晶體管45、48的柵極供給偏壓VNBias，并向晶體管51的柵極供給偏壓VPBias。
在這種結(jié)構(gòu)的電源放大器中，在差動級作為承受輸入電位V2的晶體管43是使用N溝道晶體管，所以能夠避免像使用P溝道晶體管時(shí)那種工作點(diǎn)的容許極限變窄的現(xiàn)象。而且在最終輸出級52中，與承受電位V1的上述電源放大器AMP11相同，是采用N溝道MOS晶體管50，所以能流入足夠大的電流，因此能夠防止輸出電位VLC2向VLC0側(cè)移近，能保持VLC2的值穩(wěn)定。
圖5表示上述Ptop型電源放大器AMP13′的詳細(xì)結(jié)構(gòu)，它由差動級66、中間輸出級69和最終輸出級72構(gòu)成。該差動級66以N溝道MOS晶體管61、62作為電流反射鏡負(fù)載，以P溝道MOS晶體管63、64作為差動輸入對，以P溝道MOS晶體管65作為恒定電流源;該中間輸出級69以N溝道MOS晶體管67作為輸入差動級66的輸出電位的激勵(lì)用晶體管，以P溝道MOS晶體管68作為恒定電流負(fù)載;該最終輸出級72以P溝道MOS晶體管70作為輸入中間輸出級69的輸出電位的激勵(lì)用晶體管，以N溝道MOS晶體管71作為恒定電流負(fù)載。另外，向上述晶體管65、68的柵極供給偏壓VPBias，向晶體管71的棚極供給偏壓VNBias。
在這種結(jié)構(gòu)的電源放大器中，在差動級64中作為承受輸入電位V3的晶體管63是使用P溝道的，因此能避免像使用N溝道晶體管時(shí)的那種工作點(diǎn)的容許極限變窄的現(xiàn)象。而且在最終輸出級72中，與承受電位V4的上述電源放大器AMP14相同，由于使用P溝道MOS晶體管70，所以能流出足夠大的電流，因此能夠防止輸出電位VLC3向VLC5一側(cè)下降，能使VLC3的值保持穩(wěn)定。
圖6表示與本發(fā)明的第4個(gè)實(shí)施例相關(guān)的電源電路。
在圖3中的實(shí)施例電路中，說明過為了設(shè)定顯示對比度而改變外部電源電壓VEE的值的情況，但在第4個(gè)實(shí)施例中，在圖3中的電阻5與數(shù)值固定的電源電位VEE之間插入可變電阻RV，通過調(diào)節(jié)該可變電阻RV來改變液晶激勵(lì)用電位VLC1-VLC5。這時(shí)，通過分壓形成與電位VLC5對應(yīng)的電位V5，所以由以阻抗變換為目的的電源放大器AMP15輸入，輸出該電位V5，使其低阻抗化。另外，作為該電源放大器AMP15是使用圖10所示的Ptop型的。
如上所述，如果采用本發(fā)明，則可提供一種更能減少電流消耗的液晶激勵(lì)用電源電路。
權(quán)利要求
1.液晶激發(fā)用電源電路，其特征在于具有串聯(lián)在電源高電位施加點(diǎn)與電源低電位施加點(diǎn)之間的若干個(gè)電阻；由上述若干個(gè)電阻隔開的第1至第4個(gè)中間電位點(diǎn)；第1個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中能獲得的最高電位的第1個(gè)中間電位點(diǎn)上、且由N溝道MOS晶體管的柵極輸入該第1中間電位點(diǎn)的電位的差動級，以及將由柵極輸入該差動級的輸出電位的P溝道MOS晶體管作為激發(fā)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用的輸出級；第2個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1個(gè)中間電位點(diǎn)外能獲得最高電位的第2個(gè)中間電位點(diǎn)上、且由P溝道MOS晶體管的柵極輸入該第2個(gè)中間電位點(diǎn)電位的差動級，以及將由柵極輸入該差動級的輸出電位的N溝道MOS晶體管作為激發(fā)用的元件使用，而將P溝MOS晶體管作為電流源用的元件使用的輸出級；第3個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1及第2個(gè)中間電位點(diǎn)外能獲得較高電位的第3個(gè)中間電位點(diǎn)上，且由N溝道MOS晶體管的柵極輸入該第3個(gè)中間電位點(diǎn)的電位的差動級，以及將由柵極輸入該差動級的輸出電位的P溝道MOS晶體管作為激發(fā)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用的輸出級；以及第4個(gè)阻抗變換電路，該電路有連接在上述第4個(gè)中間電位點(diǎn)上，且由P溝道MOS晶體管的柵極輸入該第4個(gè)中間電位點(diǎn)的電位的差動級，以及將由柵極輸入該差動級的輸出電位的N溝道MOS晶體管作為激發(fā)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用的輸出級。
2.液晶激發(fā)用電源電路，其特征在于具有串聯(lián)在電源高電位施加點(diǎn)與電源低電位施加點(diǎn)之間的若干個(gè)電阻;由上述若干個(gè)電阻隔開的第1至第4個(gè)中間電位點(diǎn);第1個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中能獲得最高電位的第1個(gè)中間電位點(diǎn)上、且由N溝道MOS晶體管的柵極輸入該第1個(gè)中間電位點(diǎn)上、且由N溝道MOS晶體管的柵極輸入該第1個(gè)中間電位點(diǎn)的電位的差動級，以及將由柵極輸入該差動級的輸出電位的P溝道MOS晶體管作為激發(fā)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用的輸出級;第2個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1個(gè)中間電位點(diǎn)外能獲得最高電位的第2個(gè)中間電位點(diǎn)上、且由N溝道MOS晶體管的柵極輸入該第2個(gè)中間電位點(diǎn)的電位的差動級，將由柵極輸入該差動級的輸出電位的P溝道晶體管作為激發(fā)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用的中間輸出級，以及將由柵極輸入該中間輸出級的輸出電位的N溝道MOS晶體管作為激發(fā)用的元件使用、而將P溝道MOS晶體管作為電流源用的元件使用的最終輸出級;第3個(gè)阻抗變換電路，該電路有連接在上述第1至第4個(gè)中間電位點(diǎn)中除上述第1及第2個(gè)中間電位點(diǎn)外能獲得較高電位的第3個(gè)中間電位點(diǎn)上、且由P溝道MOS晶體管的柵極輸入該第3個(gè)中間電位點(diǎn)的電位的差動級，將由柵極輸入該差動級的輸出電位的N溝道MOS晶體管作為激發(fā)用的元件使用，而將P溝道MOS晶體管作為電流源用的元件使用的中間輸出級，以及將由柵極輸入該中間輸出的輸出電位的P溝道MOS晶體管作為激發(fā)用的元件使用，而將N溝道MOS晶體管作為電流源用的元件使用的最終輸出級;以及第4個(gè)阻抗變換電路，該電路有連接在上述第4個(gè)中間電位點(diǎn)上、且由P溝道MOS晶體管的柵極輸入該第4個(gè)中間電位點(diǎn)的電位的差動級，以及將由柵極輸入該差動級的輸出電位的N溝道MOS晶體管作為激發(fā)元件使用，而將P溝道MOS晶體管作為電流源用的元件使用的輸出級。
全文摘要
一種更能減少電流消耗的、用分壓電阻形成若干種數(shù)值的液晶激發(fā)用電位的液晶激發(fā)用電源電路。分壓用的5個(gè)電阻R1—R5串聯(lián)在V
文檔編號G09G3/18GK1101150SQ9410573
公開日1995年4月5日 申請日期1994年5月10日 優(yōu)先權(quán)日1993年5月10日
發(fā)明者須山健, 巖元?jiǎng)僖?申請人:株式會社東芝, 東芝微電子株式會社