專利名稱：Ffs型tft-lcd陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器及其制造方法，尤其是一種FFS型 TFT-IXD陣列基板及其制造方法。
背景技術(shù)：
近年來，由于薄膜晶體管液晶顯示器(Thin Film Transistor LiquidCrystal Display，簡稱TFT-LCD)具有體積小、功耗低、無輻射、顯示分辨率高等特點(diǎn)，已開始大量普 及并成為主流產(chǎn)品。邊緣場開關(guān)技術(shù)(FringeField Switching，簡稱FFS)是最近幾年出現(xiàn) 的可以改善IXD畫質(zhì)的技術(shù)之一，能同時(shí)實(shí)現(xiàn)高穿透性與大視角等要求。目前，現(xiàn)有技術(shù)FFS型TFT-IXD陣列基板通常采用單柵、單像素電極的結(jié)構(gòu)，包括 形成在基板上的公共電極、柵線和柵電極，其上形成柵絕緣層，有源層形成在柵絕緣層上并 位于柵電極的上方，源電極的一端位于柵電極的上方，另一端與數(shù)據(jù)線連接，漏電極的一端 位于柵電極的上方，另一端與像素電極連接，源電極與漏電極之間形成TFT溝道區(qū)域；鈍化 層形成在上述結(jié)構(gòu)圖形上，且在漏電極位置開設(shè)有鈍化層過孔，條狀排列的像素電極形成 在鈍化層上，通過鈍化層過孔與漏電極連接。工作時(shí)，每個(gè)像素區(qū)域內(nèi)的像素電極采用了相 同的電壓，通過像素電極與公共電極之間的邊緣電場驅(qū)動(dòng)液晶分子的偏轉(zhuǎn)，從而實(shí)現(xiàn)黑白 和灰度的顯示。對于現(xiàn)有技術(shù)上述結(jié)構(gòu)，液晶分子的偏轉(zhuǎn)通過兩種作用力實(shí)現(xiàn)驅(qū)動(dòng)邊緣電場形 成的驅(qū)動(dòng)力和液晶分子之間形成的分子間力。研究表明，像素間距(pixel pitch)越小，這 兩種作用力的配合越好，透過率越高。然而，受到現(xiàn)有生產(chǎn)中曝光工藝和刻蝕精度等條件限 制，目前像素間距只能達(dá)到10 μ m左右，再小的像素間距則無法保證均一性等要求，因此現(xiàn) 有結(jié)構(gòu)存在透過率不理想的缺陷。另一方面，在當(dāng)前工藝條件下，現(xiàn)有技術(shù)為了保證透過率的最大化，像素電極與公 共電極需要一定的交疊量，即保持一定的像素電極寬度，像素電極寬度太大或者太小都會(huì) 導(dǎo)致透過率的降低。圖20和圖21為現(xiàn)有FFS型TFT-IXD陣列基板所形成電場的示意圖， 分別反映了像素間距(像素電極寬度+像素電極之間間距)=10、驅(qū)動(dòng)電壓=6V 7V時(shí) 兩種條件的透過率情況，其中，圖20所對應(yīng)的條件為像素電極寬度/像素電極之間間距 =4/6，圖21所對應(yīng)的條件為像素電極寬度/像素電極之間間距=3/7，圖中虛線表示電 勢線，點(diǎn)劃線表示電力線，實(shí)線表示透過率。如圖20和圖21所示，對于像素電極寬度/像 素電極之間間距為4/6情況，透過率為38. 14%，對于像素電極寬度/像素電極之間間距為 3/7情況，透過率為37. 88%,像素電極寬度/像素電極之間間距為4/6情況的透過率較優(yōu)。 但像素電極寬度/像素電極之間間距為4/6情況時(shí)，像素電極與公共電極之間的交疊量較 大，使像素電極與公共電極之間形成了過大的存儲(chǔ)電容，因此增加了薄膜晶體管的負(fù)載，使 像素電極的充放電特性變差。尤其在大尺寸液晶電視應(yīng)用方面，隨著高頻率驅(qū)動(dòng)等畫面品 質(zhì)改善技術(shù)的普及，現(xiàn)有技術(shù)在像素電極充放電方面的缺陷越來越明顯。為了改善像素電 極的充放電特性，現(xiàn)有技術(shù)提供了一種采用兩個(gè)像素電極的技術(shù)方案，其中一個(gè)像素電極與公共電極連接，另一個(gè)像素電極通過薄膜晶體管與數(shù)據(jù)線連接，通過改變另一個(gè)像素電 極上的電壓實(shí)現(xiàn)黑白和灰度的顯示。雖然該解決方案通過將部分像素電極與公共電極連接 結(jié)構(gòu)提高了像素電極的充放電特性，但卻減小了邊緣電場強(qiáng)度，使透過率嚴(yán)重降低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種FFS型TFT-LCD陣列基板及其制造方法，既具有較高的 整體透過率，又具有較好的像素電極充放電特性。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種FFS型TFT-IXD陣列基板，包括形成在基板上 并限定了像素區(qū)域的柵線、第一數(shù)據(jù)線和第二數(shù)據(jù)線，所述像素區(qū)域內(nèi)形成有公共電極、第 一薄膜晶體管、第二薄膜晶體管、第一像素電極和第二像素電極，所述第一數(shù)據(jù)線通過第一 薄膜晶體管向第一像素電極提供第一數(shù)據(jù)信號，所述第二數(shù)據(jù)線通過第二薄膜晶體管向第 二像素電極提供第二數(shù)據(jù)信號，所述第一數(shù)據(jù)信號與第二數(shù)據(jù)信號相對極性相反，所述第 一像素電極和第二像素電極間隔設(shè)置。所述第一數(shù)據(jù)信號與第二數(shù)據(jù)信號相對極性相反具體為所述第一像素電極與公 共電極之間的電壓差等于所述公共電極與第二像素電極之間的電壓差；即相對于公共電 極，在所述第一像素電極具有正性電位時(shí)，所述第二像素電極具有負(fù)性電位；或在所述第一 像素電極具有負(fù)性電位時(shí)，所述第二像素電極具有正性電位。所述柵線作為第一薄膜晶體管和第二薄膜晶體管的柵電極，所述第一薄膜晶體管 的第一源電極與第一數(shù)據(jù)線連接，第一漏電極與第一像素電極連接，所述第二薄膜晶體管 的第二源電極與第二數(shù)據(jù)線連接，第二漏電極與第二像素電極連接。在上述技術(shù)方案基礎(chǔ)上，所述第一像素電極和第二像素電極為依次排列的電極條 結(jié)構(gòu)，每個(gè)像素電極的電極條通過連接條相互連接，所述第一像素電極中相鄰的兩個(gè)電極 條之間設(shè)置有一個(gè)第二像素電極的電極條，或第二像素電極中相鄰的兩個(gè)電極條之間設(shè)置 有一個(gè)第一像素電極的電極條。進(jìn)一步地，所述電極條的寬度為2μπι 4μπι，相鄰的第一 像素電極的電極條與第二像素電極的電極條之間的間距為8 μ m 12 μ m。為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種FFS型TFT-IXD陣列基板制造方法，包括步驟1、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極的圖形；步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和公 共電極線的圖形，所述公共電極線與公共電極連接；步驟3、在完成步驟2的基板上通過沉積結(jié)構(gòu)層和構(gòu)圖工藝形成包括第一有源層、 第二有源層、第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極 的圖形；步驟4、在完成步驟3的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過 孔和鈍化層第二過孔的圖形，所述鈍化層第一過孔位于第一漏電極的所在位置，所述鈍化 層第二過孔位于第二漏電極的所在位置；步驟5、在完成步驟4的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括第一 像素電極和第二像素電極的圖形，所述第一像素電極通過鈍化層第一過孔與第一漏電極連 接，所述第二像素電極通過鈍化層第二過孔與第二漏電極連接。所述步驟3可以包括采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；在所 述源漏金屬薄膜上涂覆一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻 膠完全去除區(qū)域、光刻膠完全保留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于 第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極圖形所在區(qū) 域，光刻膠半保留區(qū)域?qū)?yīng)于第一 TFT溝道區(qū)域和第二 TFT溝道區(qū)域圖形所在區(qū)域，光刻膠 完全去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚 度沒有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度 減少；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、摻雜半導(dǎo)體 薄膜和半導(dǎo)體薄膜，形成包括第一數(shù)據(jù)線和第二數(shù)據(jù)線的圖形；通過灰化工藝去除光刻膠 半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；通過第二次刻蝕工藝完全刻蝕掉光 刻膠半保留區(qū)域的源漏金屬薄膜和摻雜半導(dǎo)體薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，形 成包括第一源電極、第一漏電極、第一 TFT溝道區(qū)域、第二源電極、第二漏電極和第二 TFT溝 道區(qū)域的圖形；剝離剩余的光刻膠。所述步驟3也可以包括采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣 層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜；采用普通掩模板通過構(gòu)圖工藝形成包括第一有源層和 第二有源層的圖形；采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；采用普通掩模板 通過構(gòu)圖工藝形成包括第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第一 TFT溝道 區(qū)域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖形。在上述技術(shù)方案基礎(chǔ)上，所述步驟5中形成的第一像素電極和第二像素電極為依 次排列的電極條結(jié)構(gòu)，每個(gè)像素電極的電極條通過連接條相互連接，所述第一像素電極中 相鄰的兩個(gè)電極條之間設(shè)置有一個(gè)第二像素電極的電極條，或第二像素電極中相鄰的兩個(gè) 電極條之間設(shè)置有一個(gè)第一像素電極的電極條。進(jìn)一步地，所述電極條的寬度為2μπι 4μ m，相鄰的第一像素電極的電極條與第二像素電極的電極條之間的間距為8μπ 12 μ m。本發(fā)明提出了一種FFS型TFT-IXD陣列基板及其制造方法，采用了雙薄膜晶體管、 雙數(shù)據(jù)線和雙像素電極的技術(shù)方案，在同一個(gè)像素區(qū)域內(nèi)，每個(gè)像素電極通過一個(gè)薄膜晶 體管與一條數(shù)據(jù)線連接，且兩個(gè)像素電極的相對極性相反。與僅由邊緣電場驅(qū)動(dòng)液晶的現(xiàn) 有結(jié)構(gòu)相比，本發(fā)明通過間隔設(shè)置的兩個(gè)像素電極，在兩個(gè)像素電極之間形成水平電場，不 僅使液晶由邊緣電場和水平電場結(jié)合起來驅(qū)動(dòng)，而且兩個(gè)像素電極之間的水平電場還起到 電場均一化的作用，使本發(fā)明像素結(jié)構(gòu)不僅可以提高整體透過率，而且具有較好的像素電 極充放電特性。此外，本發(fā)明還可以提高驅(qū)動(dòng)頻率，改善面板透過率，有利于降低功耗和消 除殘像。


圖1為本發(fā)明FFS型TFT-IXD陣列基板的平面圖；圖2為圖1中Al-Al向的剖面圖；圖3為圖1中Bl-Bl向的剖面圖；圖4為本發(fā)明FFS型TFT-IXD陣列基板第一次構(gòu)圖工藝后的平面圖；圖5為圖4中B2-B2向的剖面圖6為本發(fā)明FFS型TFT-IXD陣列基板第二次構(gòu)圖工藝后的平面圖；圖7為圖6中A3-A3向的剖面圖；圖8為本發(fā)明FFS型TFT-IXD陣列基板第三次構(gòu)圖工藝后的平面圖；圖9為圖8中A4-A4向的剖面圖；圖10為圖8中B4-B4向的剖面圖；圖11為本發(fā)明FFS型TFT-IXD陣列基板第四次構(gòu)圖工藝后的平面圖；圖12為圖11中A5-A5向的剖面圖；圖13為圖11中B5-B5向的剖面圖；圖14為本發(fā)明FFS型TFT-IXD陣列基板的等效電路圖；圖15和圖16為本發(fā)明FFS型TFT-IXD陣列基板所形成電場的示意圖；圖17為本發(fā)明FFS型TFT-IXD陣列基板制造方法的流程圖；圖18為本發(fā)明FFS型TFT-IXD陣列基板制造方法第一實(shí)施例的流程圖；圖19為本發(fā)明FFS型TFT-IXD陣列基板制造方法第二實(shí)施例的流程圖；圖20和圖21為現(xiàn)有FFS型TFT-IXD陣列基板所形成電場的示意圖。附圖標(biāo)記說明1-基板；3-柵絕緣層； 4-半導(dǎo)體層；5-摻雜半導(dǎo)體層；6a_第一源電極；6b_第二源電極；7a_第一漏電極； 7b_第二漏電極；8a_鈍化層第一過孔；8b-鈍化層第二過孔；9-像素電極； 9a_第一像素電極；9b_第二像素電極；10-公共電極；11-柵線；12a-第一數(shù)據(jù)線；12b_第二數(shù)據(jù)線；13-公共電極線。
具體實(shí)施例方式下面通過附圖和實(shí)施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。圖1為本發(fā)明FFS型TFT-IXD陣列基板的平面圖，所反映的是一個(gè)像素單元的結(jié) 構(gòu)，圖2為圖1中Al-Al向的剖面圖，圖3為圖1中Bl-Bl向的剖面圖。如圖1 圖3所示， 本發(fā)明FFS型TFT-IXD陣列基板的主體結(jié)構(gòu)包括形成在基板1上的公共電極10、柵線11、 第一數(shù)據(jù)線12a、第二數(shù)據(jù)線12b、第一像素電極9a、第二像素電極％、第一薄膜晶體管、第 二薄膜晶體管和公共電極線13 ；平行設(shè)置的第一數(shù)據(jù)線12a和第二數(shù)據(jù)線12b與兩條相鄰 的柵線U定義了像素區(qū)域，第一薄膜晶體管、第二薄膜晶體管、第一像素電極9a、第二像素 電極9b和公共電極10形成在像素區(qū)域內(nèi)；公共電極10用于提供恒定的公共電壓，與公共 電極線13連接并通過公共電極線13使相鄰像素區(qū)域內(nèi)的公共電極10相互連接；柵線11 用于向第一薄膜晶體管和第二薄膜晶體管提供開啟信號或關(guān)斷信號；第一數(shù)據(jù)線12a與第 一薄膜晶體管連接，用于通過第一薄膜晶體管向第一像素電極9a提供第一數(shù)據(jù)信號，第二 數(shù)據(jù)線12b與第二薄膜晶體管連接，用于通過第二薄膜晶體管向第二像素電極9b提供第二 數(shù)據(jù)信號，且第一數(shù)據(jù)信號與第二數(shù)據(jù)信號的相對極性相反；第一像素電極9a和第二像素 電極9b均為依次排列的電極條結(jié)構(gòu)，且第一像素電極9a與第二像素電極9b的電極條間隔 設(shè)置。具體地，本發(fā)明FFS型TFT-IXD陣列基板包括形成在基板1上的公共電極10、柵線 11和公共電極線13，作為連接線的公共電極線13與公共電極10連接；柵絕緣層3形成在公共電極10、柵線11和公共電極線13上并覆蓋整個(gè)基板1 ；第一有源層和第二有源層(每 個(gè)有源層均包括半導(dǎo)體層4和摻雜半導(dǎo)體層5)形成在柵絕緣層3上并分別位于柵線11上 兩個(gè)位置處的上方；第一源電極6a和第一漏電極7a形成在第一有源層上，第一源電極6a 的一端位于柵線11的上方，另一端與第一數(shù)據(jù)線12a連接，第一漏電極7a的一端位于柵線 11的上方，另一端與第一像素電極9a連接，第一源電極6a與第一漏電極7a之間形成第一 TFT溝道區(qū)域，第一 TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并刻蝕掉部分厚度的半 導(dǎo)體層4，使第一 TFT溝道區(qū)域的半導(dǎo)體層4暴露出來；第二源電極6b和第二漏電極7b形 成在第二有源層上，第二源電極6b的一端位于柵線11的上方，另一端與第二數(shù)據(jù)線12b連 接，第二漏電極7b的一端位于柵線11的上方，另一端與第二像素電極9b連接，第二源電極 6b與第二漏電極7b之間形成第二 TFT溝道區(qū)域，第二 TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完 全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體層4，使第二 TFT溝道區(qū)域的半導(dǎo)體層4暴露出來； 鈍化層8形成在上述結(jié)構(gòu)圖形上并覆蓋整個(gè)基板1，在第一漏電極7a位置開設(shè)有鈍化層第 一過孔8a，在第二漏電極7b位置開設(shè)有鈍化層第二過孔8b ；第一像素電極9a和第二像素 電極％形成在鈍化層8上，第一像素電極9a通過鈍化層第一過孔8a與第一漏電極7a連 接，第二像素電極％通過鈍化層第二過孔8b與第二漏電極7b連接。本方案中，柵線11實(shí) 際上作為兩個(gè)薄膜晶體管的柵電極。上述技術(shù)方案中，為了獲得較好的整體透過率和像素電極的充放電特性，第一像 素電極和第二像素電極的電極條寬度可以為2 μ m 4 μ m，相鄰的第一像素電極的電極條 與第二像素電極的電極條之間的距離可以為8μπι 12μπι。優(yōu)選地，相鄰的第一像素電極 的電極條與第二像素電極的電極條之間的距離為10 μ m左右。圖4 圖13為本發(fā)明FFS型TFT-IXD陣列基板制造過程的示意圖，可進(jìn)一步說明 本發(fā)明的技術(shù)方案，在以下說明中，本發(fā)明所稱的構(gòu)圖工藝包括光刻膠涂覆、掩模、曝光、刻 蝕和光刻膠剝離等工藝，光刻膠以正性光刻膠為例。由于第一薄膜晶體管與第二薄膜晶體 管的結(jié)構(gòu)形式相同，因此下述過程只示意了第一薄膜晶體管的形成過程。圖4為本發(fā)明FFS型TFT-LCD陣列基板第一次構(gòu)圖工藝后的平面圖，所反映的是 一個(gè)像素單元的結(jié)構(gòu)，圖5為圖4中B2-B2向的剖面圖。首先采用磁控濺射或熱蒸發(fā)的方 法，在基板1 (如玻璃基板或石英基板)上沉積一層透明導(dǎo)電薄膜，采用普通掩模板通過構(gòu) 圖工藝在每個(gè)像素區(qū)域內(nèi)形成包括公共電極10的圖形，如圖4和圖5所示。圖6為本發(fā)明FFS型TFT-LCD陣列基板第二次構(gòu)圖工藝后的平面圖，所反映的是 一個(gè)像素單元的結(jié)構(gòu)，圖7為圖6中A3-A3向的剖面圖。在完成上述圖4所示結(jié)構(gòu)圖形的 基板上，采用磁控濺射或熱蒸發(fā)的方法沉積一層?xùn)沤饘俦∧?，采用普通掩模板通過構(gòu)圖工 藝形成包括柵線11和公共電極線13的圖形，公共電極線13與公共電極10連接，使相鄰像 素區(qū)域內(nèi)的公共電極10相互連接，如圖6和圖7所示。其中，公共電極線13設(shè)置在公共電 極10的一側(cè)位置，與另一像素電極的柵線11鄰近。圖8為本發(fā)明FFS型TFT-LCD陣列基板第三次構(gòu)圖工藝后的平面圖，所反映的是 一個(gè)像素單元的結(jié)構(gòu)，圖9為圖8中A4-A4向的剖面圖，圖10為圖8中B4-B4向的剖面圖。 在完成上述圖6所示結(jié)構(gòu)圖形的基板上，采用等離子體增強(qiáng)化學(xué)氣相沉積(簡稱PECVD) 方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體薄膜，接著采用磁控濺射或熱蒸發(fā)的方 法，沉積源漏金屬薄膜。采用半色調(diào)或灰色調(diào)掩模板通過構(gòu)圖工藝形成包括第一有源層、第二有源層、第一數(shù)據(jù)線12a、第二數(shù)據(jù)線12b、第一源電極6a、第一漏電極7a、第二源電極6b 和第二漏電極7b的圖形，如圖8 圖10所示。其中，第一數(shù)據(jù)線12a和第二數(shù)據(jù)線12b分 別位于像素區(qū)域的兩側(cè)；第一有源層包括半導(dǎo)體層4和摻雜半導(dǎo)體層5，形成在靠近第一數(shù) 據(jù)線12a的柵線11的上方，第一源電極6a和第一漏電極7a形成在第一有源層上，第一源 電極6a的一端位于柵線11的上方，另一端與第一數(shù)據(jù)線12a連接，第一漏電極7a的一端 位于柵線11的上方，與第一源電極6a相對設(shè)置，第一源電極6a與第一漏電極7a之間形成 第一 TFT溝道區(qū)域，第一 TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，并刻蝕掉部分厚度 的半導(dǎo)體層4，使第一 TFT溝道區(qū)域的半導(dǎo)體層4暴露出來。第二有源層包括半導(dǎo)體層4和 摻雜半導(dǎo)體層5，形成在靠近第二數(shù)據(jù)線12b的柵線11的上方，第二源電極6b和第二漏電 極7b形成在第二有源層上，第二源電極6b的一端位于柵線11的上方，另一端與第二數(shù)據(jù) 線12b連接，第二漏電極7b的一端位于柵線11的上方，與第二源電極6b相對設(shè)置，第二源 電極6b與第二漏電極7b之間形成第二 TFT溝道區(qū)域，第二 TFT溝道區(qū)域的摻雜半導(dǎo)體層 5被完全刻蝕掉，并刻蝕掉部分厚度的半導(dǎo)體層4，使第二 TFT溝道區(qū)域的半導(dǎo)體層4暴露 出來。本次構(gòu)圖工藝是一種多步刻蝕工藝，與現(xiàn)有技術(shù)四次構(gòu)圖工藝中形成有源層、數(shù) 據(jù)線、源電極和漏電極的構(gòu)圖工藝基本相同，具體為首先依次沉積柵絕緣層、半導(dǎo)體薄膜 和摻雜半導(dǎo)體薄膜，接著沉積源漏金屬薄膜。在源漏金屬薄膜上涂覆一層光刻膠。采用半 色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成完全曝光區(qū)域、未曝光區(qū)域和半曝光區(qū)域；未曝光 區(qū)域?qū)?yīng)于第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極 圖形所在區(qū)域，半曝光區(qū)域?qū)?yīng)于第一 TFT溝道區(qū)域和第二 TFT溝道區(qū)域圖形所在區(qū)域，完 全曝光區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域。顯影處理后，未曝光區(qū)域的光刻膠厚度沒有變化， 形成光刻膠完全保留區(qū)域，完全曝光區(qū)域的光刻膠被完全去除，形成光刻膠完全去除區(qū)域， 未曝光區(qū)域的光刻膠厚度減少，形成光刻膠半保留區(qū)域。通過第一次刻蝕工藝完全刻蝕掉 光刻膠完全去除區(qū)域的源漏金屬薄膜、摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，形成包括第一數(shù)據(jù) 線和第二數(shù)據(jù)線的圖形。通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的 源漏金屬薄膜。通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜和摻雜 半導(dǎo)體薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，形成包括第一源電極、第一漏電極、第一 TFT 溝道區(qū)域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖形。最后剝離剩余的光刻膠， 完成本次構(gòu)圖工藝。圖11為本發(fā)明FFS型TFT-IXD陣列基板第四次構(gòu)圖工藝后的平面圖，所反映的是 一個(gè)像素單元的結(jié)構(gòu)，圖12為圖11中A5-A5向的剖面圖，圖13為圖11中B5-B5向的剖面 圖。在完成上述圖8所示結(jié)構(gòu)圖形的基板上，采用PECVD方法沉積一層鈍化層8，采用普通掩 模板通過構(gòu)圖工藝形成包括鈍化層第一過孔8a和鈍化層第二過孔8b的圖形，鈍化層第一 過孔8a位于第一漏電極7a所在位置，鈍化層第一過孔8a內(nèi)暴露出第一漏電極7a的表面， 鈍化層第二過孔8b位于第二漏電極7b所在位置，鈍化層第二過孔8b內(nèi)暴露出第二漏電極 7b的表面，如圖11 圖13所示。本次構(gòu)圖工藝中，還同時(shí)在柵線接口區(qū)域(柵線PAD)形 成有柵線接口過孔的圖形，在數(shù)據(jù)線接口區(qū)域(數(shù)據(jù)線PAD)形成有第一數(shù)據(jù)線接口過孔和 第二數(shù)據(jù)線接口過孔的圖形。通過構(gòu)圖工藝形成接口過孔圖形的工藝和結(jié)構(gòu)已廣泛應(yīng)用于 目前的構(gòu)圖工藝中，不再贅述。
最后，在完成圖11所示結(jié)構(gòu)圖形的基板上，采用磁控濺射或熱蒸發(fā)的方法沉積透 明導(dǎo)電薄膜，采用普通掩模板通過構(gòu)圖工藝形成包括第一像素電極9a和第二像素電極9b 的圖形，如圖1 圖3所示。其中，第一像素電極9a為依次排列的電極條結(jié)構(gòu)，通過一端的 連接條相互連接，形成梳狀結(jié)構(gòu)，第一像素電極9a通過鈍化層第一過孔8a與第一漏電極7a 連接；第二像素電極％也為依次排列的電極條結(jié)構(gòu)，通過一端的連接條相互連接，形成梳 狀結(jié)構(gòu)，第二像素電極％通過鈍化層第二過孔8b與第二漏電極7b連接；第一像素電極9a 與第二像素電極9b的電極條間隔設(shè)置，即第一像素電極9a中相鄰的兩個(gè)電極條之間設(shè)置 有一個(gè)第二像素電極9b的電極條，或第二像素電極9b中相鄰的兩個(gè)電極條之間設(shè)置有一 個(gè)第一像素電極9a的電極條，形成兩個(gè)梳狀結(jié)構(gòu)相對設(shè)置且梳齒嚙合的結(jié)構(gòu)形式。本發(fā)明提供了一種FFS型TFT-LCD陣列基板，采用了雙薄膜晶體管、雙數(shù)據(jù)線和 雙像素電極的技術(shù)方案，在同一個(gè)像素區(qū)域內(nèi)，每個(gè)像素電極通過一個(gè)薄膜晶體管與一條 數(shù)據(jù)線連接，形成雙充電模式，且兩個(gè)像素電極的相對極性相反，從而實(shí)現(xiàn)黑白和灰度的顯 示。圖14為本發(fā)明FFS型TFT-LCD陣列基板的等效電路圖。如圖14所示，N條平行的柵 線G(如圖14中的G1、G2、G3、G4、……、GN)水平設(shè)置，分別與柵驅(qū)動(dòng)器連接，各M條平行的 第一數(shù)據(jù)線Dl和第二數(shù)據(jù)線D2(如圖14中的Dll和D21、D12和D22、D13和D23、……、 D2M)豎直設(shè)置，分別與數(shù)據(jù)驅(qū)動(dòng)器連接，每條柵線的一側(cè)還設(shè)置有一條公共電極C(如圖14 中的C1、C2、C3、……)；每對第一數(shù)據(jù)線Dl和第二數(shù)據(jù)線D2與相鄰的兩條柵線G定義了 像素區(qū)域，每個(gè)像素區(qū)域內(nèi)形成第一薄膜晶體管Tl、第二薄膜晶體管T2、第一像素電極Xl 和第二像素電極X2 ；其中，第一薄膜晶體管Tl的柵電極與柵線連接，其源電極與第一數(shù)據(jù) 線Dl連接，其漏電極與第一像素電極Xl連接，第一像素電極Xl與公共電極C形成第一存 儲(chǔ)電容Cstl ；第二薄膜晶體管T2的柵電極與柵線連接，其源電極與第二數(shù)據(jù)線D2連接，其 漏電極與第二像素電極X2連接，第二像素電極X2與公共電極C形成第二存儲(chǔ)電容Cst2 ； 第一存儲(chǔ)電容Cstl與第二存儲(chǔ)電容Cst2形成耦合電容Cp-p。本發(fā)明技術(shù)方案中，第一數(shù) 據(jù)線Dl和第二數(shù)據(jù)線D2提供相對極性相反的數(shù)據(jù)信號，在正常工作條件下，使第一像素電 極Xl和第二像素電極X2在充電完成后相對于公共電極C分別具有“ + ”性電位和“_”性電 位，而兩個(gè)像素電極與公共電極之間的電壓差相同。例如，當(dāng)公共電極的電壓為5V時(shí)，兩個(gè) 像素電極在充電完成后分別具有4V和6V的電壓，兩個(gè)像素電極與公共電極之間的電壓差 分別為-IV和+IV。通過上述結(jié)構(gòu)，本發(fā)明FFS型TFT-IXD陣列基板一方面提高了電場均一 性，具有較高的整體透過率，另一方面提高了水平電場強(qiáng)度，具有較好的像素電極充放電特 性。圖15和圖16為本發(fā)明FFS型TFT-IXD陣列基板所形成電場的示意圖，分別反映 了像素間距=10、驅(qū)動(dòng)電壓=5V 6V時(shí)兩種條件的透過率情況，其中，圖15所對應(yīng)的條件 為像素電極寬度/像素電極之間間距=3/7，圖16所對應(yīng)的條件為像素電極寬度/像素 電極之間間距=2/8，圖中虛線表示電勢線，點(diǎn)劃線表示電力線，實(shí)線表示透過率。如圖15 和圖16所示，對于像素電極寬度/像素電極之間間距為3/7情況，透過率為41.5%，對于像 素電極寬度/像素電極之間間距為2/8情況，透過率為42. 6%，因此可以說，在像素間距相 同時(shí)，像素電極寬度越小，透過率越高。通過與圖20和圖21對比可以看出，本發(fā)明結(jié)構(gòu)在 像素間距不變情況下，透過率的優(yōu)化和存儲(chǔ)電容的降低均可以通過減小像素電極寬度來實(shí) 現(xiàn)，同時(shí)驅(qū)動(dòng)電壓還可以降低，提高了工作穩(wěn)定性。在相同的透過率和存儲(chǔ)電容情況下，本發(fā)明可以適當(dāng)提高像素間距，降低了生產(chǎn)工藝要求。分析表明，由于現(xiàn)有技術(shù)FFS型TFT-IXD陣列基板只在像素電極9和公共電極10 之間產(chǎn)生邊緣電場，因此電場分布的均一性比較差，在最大透過率時(shí)不同位置的透過率差 異大，從而導(dǎo)致整體的透過率較低。相比之下，本發(fā)明兩個(gè)像素電極間隔設(shè)置，使兩個(gè)像素 電極之間也形成有水平電場，兩個(gè)像素電極之間的水平電場起到電場均一化的作用，因此 本發(fā)明像素結(jié)構(gòu)提高了電場的均一性，在最大透過率時(shí)不同位置的透過率差異較小，使整 體透過率得以提高。此外，現(xiàn)有技術(shù)結(jié)構(gòu)中的液晶僅由邊緣電場驅(qū)動(dòng)，而本發(fā)明由于在同一 個(gè)像素區(qū)域內(nèi)設(shè)置了兩個(gè)像素電極，且兩個(gè)像素電極間隔設(shè)置，使兩個(gè)像素電極之間也形 成有水平電場，從而在現(xiàn)有的邊緣電場基礎(chǔ)上，增加了像素電極之間的水平電場，即本發(fā)明 結(jié)構(gòu)中的液晶由邊緣電場和水平電場結(jié)合起來驅(qū)動(dòng)。在像素電極與公共電極的交疊量相同 情況下，相對于現(xiàn)有技術(shù)，本發(fā)明可以提供更強(qiáng)的驅(qū)動(dòng)電場。在驅(qū)動(dòng)電場相同情況下，本發(fā) 明像素電極之間的距離可以有效加大，而不會(huì)對透過率有明顯影響，而像素電極之間距離 的增加意味著像素電極與公共電極之間交疊量的降低，即本發(fā)明像素結(jié)構(gòu)的總存儲(chǔ)電容減 小，降低了薄膜晶體管的負(fù)載，改善了像素電極的充放電特性。需要說明的是，本發(fā)明總存 儲(chǔ)電容包括第一存儲(chǔ)電容Cstl、第二存儲(chǔ)電容Cst2和耦合電容Cp-p，由于第一像素電極與 第二像素電極之間的間距較大，耦合電容Cp-p非常小，因此本發(fā)明總存儲(chǔ)電容比現(xiàn)有像素 結(jié)構(gòu)的存儲(chǔ)電容低的多。以上所說明的構(gòu)圖工藝僅僅是制備本發(fā)明FFS型TFT-IXD陣列基板的一種實(shí)現(xiàn)方 法，實(shí)際使用中還可以通過增加或減少構(gòu)圖工藝次數(shù)、選擇不同的材料或材料組合來實(shí)現(xiàn) 本實(shí)施例。例如，前述第三次構(gòu)圖工藝可以采用二次構(gòu)圖工藝完成，即通過一次采用普通掩 模板的構(gòu)圖工藝形成第一有源層和第二有源層的圖形，通過另一次采用普通掩模板的構(gòu)圖 工藝形成第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極的 圖形。圖17為本發(fā)明FFS型TFT-IXD陣列基板制造方法的流程圖，包括步驟1、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極的圖形；步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和公 共電極線的圖形，所述公共電極線與公共電極連接；步驟3、在完成步驟2的基板上通過沉積結(jié)構(gòu)層和構(gòu)圖工藝形成包括第一有源層、 第二有源層、第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極 的圖形；步驟4、在完成步驟3的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過 孔和鈍化層第二過孔的圖形，所述鈍化層第一過孔位于第一漏電極的所在位置，所述鈍化 層第二過孔位于第二漏電極的所在位置；步驟5、在完成步驟4的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括第一 像素電極和第二像素電極的圖形，所述第一像素電極通過鈍化層第一過孔與第一漏電極連 接，所述第二像素電極通過鈍化層第二過孔與第二漏電極連接。本發(fā)明提供了一種FFS型TFT-IXD陣列基板制造方法，通過雙薄膜晶體管、雙數(shù)據(jù) 線和雙像素電極的技術(shù)方案，一方面提高了電場均一性，具有較高的整體透過率，同時(shí)另一 方面提高了水平電場強(qiáng)度，具有較好的像素電極充放電特性。本發(fā)明第一像素電極和第二像素電極的結(jié)構(gòu)形式和相關(guān)參數(shù)與本發(fā)明FFS型TFT-LCD陣列基板的技術(shù)方案相同，不再 贅述。圖18為本發(fā)明FFS型TFT-IXD陣列基板制造方法第一實(shí)施例的流程圖，在圖17 所示技術(shù)方案中，步驟3具體為步驟11、采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和 摻雜半導(dǎo)體薄膜；步驟12、采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；步驟13、在所述源漏金屬薄膜上涂覆一層光刻膠；步驟14、采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光 刻膠完全保留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于第一數(shù)據(jù)線、第二數(shù) 據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極圖形所在區(qū)域，光刻膠半保留區(qū) 域?qū)?yīng)于第一 TFT溝道區(qū)域和第二 TFT溝道區(qū)域圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng) 于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠 完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少；步驟15、通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、 摻雜半導(dǎo)體薄膜和半導(dǎo)體薄膜，形成包括第一數(shù)據(jù)線和第二數(shù)據(jù)線的圖形；步驟16、通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金 屬薄膜；步驟17、通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜和摻 雜半導(dǎo)體薄膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，形成包括第一源電極、第一漏電極、第一 TFT溝道區(qū)域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖形；步驟18、剝離剩余的光刻膠。本實(shí)施例是的制備過程已在前述圖4 圖13所示技術(shù)方案中詳細(xì)介紹。圖19為本發(fā)明FFS型TFT-IXD陣列基板制造方法第二實(shí)施例的流程圖，在圖17 所示技術(shù)方案中，步驟3具體為步驟21、采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和 摻雜半導(dǎo)體薄膜；步驟22、采用普通掩模板通過構(gòu)圖工藝形成包括第一有源層和第二有源層的圖 形；步驟23、采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；步驟24、采用普通掩模板通過構(gòu)圖工藝形成包括第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源 電極、第一漏電極、第一 TFT溝道區(qū)域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖 形。本實(shí)施例是一種采用二次構(gòu)圖工藝完成上述結(jié)構(gòu)圖形的技術(shù)方案，即通過一次采 用普通掩模板的構(gòu)圖工藝形成第一有源層和第二有源層的圖形，通過另一次采用普通掩模 板的構(gòu)圖工藝形成第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二 漏電極的圖形。在前述實(shí)施例基礎(chǔ)上，步驟5中形成的第一像素電極和第二像素電極為依次排列 的電極條結(jié)構(gòu)，每個(gè)像素電極的電極條通過連接條相互連接，第一像素電極中相鄰的兩個(gè)電極條之間設(shè)置有一個(gè)第二像素電極的電極條，或第二像素電極中相鄰的兩個(gè)電極條之間 設(shè)置有一個(gè)第一像素電極的電極條。進(jìn)一步地，電極條的寬度為2 μ m 4 μ m，相鄰的第一 像素電極的電極條與第二像素電極的電極條之間的間距為8 μ m 12 μ m。
最后應(yīng)說明的是以上發(fā)明僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較 佳發(fā)明對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù) 方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
一種FFS型TFT LCD陣列基板，其特征在于，包括形成在基板上并限定了像素區(qū)域的柵線、第一數(shù)據(jù)線和第二數(shù)據(jù)線，所述像素區(qū)域內(nèi)形成有公共電極、第一薄膜晶體管、第二薄膜晶體管、第一像素電極和第二像素電極，所述第一數(shù)據(jù)線通過第一薄膜晶體管向第一像素電極提供第一數(shù)據(jù)信號，所述第二數(shù)據(jù)線通過第二薄膜晶體管向第二像素電極提供第二數(shù)據(jù)信號，所述第一數(shù)據(jù)信號與第二數(shù)據(jù)信號相對極性相反，所述第一像素電極和第二像素電極間隔設(shè)置。
2.根據(jù)權(quán)利要求1所述的FFS型TFT-LCD陣列基板，其特征在于，所述第一數(shù)據(jù)信號與 第二數(shù)據(jù)信號相對極性相反具體為所述第一像素電極與公共電極之間的電壓差等于所述 公共電極與第二像素電極之間的電壓差；即相對于公共電極，在所述第一像素電極具有正 性電位時(shí)，所述第二像素電極具有負(fù)性電位；或在所述第一像素電極具有負(fù)性電位時(shí)，所述 第二像素電極具有正性電位。
3.根據(jù)權(quán)利要求1所述的FFS型TFT-LCD陣列基板，其特征在于，所述柵線作為第一薄 膜晶體管和第二薄膜晶體管的柵電極，所述第一薄膜晶體管的第一源電極與第一數(shù)據(jù)線連 接，第一漏電極與第一像素電極連接，所述第二薄膜晶體管的第二源電極與第二數(shù)據(jù)線連 接，第二漏電極與第二像素電極連接。
4.根據(jù)權(quán)利要求1 3中任一權(quán)利要求所述的FFS型TFT-LCD陣列基板，其特征在于， 所述第一像素電極和第二像素電極為依次排列的電極條結(jié)構(gòu)，每個(gè)像素電極的電極條通過 連接條相互連接，所述第一像素電極中相鄰的兩個(gè)電極條之間設(shè)置有一個(gè)第二像素電極的 電極條，或第二像素電極中相鄰的兩個(gè)電極條之間設(shè)置有一個(gè)第一像素電極的電極條。
5.根據(jù)權(quán)利要求4所述的FFS型TFT-LCD陣列基板，其特征在于，所述電極條的寬 度為2μπι 4μπι，相鄰的第一像素電極的電極條與第二像素電極的電極條之間的間距為 8 μ m 12 μ m0
6.一種FFS型TFT-IXD陣列基板制造方法，其特征在于，包括步驟1、在基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極的圖形；步驟2、在完成步驟1的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和公共電 極線的圖形，所述公共電極線與公共電極連接；步驟3、在完成步驟2的基板上通過沉積結(jié)構(gòu)層和構(gòu)圖工藝形成包括第一有源層、第二 有源層、第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏電極、第二源電極和第二漏電極的圖 形；步驟4、在完成步驟3的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括鈍化層第一過孔和 鈍化層第二過孔的圖形，所述鈍化層第一過孔位于第一漏電極的所在位置，所述鈍化層第 二過孔位于第二漏電極的所在位置；步驟5、在完成步驟4的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括第一像素電 極和第二像素電極的圖形，所述第一像素電極通過鈍化層第一過孔與第一漏電極連接，所 述第二像素電極通過鈍化層第二過孔與第二漏電極連接。
7.根據(jù)權(quán)利要求6所述的FFS型TFT-LCD陣列基板制造方法，其特征在于，所述步驟3 包括采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體 薄膜；采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；在所述源漏金屬薄膜上涂覆一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板曝光，使光刻膠形成光刻膠完全去除區(qū)域、光刻膠完全保 留區(qū)域和光刻膠半保留區(qū)域；光刻膠完全保留區(qū)域?qū)?yīng)于第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源 電極、第一漏電極、第二源電極和第二漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于第一 TFT溝道區(qū)域和第二 TFT溝道區(qū)域圖形所在區(qū)域，光刻膠完全去除區(qū)域?qū)?yīng)于上述圖形以 外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒有變化，光刻膠完全去除區(qū)域 的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度減少；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜、摻雜半導(dǎo)體薄 膜和半導(dǎo)體薄膜，形成包括第一數(shù)據(jù)線和第二數(shù)據(jù)線的圖形；通過灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜；通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜和摻雜半導(dǎo)體薄 膜，并刻蝕掉部分厚度的半導(dǎo)體薄膜，形成包括第一源電極、第一漏電極、第一 TFT溝道區(qū) 域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖形；剝離剩余的光刻膠。
8.根據(jù)權(quán)利要求6所述的FFS型TFT-LCD陣列基板制造方法，其特征在于，所述步驟3 包括采用等離子體增強(qiáng)化學(xué)氣相沉積方法，依次沉積柵絕緣層、半導(dǎo)體薄膜和摻雜半導(dǎo)體 薄膜；采用普通掩模板通過構(gòu)圖工藝形成包括第一有源層和第二有源層的圖形；采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；采用普通掩模板通過構(gòu)圖工藝形成包括第一數(shù)據(jù)線、第二數(shù)據(jù)線、第一源電極、第一漏 電極、第一 TFT溝道區(qū)域、第二源電極、第二漏電極和第二 TFT溝道區(qū)域的圖形。
9.根據(jù)權(quán)利要求6 8中任一權(quán)利要求所述的FFS型TFT-LCD陣列基板制造方法，其 特征在于，所述步驟5中形成的第一像素電極和第二像素電極為依次排列的電極條結(jié)構(gòu)， 每個(gè)像素電極的電極條通過連接條相互連接，所述第一像素電極中相鄰的兩個(gè)電極條之間 設(shè)置有一個(gè)第二像素電極的電極條，或第二像素電極中相鄰的兩個(gè)電極條之間設(shè)置有一個(gè) 第一像素電極的電極條。
10.根據(jù)權(quán)利要求9所述的FFS型TFT-LCD陣列基板制造方法，其特征在于，所述電極 條的寬度為2μπι 4μπι，相鄰的第一像素電極的電極條與第二像素電極的電極條之間的 間距為8μπ 12μ 0
全文摘要
本發(fā)明涉及一種FFS型TFT-LCD陣列基板及其制造方法，陣列基板包括形成在基板上并限定了像素區(qū)域的柵線、第一數(shù)據(jù)線和第二數(shù)據(jù)線，所述像素區(qū)域內(nèi)形成有公共電極、第一薄膜晶體管、第二薄膜晶體管、第一像素電極和第二像素電極，第一數(shù)據(jù)線通過第一薄膜晶體管向第一像素電極提供第一數(shù)據(jù)信號，第二數(shù)據(jù)線通過第二薄膜晶體管向第二像素電極提供第二數(shù)據(jù)信號，第一數(shù)據(jù)信號與第二數(shù)據(jù)信號相對極性相反，第一像素電極和第二像素電極間隔設(shè)置。本發(fā)明一方面提高了電場均一性，具有較高的整體透過率，另一方面提高了水平電場強(qiáng)度，具有較好的像素電極充放電特性，不僅可以提高驅(qū)動(dòng)頻率，改善面板透過率，而且有利于降低功耗和消除殘像。
文檔編號G02F1/1368GK101957527SQ20091008883
公開日2011年1月26日 申請日期2009年7月20日 優(yōu)先權(quán)日2009年7月20日
發(fā)明者董學(xué) 申請人:北京京東方光電科技有限公司