專利名稱：?jiǎn)屋S高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于點(diǎn)膠機(jī)器人的技術(shù)領(lǐng)域，且特別是有關(guān)于單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)。
背景技術(shù)：
在高技術(shù)迅猛發(fā)展的今天，傳統(tǒng)的生產(chǎn)方式已日趨落后，新型的自動(dòng)化生產(chǎn)將成為新世紀(jì)接受市場(chǎng)挑戰(zhàn)的重要方式，自動(dòng)化不僅是提高勞動(dòng)生產(chǎn)率的手段，對(duì)企業(yè)未來(lái)的長(zhǎng)遠(yuǎn)發(fā)展戰(zhàn)略起著重要的作用。由于機(jī)器人是新型的自動(dòng)化的主要工具，エ業(yè)機(jī)器人及其應(yīng)用工程的開發(fā)，將機(jī)器人變?yōu)橹苯由a(chǎn)カ，它在改變傳統(tǒng)的生產(chǎn)模式，提高生產(chǎn)率及對(duì)市場(chǎng)的適應(yīng)能力方面顯示出極大的優(yōu)越性，同時(shí)它將人從惡劣危險(xiǎn)的工作環(huán)境中替換出來(lái)，進(jìn)行文明生產(chǎn)，這對(duì)促進(jìn)經(jīng)濟(jì)發(fā)展和社會(huì)進(jìn)步都具有重大意義。隨著制造業(yè)對(duì)機(jī)器人裝備的需·求及綠色環(huán)保和改善勞動(dòng)者的工作環(huán)境要求越來(lái)越高，專門對(duì)流體進(jìn)行控制，并將流體點(diǎn)滴、涂覆于產(chǎn)品表面或產(chǎn)品內(nèi)部的自動(dòng)化機(jī)器點(diǎn)膠機(jī)器人隨即產(chǎn)生。單軸點(diǎn)膠機(jī)器人主要用于產(chǎn)品エ藝中的膠水、油漆以及其他液體精確點(diǎn)、注、涂、點(diǎn)滴到每個(gè)產(chǎn)品精確位置，可以用來(lái)實(shí)現(xiàn)打點(diǎn)、畫線等功能。這種點(diǎn)膠機(jī)器人只有ー個(gè)動(dòng)力，只能做ー種動(dòng)作，比如說(shuō)，ー個(gè)方向上的直線往復(fù)運(yùn)動(dòng)，或者ー個(gè)方向的旋轉(zhuǎn)運(yùn)動(dòng)，沒(méi)有組合運(yùn)動(dòng)。單軸點(diǎn)膠機(jī)器人一般可能指的是直線運(yùn)動(dòng)單元，一臺(tái)完整的單軸點(diǎn)膠機(jī)器人大致分為以下幾個(gè)部分
1)電機(jī)執(zhí)行電機(jī)是點(diǎn)膠機(jī)器人的動(dòng)カ源，它根據(jù)微處理器的指令來(lái)執(zhí)行點(diǎn)膠機(jī)器人在直線上行走的相關(guān)動(dòng)作；
2)算法算法是點(diǎn)膠機(jī)器人的靈魂，點(diǎn)膠機(jī)器人必須采用一定的智能算法才能準(zhǔn)確快速的從一點(diǎn)到達(dá)另外一點(diǎn)，形成點(diǎn)對(duì)點(diǎn)的運(yùn)動(dòng)；
3)微處理器微處理器是點(diǎn)膠機(jī)器人的核心部分，是點(diǎn)膠機(jī)器人的大腦。點(diǎn)膠機(jī)器人所有的信息，包括膠點(diǎn)大小，位置信息，和電機(jī)狀態(tài)信息等都需要經(jīng)過(guò)微處理器處理并做出相應(yīng)的判斷。單軸點(diǎn)膠機(jī)器人結(jié)合了多學(xué)科知識(shí)，對(duì)于提升在校學(xué)生的動(dòng)手能力、團(tuán)隊(duì)協(xié)作能力和創(chuàng)新能力，促進(jìn)學(xué)生課堂知識(shí)的消化和擴(kuò)展學(xué)生的知識(shí)面都非常有幫助。點(diǎn)膠機(jī)器人技術(shù)的開展可以培養(yǎng)大批相關(guān)領(lǐng)域的人才，進(jìn)而促進(jìn)相關(guān)領(lǐng)域的技術(shù)發(fā)展和產(chǎn)業(yè)化進(jìn)程。但是由于國(guó)內(nèi)研發(fā)此點(diǎn)膠機(jī)器人的単位較少，相對(duì)研發(fā)水平比較落后，研發(fā)的單軸點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的結(jié)構(gòu)框圖，如圖1，長(zhǎng)時(shí)間運(yùn)行發(fā)現(xiàn)存在著很多安全問(wèn)題，即
(1)作為點(diǎn)膠機(jī)器人的電源采用的是一般交流電源整流后的直流電源，當(dāng)突然停電時(shí)會(huì)使整個(gè)點(diǎn)膠運(yùn)動(dòng)失敗；
(2)作為點(diǎn)膠機(jī)器人的執(zhí)行機(jī)構(gòu)采用的是步進(jìn)電機(jī)，經(jīng)常會(huì)遇到丟失脈沖的問(wèn)題出現(xiàn)，導(dǎo)致對(duì)位置的記憶出現(xiàn)錯(cuò)誤；
(3)由于采用步進(jìn)電機(jī)，使得機(jī)體發(fā)熱比較嚴(yán)重，有的時(shí)候需要進(jìn)行散熱；
(4)由于采用步進(jìn)電機(jī)，使得系統(tǒng)運(yùn)轉(zhuǎn)的機(jī)械噪聲大大增加，不利于環(huán)境保護(hù)；
(5)由于采用步進(jìn)電機(jī)，其電機(jī)本體一般都是多相結(jié)構(gòu)，控制電路需要采用多個(gè)功率管，使得控制電路相對(duì)比較復(fù)雜，并且増加了控制器價(jià)格；
(6)由于采用步進(jìn)電機(jī)，使得系統(tǒng)一般不適合在高速運(yùn)行，高速行走時(shí)容易產(chǎn)生振動(dòng)；
(7)由于采用步進(jìn)電機(jī)，使得系統(tǒng)的カ矩相對(duì)較?。?br> (8)由于控制不當(dāng)?shù)脑?，?dǎo)致有的時(shí)候步進(jìn)電機(jī)產(chǎn)生共振；
(9)由于點(diǎn)膠機(jī)器人要頻繁的關(guān)閉和啟動(dòng)，加重了單片機(jī)的工作量，単一的單片機(jī)無(wú)法滿足點(diǎn)膠機(jī)器人快速啟動(dòng)和停止的要求，系統(tǒng)動(dòng)態(tài)性能不好；
(10)相對(duì)采用的都是ー些體積比較大的插件元器件，使得自動(dòng)點(diǎn)膠機(jī)器人控制系統(tǒng)占用較大的空間，重量相對(duì)都比較重；
(11)由于受周圍環(huán)境不穩(wěn)定因素干擾，單片機(jī)控制器經(jīng)常會(huì)出現(xiàn)異常，引起點(diǎn)膠機(jī)器人失控，抗干擾能力較差；
(12)由于受單片機(jī)容量和算法影響，點(diǎn)膠機(jī)器人對(duì)膠點(diǎn)的信息沒(méi)有存儲(chǔ)，當(dāng)遇到掉電情況時(shí)所有的信息將消失，這使得整個(gè)點(diǎn)膠過(guò)程要重新開始；
(13)點(diǎn)膠系統(tǒng)一旦開始，就要完成整個(gè)點(diǎn)膠運(yùn)動(dòng)，中間沒(méi)有任何暫?；蚓彌_的點(diǎn)。為了滿足高速、高效生產(chǎn)的需要，必須對(duì)現(xiàn)有的基于單片機(jī)控制的單軸自動(dòng)點(diǎn)膠機(jī)器人控制系統(tǒng)進(jìn)行重新設(shè)計(jì)，尋求ー種高速、高效的點(diǎn)膠伺服系統(tǒng)。

發(fā)明內(nèi)容
針對(duì)上述問(wèn)題，本發(fā)明的目的是提供一種單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，解決了現(xiàn)有技術(shù)中單軸點(diǎn)膠機(jī)器人控制系統(tǒng)高速和高效性能差的缺陷。為解決上述技術(shù)問(wèn)題，本發(fā)明采用的一個(gè)技術(shù)方案是提供一種單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，包括電池、交流電源、信號(hào)處理器、處理器単元、高速直流電機(jī)以及點(diǎn)膠機(jī)器人，所述的信號(hào)處理器通過(guò)交流電源或者電池單獨(dú)提供電流驅(qū)動(dòng)所述的處理器単元，所述的處理器單元發(fā)出控制信號(hào)至所述的高速直流電機(jī)，控制點(diǎn)膠機(jī)器人的運(yùn)動(dòng)。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的處理器單元為一雙核處理器，包括DSP處理器、FPGA處理器以及設(shè)于DSP處理器和FPGA處理器的上位機(jī)系統(tǒng)和運(yùn)動(dòng)控制系統(tǒng)，所述的上位機(jī)系統(tǒng)包括人機(jī)界面模塊、路徑讀取模塊以及在線輸出模塊，所述的運(yùn)動(dòng)控制系統(tǒng)包括伺服控制模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊，其中，DSP處理器用于控制人機(jī)界面模塊、路徑讀取模塊、在線輸出模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊，F(xiàn)PGA處理器用于控制伺服控制模塊，且DSP處理器及FPGA處理器之間實(shí)時(shí)進(jìn)行數(shù)據(jù)交換和調(diào)用。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的處理器單元進(jìn)ー步與高速直流電機(jī)的輸出端連接。 在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的伺服控制模塊還包括轉(zhuǎn)換模塊，所述的轉(zhuǎn)換模塊用于把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的伺服控制模塊還包括編碼器模塊，所述的編碼器模塊用于檢測(cè)點(diǎn)膠機(jī)器人的實(shí)際轉(zhuǎn)速，判斷是否符合速度要求，是否過(guò)快或過(guò)慢，并發(fā)出控制信號(hào)。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的伺服控制模塊還包括電流模塊，所述的電流模塊用于調(diào)整電池的供電功率達(dá)到點(diǎn)膠機(jī)器人需要的范圍。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的伺服控制模塊還包括速度模塊，所述的速度模塊與編碼器模塊通訊連接，當(dāng)編碼器模塊檢測(cè)點(diǎn)膠機(jī)器人實(shí)際轉(zhuǎn)速過(guò)快或過(guò)慢，速度模塊根據(jù)編碼器模塊檢測(cè)的結(jié)果來(lái)調(diào)節(jié)點(diǎn)膠機(jī)器人實(shí)際轉(zhuǎn)速。在本發(fā)明ー個(gè)較佳實(shí)施例中，所述的伺服控制模塊還包括位移模塊，所述的位移模塊用于檢測(cè)點(diǎn)膠機(jī)器人是否到達(dá)既定位移，如果離既定過(guò)遠(yuǎn)，發(fā)出加速指令至控制器；如果離既定位移過(guò)近，則發(fā)出減速指令至控制器。本發(fā)明的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，為了提高運(yùn)算速度，保證單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的穩(wěn)定性和可靠性，本發(fā)明在單片的DSP處理器中引入FPGA處理器，形成基于DSP+FPGA的雙核處理器，此處理器把原有的單片機(jī)實(shí)現(xiàn)的多控制器系統(tǒng)集中設(shè)計(jì)，并充分考慮電池在這個(gè)系統(tǒng)的作用，實(shí)現(xiàn)單一控制器同步控制單軸的功能，把單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)中工作量最大的單軸伺服系統(tǒng)交給FPGA處理器控制，充分發(fā)揮FPGA處理器數(shù)據(jù)處理速度較快的特點(diǎn)，而人機(jī)界面模塊、路徑讀取模塊、在線輸出模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊等功能交給DSP處理器控制，這樣就實(shí)現(xiàn)了 DSP處理器與FPGA處理器的分エ，把DSP處理器從繁重的工作量中解脫出來(lái)，抗干擾能力大大增強(qiáng)。


圖I為現(xiàn)有技術(shù)中單軸點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的原理 圖2為本發(fā)明較佳實(shí)施例的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的原理 圖3為圖2中處理器単元的方框 圖4為點(diǎn)膠機(jī)器人的速度運(yùn)動(dòng)曲線。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使本發(fā)明的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本發(fā)明的保護(hù)范圍做出更為清楚明確的界定。隨著微電子技術(shù)和計(jì)算機(jī)集成芯片制造技術(shù)的不斷發(fā)展和成熟，數(shù)字信號(hào)處理芯片(DSP)由于其快速的計(jì)算能力，不僅廣泛應(yīng)用于通信與視頻信號(hào)處理，也逐漸應(yīng)用在各種高級(jí)的控制系統(tǒng)中。TMS320F2812是美國(guó)TI公司推出的C2000平臺(tái)上的定點(diǎn)32位DSP處理器，適合用于エ業(yè)控制，電機(jī)控制等，用途廣泛。運(yùn)行時(shí)鐘也快可達(dá)150MHz，處理性能可達(dá)150MIPS，每條指令周期6. 67ns，IO ロ豐富，對(duì)用戶一般的應(yīng)用來(lái)說(shuō)足夠了，兩個(gè)串ロ。具有12位的0 3. 3v的AD轉(zhuǎn)換等。具有片內(nèi)128kX16位的片內(nèi)FLASH，18K X 16位的SRAM，一般的應(yīng)用系統(tǒng)可以不要外擴(kuò)存儲(chǔ)器。加上獨(dú)立的算木邏輯單元，擁有強(qiáng)大的數(shù)字信號(hào)處理能力。此外，大容量的RAM被集成到該芯片內(nèi)，可以極大地簡(jiǎn)化外圍電路設(shè)計(jì)，降低系統(tǒng)成本和系統(tǒng)復(fù)雜度，也大大提高了數(shù)據(jù)的存儲(chǔ)處理能力?；诂F(xiàn)場(chǎng)可編程門陣列(FPGA)及現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的硬件實(shí)現(xiàn)方法是最近幾年出現(xiàn)了ー種全新的設(shè)計(jì)思想。雖然FPGA本身只是標(biāo)準(zhǔn)的單元陣列，沒(méi)有一般的集成電路所具有的功能，但用戶可以根據(jù)自己的設(shè)計(jì)需要，通過(guò)特定的布局布線工具對(duì)其內(nèi)部進(jìn)行重新組合連接，在最短的時(shí)間內(nèi)設(shè)計(jì)出自己的專用集成電路，這樣就減小成本、縮短開發(fā)周期。由于FPGA處理器采用軟件化的設(shè)計(jì)思想實(shí)現(xiàn)硬件電路的設(shè)計(jì)，這樣就使得基于FPGA處理器設(shè)計(jì)的系統(tǒng)具有良好的可復(fù)用和修改性，這種全新的設(shè)計(jì)思想已經(jīng)逐漸應(yīng)用在高性能的交流驅(qū)動(dòng)控制上，并快速發(fā)展。
如圖2所示，為本發(fā)明較佳實(shí)施例的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)的原理圖。本實(shí)施例中，單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)包括電池、交流電源、信號(hào)處理器、處理器単元、高速直流電機(jī)以及點(diǎn)膠機(jī)器人，所述的處理器單元進(jìn)ー步與高速直流電機(jī)的輸出端連接。其中，所述電池為鋰離子電池，是ー種供電裝置，為整個(gè)系統(tǒng)的工作提供工作電壓。本發(fā)明中，所述的信號(hào)處理器通過(guò)交流電源或者電池單獨(dú)提供電流驅(qū)動(dòng)所述的處理器單元，所述的處理器單元發(fā)出控制信號(hào)至所述的高速直流電機(jī)，控制點(diǎn)膠機(jī)器人的運(yùn)動(dòng)。本發(fā)明為克服現(xiàn)有技術(shù)中單片機(jī)不能滿足單軸點(diǎn)膠機(jī)器人行走的穩(wěn)定性和快速性的要求，舍棄了國(guó)產(chǎn)點(diǎn)膠機(jī)器人所采用的單片機(jī)的工作模式，提供了 DSP+FPGA處理器的全新控制模式，控制板以FPGA處理器為處理核心，實(shí)現(xiàn)數(shù)字信號(hào)的實(shí)時(shí)處理，把DSP處理器 從復(fù)雜的工作當(dāng)中解脫出來(lái)，實(shí)現(xiàn)部分的信號(hào)處理算法和響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。請(qǐng)參閱圖3，所述處理器單元為一雙核處理器，其包括DSP處理器及FPGA處理器，二者可相互通訊，實(shí)時(shí)進(jìn)行數(shù)據(jù)交換和調(diào)用。所述的處理器單元還包括設(shè)于DSP處理器和FPGA處理器的上位機(jī)系統(tǒng)和運(yùn)動(dòng)控制系統(tǒng)，所述的上位機(jī)系統(tǒng)包括人機(jī)界面模塊、路徑讀取模塊以及在線輸出模塊，所述的運(yùn)動(dòng)控制系統(tǒng)包括伺服控制模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊。其中，DSP處理器用于控制人機(jī)界面模塊、路徑讀取模塊、在線輸出模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊，F(xiàn)PGA處理器用于控制伺服控制模塊。上位機(jī)系統(tǒng)包括人機(jī)界面模塊、路徑讀取模塊以及在線輸出模塊。人機(jī)界面模塊包括開始/重啟按鍵及功能選擇鍵；路徑讀取模塊用于讀出已經(jīng)已經(jīng)預(yù)設(shè)好的速度，加速度，位置等參數(shù)設(shè)置；在線輸出模塊用于提示點(diǎn)膠機(jī)器人的工作狀態(tài)，比如是點(diǎn)膠機(jī)器人工作過(guò)程中或到站狀態(tài)提示。運(yùn)動(dòng)控制系統(tǒng)包括伺服控制模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊。其中，數(shù)據(jù)存儲(chǔ)模塊模塊為一存儲(chǔ)器；I/O控制模塊包括RS-232串行接ロ、ICE端ロ等；伺服控制模塊進(jìn)一歩包括轉(zhuǎn)換模塊、編碼器模塊、電流模塊、速度模塊以及位移模塊。其中，所述轉(zhuǎn)換模塊包括模擬數(shù)字轉(zhuǎn)換器(ADC, Analog to Digital Converter)及數(shù)字模擬轉(zhuǎn)換器(DAC, Digital to Analog Converter);所述編碼器模塊用于檢測(cè)點(diǎn)膠機(jī)器人的實(shí)際轉(zhuǎn)速，判斷是否符合速度要求，是否過(guò)快或過(guò)慢，并發(fā)出控制信號(hào)。所述電流模塊與電池和控制器、轉(zhuǎn)換模塊連接。轉(zhuǎn)換模塊根據(jù)電池和控制器的電流，判斷工作功率，并把功率狀況反饋至電池，電流模塊用于調(diào)整電池的供電功率達(dá)到點(diǎn)膠機(jī)器人需要的范圍。所述速度模塊與編碼器模塊通訊連接，當(dāng)編碼器模塊檢測(cè)點(diǎn)膠機(jī)器人實(shí)際轉(zhuǎn)速過(guò)快或過(guò)慢，速度模塊根據(jù)編碼器模塊檢測(cè)的結(jié)果來(lái)調(diào)節(jié)點(diǎn)膠機(jī)器人的實(shí)際轉(zhuǎn)速。所述位移模塊檢測(cè)點(diǎn)膠機(jī)器人是否到達(dá)既定位移，如果離既定過(guò)遠(yuǎn)，發(fā)出加速指令至控制器；如果離既定位移過(guò)近，則發(fā)出減速指令至控制器。對(duì)于處理器單元為一雙核處理器，在電源打開狀態(tài)下，點(diǎn)膠機(jī)器人先進(jìn)入自鎖狀態(tài)，然后把點(diǎn)膠機(jī)器人的點(diǎn)膠閥放在廢膠回收裝置處，打開點(diǎn)膠閥門然后膠體自動(dòng)流出，等均勻后開始移動(dòng)到起始點(diǎn)，點(diǎn)膠機(jī)器人把儲(chǔ)存的實(shí)際路徑參數(shù)傳輸給控制器中的DSP處理器，DSP處理器把這些運(yùn)動(dòng)參數(shù)轉(zhuǎn)化為高速直流電機(jī)要運(yùn)行的距離，然后與FPGA處理器通訊，F(xiàn)PGA處理器根據(jù)高速直流電機(jī)的電流和光碼盤信息生成控制高速直流電機(jī)運(yùn)動(dòng)的PWM波，經(jīng)驅(qū)動(dòng)電路后控制電機(jī)運(yùn)動(dòng)，然后由FPGA處理器把處理數(shù)據(jù)通訊給DSP處理器，由DSP處理器繼續(xù)處理后續(xù)的運(yùn)行狀態(tài)。結(jié)合以上描述，上位機(jī)系統(tǒng)包括人機(jī)界面模塊、路徑讀取模塊、在線輸出模塊等功能；運(yùn)動(dòng)控制系統(tǒng)包括伺服控制模塊、數(shù)據(jù)存儲(chǔ)模塊、I/O控制模塊等功能。其中工作量最大的伺服控制模塊交給FPGA處理器控制，其余的包括上位機(jī)系統(tǒng)交給DSP處理器控制，這樣就實(shí)現(xiàn)了 DSP處理器與FPGA處理器的分エ，同時(shí)二者之間也可以進(jìn)行通訊，實(shí)時(shí)進(jìn)行數(shù)據(jù)交換和調(diào)用。本發(fā)明中單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)具體的功能實(shí)現(xiàn)如下
1)操作人員把加工部件安裝在夾具上；
2)打開電源，在打開電源瞬間DSP處理器會(huì)對(duì)電源電壓來(lái)源進(jìn)行判斷，當(dāng)確定是電池 供電時(shí)，如果電池電壓低壓的話，控制器將封鎖FPGA處理器的PWM波輸出，此時(shí)高速直流電機(jī)不能工作，同時(shí)電壓傳感器將工作，雙核控制器發(fā)出低壓報(bào)警信號(hào)，人機(jī)界面提示更換電池；
3)啟動(dòng)點(diǎn)膠機(jī)器人自動(dòng)控制程序，通過(guò)控制器的USB接ロ輸入任務(wù)或者從硬盤裝載任
務(wù);
4)將執(zhí)行機(jī)構(gòu)(包括膠刷和出膠頭)移動(dòng)到起始點(diǎn)上方，調(diào)整好初始化位置；
5)出膠信號(hào)有效，延時(shí)一定時(shí)間等待工作開始；
6)為了能夠驅(qū)動(dòng)單軸點(diǎn)膠機(jī)器人快速點(diǎn)膠運(yùn)動(dòng)，本控制系統(tǒng)引入FPGA處理器，由其生成電機(jī)運(yùn)動(dòng)的PWM波，但是通過(guò)I/O ロ與DSP處理器進(jìn)入實(shí)時(shí)通訊，由DSP處理器控制其PWM波形的輸出和封鎖；
7)在自動(dòng)點(diǎn)膠機(jī)器人運(yùn)動(dòng)過(guò)程中，DSP處理器會(huì)時(shí)刻儲(chǔ)存所經(jīng)過(guò)的距離或者是經(jīng)過(guò)的點(diǎn)膠點(diǎn)，井根據(jù)這些距離信息確定對(duì)下ー個(gè)工作點(diǎn)點(diǎn)膠機(jī)器人高速直流電機(jī)要運(yùn)行的距離，然后DSP處理器與FPGA處理器通訊，傳輸這些參數(shù)給FPGA處理器，然后由FPGA處理器根據(jù)高速直流電機(jī)的電流和光碼盤信息生成控制電機(jī)運(yùn)動(dòng)的速度梯形圖，如圖4所示，梯形圖包含的面積就是點(diǎn)膠機(jī)器人高速直流電機(jī)要運(yùn)行的距離；
8)在運(yùn)動(dòng)過(guò)程中如果點(diǎn)膠機(jī)器人發(fā)現(xiàn)膠點(diǎn)距離求解出現(xiàn)死循環(huán)將向DSP處理器發(fā)出中斷請(qǐng)求，DSP處理器會(huì)對(duì)中斷做第一時(shí)間響應(yīng)，如果DSP處理器的中斷響應(yīng)沒(méi)有來(lái)得及處理，點(diǎn)膠機(jī)器人的高速直流電機(jī)將原地自鎖；
9)裝在高速直流電機(jī)上的光碼盤會(huì)輸出其位置信號(hào)A和位置信號(hào)B，光碼盤的位置信號(hào)A脈沖和B脈沖邏輯狀態(tài)每變化一次，F(xiàn)PGA處理器內(nèi)的位置寄存器會(huì)根據(jù)高速直流電機(jī)的運(yùn)行方向加I或者是減I ;
10)光碼盤的位置信號(hào)A脈沖和B脈沖和Z脈沖同時(shí)為低電平吋，就產(chǎn)生ー個(gè)位置信號(hào)給FPGA處理器，記錄電機(jī)的絕對(duì)位置，然后換算成點(diǎn)膠機(jī)器人在點(diǎn)膠部件中的具體位置；
11)在運(yùn)動(dòng)過(guò)程中，如果控制器收到了高速點(diǎn)膠命令，控制器會(huì)根據(jù)點(diǎn)膠機(jī)器人在點(diǎn)膠部件的具體位置和應(yīng)該存在的位置，送相應(yīng)的位置數(shù)據(jù)等給FPGA處理器，F(xiàn)PGA處理器根據(jù)外圍傳感信號(hào)自動(dòng)調(diào)取相應(yīng)的PID調(diào)節(jié)模式，由FPGA處理器計(jì)算出點(diǎn)膠機(jī)器人的高速直流電機(jī)需要更新的PWM控制信號(hào)，控制機(jī)器人高速點(diǎn)膠；
12)如果點(diǎn)膠機(jī)器人在運(yùn)行過(guò)程中遇到突然斷電時(shí)，電池會(huì)自動(dòng)開啟立即對(duì)點(diǎn)膠機(jī)器人進(jìn)行供電，當(dāng)電機(jī)的運(yùn)動(dòng)電流超過(guò)設(shè)定值時(shí)，此時(shí)控制器會(huì)立即封鎖FPGA處理器的PWM波輸出，高速直流電機(jī)停止工作，從而有效地避免了電池大電流放電的發(fā)生；
13)如果在點(diǎn)膠過(guò)程中讀到了自動(dòng)暫停點(diǎn)，F(xiàn)PGA處理器會(huì)控制高速直流電機(jī)以最大的加速度停車，使加工過(guò)程出現(xiàn)自動(dòng)暫停并存儲(chǔ)當(dāng)前信息，直到控制器讀到再次按下“開始”按鈕信息才可以使FPGA處理器重新工作，并調(diào)取存儲(chǔ)信息使點(diǎn)膠機(jī)器人從自動(dòng)暫停點(diǎn)可以繼續(xù)工作；
14)在運(yùn)動(dòng)過(guò)程中，如果檢測(cè)到高速直流電機(jī)的轉(zhuǎn)矩出現(xiàn)脈動(dòng)，F(xiàn)PGA處理器會(huì)自動(dòng)補(bǔ)償轉(zhuǎn)矩，減少了高速直流電機(jī)轉(zhuǎn)矩對(duì)點(diǎn)膠過(guò)程的影響；
15)點(diǎn)膠機(jī)器人在運(yùn)行過(guò)程會(huì)時(shí)刻檢測(cè)電池電壓，當(dāng)系統(tǒng)出現(xiàn)低壓時(shí)，傳感器會(huì)通知控制器開啟并發(fā)出報(bào)警提示，有效地保護(hù)了電池；
16)當(dāng)完成整個(gè)加工部件的點(diǎn)膠運(yùn)動(dòng)后，點(diǎn)膠閥會(huì)停止出膠，延時(shí)，走出運(yùn)動(dòng)軌跡；
17)點(diǎn)膠機(jī)器人重新設(shè)定位置零點(diǎn)，等待下一周期的任務(wù)。本發(fā)明單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)具有的有益效果是
I 由于采用高性能的32位DSP處理器，使得系統(tǒng)處理速度大大增加，可以很好滿足點(diǎn)膠系統(tǒng)快速性的要求；
2:在運(yùn)動(dòng)過(guò)程中，充分考慮了電池在這個(gè)系統(tǒng)中的作用，基于DSP+FPGA雙核控制器時(shí)刻都在對(duì)點(diǎn)膠機(jī)器人的運(yùn)行狀態(tài)進(jìn)行監(jiān)測(cè)和運(yùn)算，當(dāng)遇到交流電源斷電時(shí)，電池會(huì)立即提供能源，避免了單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)運(yùn)動(dòng)的失敗，并且在電池提供電源的過(guò)程中，時(shí)刻對(duì)電池的電流進(jìn)行觀測(cè)并保護(hù)，避免了大電流的產(chǎn)生，所以從根本上解決了大電流對(duì)電池的沖擊，避免了由于大電流放電而引起的電池過(guò)度老化現(xiàn)象的發(fā)生；
3 由FPGA處理器處理點(diǎn)膠機(jī)器人電機(jī)的獨(dú)立伺服控制，使得控制比較簡(jiǎn)単，大大提高了運(yùn)算速度，解決了現(xiàn)有技術(shù)中單片機(jī)運(yùn)行較慢的瓶頸，縮短了開發(fā)周期短，并且系統(tǒng)可移植能力強(qiáng)；
4:基本實(shí)現(xiàn)全貼片元器件材料，實(shí)現(xiàn)了單板控制，不僅節(jié)省了控制板占用空間，而且有利于點(diǎn)膠機(jī)器人體積和重量的減輕；
5為了提高運(yùn)算速度和精度，本自動(dòng)點(diǎn)膠機(jī)器人采用了高速直流電機(jī)替代了傳統(tǒng)系統(tǒng)中常用的步進(jìn)電機(jī)，使得運(yùn)算精度大大提高，效率也有一定程度的提高；
6由于本控制器采用FPGA處理器處理單軸伺服系統(tǒng)全部的數(shù)據(jù)與算法，把DSP處理器從繁重的工作量中解脫出來(lái)，有效的防止點(diǎn)膠機(jī)器人失控，抗干擾能力大大增強(qiáng)；
7:由于電機(jī)的控制信號(hào)是通過(guò)FPGA處理器生成,這樣由FPGA處理器可以同時(shí)輸出PWM調(diào)制信號(hào)和方向信號(hào)，通過(guò)驅(qū)動(dòng)電路直接驅(qū)動(dòng)電機(jī)，不僅減輕了 DSP處理器的負(fù)擔(dān)，簡(jiǎn)化了接ロ電路，而且省去了 DSP處理器內(nèi)部編寫位置、速度控制程序，以及各種PID算法的麻煩，使得系統(tǒng)的調(diào)試簡(jiǎn)單；
8:在點(diǎn)膠機(jī)器人運(yùn)行過(guò)程中，控制器會(huì)對(duì)高速直流電機(jī)的轉(zhuǎn)矩進(jìn)行在線辨識(shí)并利用高速直流電機(jī)カ矩與電流的關(guān)系進(jìn)行補(bǔ)償，減少了快速行走時(shí)高速直流電機(jī)轉(zhuǎn)矩抖動(dòng)對(duì)點(diǎn)膠機(jī)器人動(dòng)態(tài)性能的影響；
9:在FPGA處理器內(nèi)部伺服控制中，集成了多種PID調(diào)節(jié)模式，可以根據(jù)機(jī)器人外圍運(yùn)行情況自動(dòng)調(diào)整其內(nèi)部的PID參數(shù)，輕松實(shí)現(xiàn)分段P、PD、PID控制和非線性PID控制，由于沒(méi)有DSP處理器參與此運(yùn)算，使得其運(yùn)動(dòng)過(guò)程具有一定的自適應(yīng)的功能，而且運(yùn)算速度比專用運(yùn)動(dòng)芯片控制的系統(tǒng)高，有利于提高高速點(diǎn)膠系統(tǒng)的點(diǎn)膠速度；
10:由于具有存儲(chǔ)功能，這使得點(diǎn)膠機(jī)器人掉電或遇到故障后可以輕易的調(diào)取已經(jīng)涂膠好的路徑信息，即使出現(xiàn)故障后也可以輕易的二次點(diǎn)膠，不需要人工的干預(yù)；
11:在整個(gè)點(diǎn)膠過(guò)程中，加入了暫停點(diǎn)設(shè)定，這樣有利于在運(yùn)動(dòng)過(guò)程中目測(cè)已經(jīng)點(diǎn)膠好的位置，提前發(fā)現(xiàn)點(diǎn)膠問(wèn)題。以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，包括電池、交流電源、信號(hào)處理器、處理器單元、高速直流電機(jī)以及點(diǎn)膠機(jī)器人，所述的信號(hào)處理器通過(guò)交流電源或者電池單獨(dú)提供電流驅(qū)動(dòng)所述的處理器單元，所述的處理器單元發(fā)出控制信號(hào)至所述的高速直流電機(jī)，控制點(diǎn)膠機(jī)器人的運(yùn)動(dòng)。
2.根據(jù)權(quán)利要求I所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的處理器單元為一雙核處理器，包括DSP處理器、FPGA處理器以及設(shè)于DSP處理器和FPGA處理器的上位機(jī)系統(tǒng)和運(yùn)動(dòng)控制系統(tǒng)，所述的上位機(jī)系統(tǒng)包括人機(jī)界面模塊、路徑讀取模塊以及在線輸出模塊，所述的運(yùn)動(dòng)控制系統(tǒng)包括伺服控制模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊，其中，DSP處理器用于控制人機(jī)界面模塊、路徑讀取模塊、在線輸出模塊、數(shù)據(jù)存儲(chǔ)模塊以及I/O控制模塊，F(xiàn)PGA處理器用于控制伺服控制模塊，且DSP處理器及FPGA處理器之間實(shí)時(shí)進(jìn)行數(shù)據(jù)交換和調(diào)用。
3.根據(jù)權(quán)利要求I所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的處理器單元進(jìn)一步與高速直流電機(jī)的輸出端連接。
4.根據(jù)權(quán)利要求2所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的伺服控制模塊還包括轉(zhuǎn)換模塊，所述的轉(zhuǎn)換模塊用于把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。
5.根據(jù)權(quán)利要求2所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的伺服控制模塊還包括編碼器模塊，所述的編碼器模塊用于檢測(cè)點(diǎn)膠機(jī)器人的實(shí)際轉(zhuǎn)速，判斷是否符合速度要求，是否過(guò)快或過(guò)慢，并發(fā)出控制信號(hào)。
6.根據(jù)權(quán)利要求2所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的伺服控制模塊還包括電流模塊，所述的電流模塊用于調(diào)整電池的供電功率達(dá)到點(diǎn)膠機(jī)器人需
7.根據(jù)權(quán)利要求5所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的伺服控制模塊還包括速度模塊，所述的速度模塊與編碼器模塊通訊連接，當(dāng)編碼器模塊檢測(cè)點(diǎn)膠機(jī)器人實(shí)際轉(zhuǎn)速過(guò)快或過(guò)慢，速度模塊根據(jù)編碼器模塊檢測(cè)的結(jié)果來(lái)調(diào)節(jié)點(diǎn)膠機(jī)器人實(shí)際轉(zhuǎn)速。
8.根據(jù)權(quán)利要求2所述的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，其特征在于，所述的伺服控制模塊還包括位移模塊，所述的位移模塊用于檢測(cè)點(diǎn)膠機(jī)器人是否到達(dá)既定位移，如果離既定過(guò)遠(yuǎn)，發(fā)出加速指令至控制器；如果離既定位移過(guò)近，則發(fā)出減速指令至控制器。
全文摘要
本發(fā)明公開了一種單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，包括電池、交流電源、信號(hào)處理器、處理器單元、高速直流電機(jī)以及點(diǎn)膠機(jī)器人，所述的信號(hào)處理器通過(guò)交流電源或者電池單獨(dú)提供電流驅(qū)動(dòng)所述的處理器單元，所述的處理器單元發(fā)出控制信號(hào)至所述的高速直流電機(jī)，控制點(diǎn)膠機(jī)器人的運(yùn)動(dòng)。本發(fā)明提供的單軸高速點(diǎn)膠機(jī)器人伺服控制系統(tǒng)，是一種高速和高效的點(diǎn)膠伺服控制系統(tǒng)，實(shí)現(xiàn)了DSP處理器與FPGA處理器的分工，把DSP處理器從繁重的工作量中解脫出來(lái)，抗干擾能力大大增強(qiáng)。
文檔編號(hào)B05C5/00GK102854828SQ20121036203
公開日2013年1月2日 申請(qǐng)日期2012年9月26日 優(yōu)先權(quán)日2012年9月26日
發(fā)明者貢亞麗, 張好明, 王應(yīng)海 申請(qǐng)人:蘇州工業(yè)園區(qū)職業(yè)技術(shù)學(xué)院