專利名稱：半導(dǎo)體器件的并聯(lián)電源連接的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的并聯(lián)電源連接的測(cè)試方法，并涉及一種適于測(cè)試器件中的并聯(lián)電源連接的半導(dǎo)體器件。
背景技術(shù)：
通過(guò)向IC器件的連接到器件的內(nèi)部焊盤(pán)的外部接觸表面(例如管腳或引線)施加電壓來(lái)向集成電路(IC)器件提供電源。典型地，單獨(dú)的一對(duì)電源接觸表面不足以向IC傳輸需要的電流，并且會(huì)在IC器件的內(nèi)部電源網(wǎng)絡(luò)中引起諸如電遷移和電壓反彈效應(yīng)的問(wèn)題，該問(wèn)題是由于例如在器件的低壓、高速同時(shí)開(kāi)關(guān)外圍緩沖器中的高瞬態(tài)峰值電流而產(chǎn)生的。為了減少這些問(wèn)題，IC器件常常包括用于正和負(fù)(或地)電源的多電源接觸表面的組。每一組包括多個(gè)電源接觸表面，這些表面通過(guò)單獨(dú)的并聯(lián)內(nèi)部連接連接到IC器件的 內(nèi)部電源總線或軌道，并且通過(guò)單獨(dú)的并聯(lián)外部連接，例如通過(guò)外部電源軌道連接到相同的外部電源。出于品質(zhì)的考慮，在電壓源的制造操作和組裝完成之后，在“最終測(cè)試”中，對(duì)IC器件(包括其外部電源連接)的測(cè)試是必要的。已知的測(cè)試方法，例如基于測(cè)量?jī)?nèi)部電源總線上的電壓，在相同的內(nèi)部電源總線和外部電壓源之間通過(guò)同一組的其它電源接觸表面存在并行連接的情況下，不足以有效的檢測(cè)出位于內(nèi)部電源總線和外部電壓源之間的單獨(dú)一個(gè)電源接觸表面的故障連接。因此，能夠測(cè)試并檢測(cè)內(nèi)部電源總線和外部電壓源之間的故障連接將是有利的。


通過(guò)舉例方式說(shuō)明本發(fā)明，并且不局限于所附附圖所示的實(shí)施例，其中相同的參考標(biāo)記表示類似的元件。對(duì)附圖中的元件進(jìn)行簡(jiǎn)明、清楚的描述，并且元件不必要按比例繪制。圖I是在半導(dǎo)體器件的內(nèi)部電源總線和外部電壓源之間的一組連接的示意性電路圖；圖2是用于測(cè)試圖I所示的單個(gè)連接的已知的半導(dǎo)體器件模塊的示意圖；圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的、用于測(cè)試圖I所示的單個(gè)連接的半導(dǎo)體器件中的測(cè)試模塊的示意圖；圖4是圖3所示的測(cè)試模塊的模擬監(jiān)控器的示意圖；圖5是圖4所示的模擬監(jiān)控器的互連的差分傳感器和放大器元件的簡(jiǎn)化電路圖；圖6是圖4所示的模擬監(jiān)控器的共模反饋元件的簡(jiǎn)化電路圖；圖7是圖4所示的模擬監(jiān)控器的差分比較器和鎖存元件的簡(jiǎn)化電路圖；圖8和9是圖3所示的測(cè)試模塊的操作中出現(xiàn)的信號(hào)的曲線圖。
具體實(shí)施方式
圖I和2示出了傳統(tǒng)的半導(dǎo)體器件100，其包括用于IC核和外圍設(shè)備的內(nèi)部電源總線Vdd⑶RE 102和Vdd PERIPHERY 104，用于連接內(nèi)部電源總線和外部電源的并聯(lián)電源連接106、108、110和112，以及測(cè)試模塊200。所示電源總線102和104用于Vdd電壓連接，還提供具有并聯(lián)電源連接的類似的總線(未示出)以連接內(nèi)部Vss相反極性電源(或地)總線與外部電源，也可以提供類似于測(cè)試模塊200的適合于相反極性的測(cè)試模塊。并聯(lián)電源連接106、108、110和112的每個(gè)都包括焊墊，如表示為半導(dǎo)體芯片上的接觸表面的114，并且其通過(guò)如表示為電阻Rpad的116的連接器，在芯片的內(nèi)部地連接到總線102或104。每個(gè)焊墊114通過(guò)諸如120的連接器，以例如表示為電阻Rbqnd和電感Lbqnd的鍵合引線的方式連接到諸如半導(dǎo)體器件100的封裝的118的外部引線或接觸表面。諸如封裝的118的外部引線或接觸表面例如通過(guò)焊接并聯(lián)連接到在印刷電路板(“PCB”)上的電源總線122。在圖I中，通過(guò)示例的方式，示出了作為電源總線122和外部引線或接觸表面118之間的故障的連接110，具有高的電阻或處于開(kāi)路，例如可能由鍵合引線的翹起所產(chǎn)生的。由于電流在其它并聯(lián)連接中流動(dòng)，這種故障連接將不會(huì)阻止連接110的鍵合焊墊114 的電壓維持在總線102或104的電壓VDD，但是該故障連接110將不能給電源貢獻(xiàn)所期望的電流份額。在制造操作和組裝電壓源完成之后，通過(guò)在檢查過(guò)程中依次向并聯(lián)連接106到112的每個(gè)選擇性地施加測(cè)試程序，使用測(cè)試模塊200檢測(cè)這種故障連接。在圖2中所示的現(xiàn)有測(cè)試模塊200中，該程序包括發(fā)生器202，其在測(cè)試過(guò)程中通過(guò)在內(nèi)部電源總線102和206之間施加測(cè)試電壓以產(chǎn)生量級(jí)為IOOmA的激發(fā)電流IExaTATIQN。一旦閉合測(cè)試開(kāi)關(guān)204，電流流過(guò)位于鍵合焊墊114和內(nèi)部電源總線102(或104)之間的連接，然后進(jìn)入相反極性總線206，通過(guò)PCB電源軌道122和所有并聯(lián)Vdd和Vss電源連接完成回路。如果被測(cè)試的電源連接不是開(kāi)路，則該激發(fā)電流1^^1(^跨過(guò)電阻Rpad產(chǎn)生壓降。連接的電阻R-在10到IOOm歐姆的低的量級(jí)。如果在測(cè)試下的鍵合焊墊114和外部電源總線122之間的連接118,120建立得合理，那么通過(guò)該連接和電阻Rpad的電流流動(dòng)將產(chǎn)生I到IOmV量級(jí)的電壓?？墒?，如果在測(cè)試下的連接118、120是故障的，那么很少或沒(méi)有電流流過(guò)電阻，且跨過(guò)其上的電壓很小或?yàn)榱?。測(cè)試模塊200包括由電流鏡像配置中的一對(duì)類似的晶體管208和210形成的輸入傳感器，其中電流鏡像配置具有一對(duì)晶體管的源分別連接到電阻Rpffi的兩邊，漏分別通過(guò)電阻器212和214連接到相反極性電源總線206，且一對(duì)柵連在一起同時(shí)連接到晶體管208的漏。在測(cè)試過(guò)程中跨越電阻器214的電壓與跨越電阻Rpad的壓降(若有的話)部分地成比例，這會(huì)干擾電流鏡像的平衡。包括自動(dòng)歸零電路216以糾正晶體管208和210之間的失配?？删幊涕撝惦娐?18限定一個(gè)比較等級(jí)。比較放大器220產(chǎn)生輸出電壓，其與固定電壓Vkmp和來(lái)自于輸入級(jí)的電阻器214的信號(hào)、來(lái)自于自動(dòng)歸零電路216的信號(hào)、以及來(lái)自于閾值電路218的信號(hào)的和之間的差成比例。觸發(fā)器222存儲(chǔ)表示比較放大器220的正或負(fù)輸出的二進(jìn)制值。提供內(nèi)建自測(cè)試(‘BIST’)元件，其包括開(kāi)關(guān)224、電阻器226和轉(zhuǎn)換開(kāi)關(guān)228，其中轉(zhuǎn)換開(kāi)關(guān)228BIST操作過(guò)程中將晶體管208的源極連接至在替換內(nèi)部電源總線116的一邊的電阻116的一邊的鍵合焊墊上。伴隨一些適應(yīng)性調(diào)整，類似的測(cè)試模塊(未示出)被提供以測(cè)試相反極性的電源連接。使用測(cè)試模塊200進(jìn)行的測(cè)試對(duì)在測(cè)試過(guò)程中內(nèi)部電源總線102、104和206上的共模噪聲敏感，并且也對(duì)產(chǎn)生DC偏移(offset)的測(cè)試模塊的部件間的失配敏感。圖3至7示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件301內(nèi)的測(cè)試模塊300，以舉例的方式給出，以測(cè)試器件301的單個(gè)的連接。半導(dǎo)體器件301包括內(nèi)部電源總線如102、104，用于連接內(nèi)部電源總線與外部電源如122的并聯(lián)電源連接如106至112和測(cè)試模塊300。測(cè)試模塊300包括傳感器400，其產(chǎn)生第一和第二差分傳感器信號(hào)VP、VN，信號(hào)VP、VN是在并聯(lián)連接中的所選擇的一個(gè)中的間隔開(kāi)的位置處由流動(dòng)在其中的電流所產(chǎn)生的電壓VddPAD> Vdd a的函數(shù)。測(cè)試模塊300還包括第一和第二平衡差分對(duì)比較器元件410、412以接收第一和第二參考信號(hào)Vkefp, Vkefn,并且分別產(chǎn)生第一比較器信號(hào)V1和第二比較器信號(hào)V2,其中V1是第一差分傳感器信號(hào)Vp和第一參考信號(hào)Vkefn的相對(duì)值的函數(shù)，V2是第二差分傳感器信號(hào)Vn和第二參考信號(hào)Vkefp的相對(duì)值的函數(shù)。測(cè)試模塊300還包括輸出兀件414、416、418,以產(chǎn)生輸出信號(hào)Q，其中Q是第一和第二比較器信號(hào)的函數(shù)。根據(jù)本發(fā)明一實(shí)施例，以舉例方式給出一種半導(dǎo)體器件301中用于連接外部電源與內(nèi)部電源總線的并聯(lián)電源連接的測(cè)試方法，包括引起電流流過(guò)該些并聯(lián)連接，并且產(chǎn)生第一和第二差分傳感器信號(hào)vp、Vn，信號(hào)VP、Vn是在并聯(lián)連接中的所選擇的一個(gè)中的間隔開(kāi) 的位置處由流動(dòng)在其中的電流所產(chǎn)生的電壓Vdd PAD、VDD A的函數(shù)。該測(cè)試方法還包括施加第一和第二參考信號(hào)Vkfp, Veefn作為第一和第二平衡差分對(duì)比較器兀件410、412的輸入,并分別產(chǎn)生第一比較器信號(hào)V1和第二比較器信號(hào)V2,其中V1是第一差分傳感器信號(hào)Vp和第一參考信號(hào)Vkefn的相對(duì)值的函數(shù)，V2是第二差分傳感器信號(hào)Vn和第二參考信號(hào)Vkefp的相對(duì)值的函數(shù)。該測(cè)試方法還包括產(chǎn)生輸出信號(hào)Q，其中Q是第一和第二比較器信號(hào)V1J2的函數(shù)。更詳細(xì)地，首先參照附圖3，測(cè)試模塊300包括控制模擬監(jiān)控器304的操作的數(shù)字控制器302。為了測(cè)試目的，可將組裝在PCB上的半導(dǎo)體器件301安裝在通用的測(cè)試設(shè)備(未示出)中，其向該器件301施加合適的輸入和電氣值，并接收來(lái)自測(cè)試模塊300的輸出。數(shù)字控制器302接收自測(cè)試設(shè)備的輸入包括時(shí)鐘信號(hào)CLK、和使得測(cè)試模塊300重置為其初始狀態(tài)的異步信號(hào)RESET、和觸發(fā)測(cè)試模塊300的測(cè)試程序的TEST_M0DE。與時(shí)鐘信號(hào)CLK同步的信號(hào)LATCH也被施加到模擬監(jiān)控器304，以使其在選擇下一個(gè)連接測(cè)試之前的足夠長(zhǎng)時(shí)間內(nèi)，為測(cè)試設(shè)備鎖存其輸出Q以寄存測(cè)試結(jié)果。如果跨過(guò)受測(cè)的連接的電阻Rpad的電壓比閾值電壓大，則輸出信號(hào)Q被斷言(assert)，表明受測(cè)的連接是沒(méi)有故障的；如果跨過(guò)受測(cè)的連接的電阻Rpad的電壓比閾值電壓小，則輸出信號(hào)Q被解除斷言(de-assert)，表明在電阻Rpad中沒(méi)有電流流過(guò)，即受測(cè)的連接是有故障的。數(shù)字控制器302產(chǎn)生能使測(cè)試程序開(kāi)始的信號(hào)TEST_EN和測(cè)試完所有的連接之后通知測(cè)試設(shè)備測(cè)試程序已經(jīng)終止的信號(hào)TEST_END。信號(hào)SENS0R_SEL連接模擬監(jiān)控器304以依序測(cè)試連接106至112的每一個(gè)。信號(hào)AUT0-ZER0觸發(fā)校準(zhǔn)階段，期間模擬監(jiān)控器304測(cè)量和刪除由于其部件的任意失配而殘留的DC偏移。信號(hào)EXCITATION是使模擬監(jiān)控器304為受測(cè)的連接的電阻Rpad產(chǎn)生激發(fā)測(cè)試電流Iexotatiqn的二進(jìn)制信號(hào)。信號(hào)SELF_TEST觸發(fā)BIST階段，期間模擬監(jiān)控器304執(zhí)行自測(cè)例程。信號(hào)Q_EN使能測(cè)試設(shè)備寄存模擬監(jiān)控器304的輸出Q。圖4示出了模擬監(jiān)控器304的功能塊的例子，且在圖5、6和7中給出了它們的進(jìn)一步實(shí)施的詳細(xì)例子。將會(huì)意識(shí)到圖4至7示出用于解釋目的的分立的功能塊，而實(shí)際上這些功能塊可以合并或結(jié)合。圖4中示出了在測(cè)試用于正電壓源Vdd a的連接的情況下的模擬監(jiān)控器304的元件。將會(huì)意識(shí)到模擬監(jiān)控器304通常還包括測(cè)試用于負(fù)電壓源(或地)Vss A的連接的類似元件(未示出)，其電路反轉(zhuǎn)且其組成部件可具有與圖4至7示出的相反的導(dǎo)電類型。圖4中示出的模擬監(jiān)控器304包括差分輸入傳感器400和互阻抗放大器402，用于感測(cè)由于受測(cè)連接的電阻Rpad的激發(fā)測(cè)試電流11 1(*而引起的，在內(nèi)部電源總線102的一邊的電阻Rpad上的電壓VDD—A和鍵合焊墊114的一邊的電阻Rpad上的電壓VDD—PAD之間的差異。該差分輸入傳感器400和互阻抗放大器402在它們的輸出端產(chǎn)生差分傳感器信號(hào)VP、VN。由信號(hào)AUT0-ZER0激活DC偏移元件404以感測(cè)在初始校準(zhǔn)階段中差分傳感器信號(hào)VP、Vn的失衡，(例如可能由諸如相反的導(dǎo)電類型的部件間的失配所引起)并存儲(chǔ)在傳感階段施加到差分輸入傳感器400和互阻抗放大器402的校正。共模負(fù)反饋元件406將該校正作為在例如由共模乘音所引起的、傳感器信號(hào)VP、Vn的組合值中類似振幅和方向的變化量的函數(shù)，施加給差分輸入傳感器400和互阻抗放大器402。 圖4中示出的模擬監(jiān)控器304還包括差分比較器408。差分比較器408包括第一和第二平衡差分對(duì)比較器元件410和412，用于接收作為輸入的第一和第二參考信號(hào)Vkefn和VKEFP。該第一差分對(duì)比較器兀件410產(chǎn)生第一比較器信號(hào)V1,其是第一差分傳感器信號(hào)Vp和第一參考信號(hào)Vkefn的相對(duì)值的函數(shù)。該第二差分對(duì)比較器元件412產(chǎn)生第二比較器信號(hào)V2，其是第二差分傳感器信號(hào)Vn和第二參考信號(hào)Vkefp的相對(duì)值的函數(shù)。圖4中示出的模擬監(jiān)控器304還包括用于鎖存該第一和第二比較器信號(hào)V1和V2并產(chǎn)生二進(jìn)制輸出信號(hào)Q的正反饋元件414。模擬監(jiān)控器304的該示例還包括隔離元件416，其用于抑制在平衡的差分對(duì)比較器元件410和412的輸出上的噪音。正反饋元件414鎖存該第一和第二比較器信號(hào)V1和V2,并響應(yīng)信號(hào)LATCH產(chǎn)生相應(yīng)的第一和第二鎖存信號(hào)Vui和V，且由信號(hào)RESET進(jìn)行復(fù)位。響應(yīng)于信號(hào)Q_EN,由輸出控制兀件418將該二進(jìn)制輸出信號(hào)Q傳輸?shù)皆摐y(cè)試設(shè)備。圖5至7更詳細(xì)示出圖4的模擬電路的實(shí)施的例子。圖5示出了傳感器500的實(shí)施示例，其包括具有作為接收電壓Vdd a和Vdd _的傳感器400的差分輸入級(jí)和作為用于產(chǎn)生第一和第二差分傳感器信號(hào)的互阻抗放大器402的差分第二級(jí)的差分共發(fā)-共基(cascode)放大器。該共發(fā)-共基放大器差分輸入級(jí)400包括以共柵結(jié)構(gòu)差分連接的一對(duì)P型MOSFET502和504。連接MOSFET 502的源極以接收電壓Vdd PAD，并且連接MOSFET 504的源極以接收電壓Vdd A。MOSFET 502和504的柵極連接在一起以接收偏置電壓PBIAS。MOSFET 502和504的漏極分別連接到節(jié)點(diǎn)506和508，其接收來(lái)自DC偏移元件404的差分DC偏移電壓AZP和AZN。共發(fā)-共基放大器的差分第二級(jí)402包括一對(duì)P型MOSFET 510和512，其以共柵結(jié)構(gòu)與表示為高阻負(fù)載的成對(duì)級(jí)聯(lián)的NM0SFET 518、520和522、524差分連接。MOSFET 510的源極連接至節(jié)點(diǎn)506，且MOSFET 512的源極連接至節(jié)點(diǎn)508。MOSFET 510和512的柵極連接在一起以接收偏置電壓PCASC。MOSFET 510和512的漏極分別連接至節(jié)點(diǎn)514和516，在這里傳感器信號(hào)作為電壓VP、VN。選擇偏置電壓Pbias和Pcasc以使M0SFET502、504、510和512處于飽和，并且差分DC偏移電壓AZP和AZN位于偏置電壓Pbias和P·之間。節(jié)點(diǎn)514和516分別通過(guò)η型MOSFET對(duì)518、520和522、524連接至負(fù)(地)電壓源Vss A。MOSFET 518和520的漏-源路徑串聯(lián)連接在節(jié)點(diǎn)514和負(fù)電壓源Vss Α之間。P型M0SFET526和η型M0SFET528串聯(lián)連接在正電壓源Vdd Α和負(fù)電壓源Vss Α之間。M0SFET526的柵極接收偏置電壓Pbias且MOSFET 526用作MOSFET 528的負(fù)載。M0SFET518、520和528以電壓增益增強(qiáng)的結(jié)構(gòu)連接，即MOSFET 528的柵極連接MOSFET 518的源極和M0SFET520的漏極，和MOSFET 518的柵極連接MOSFET 526和528的漏極。MOSFET 522和524的漏-源路徑串聯(lián)連接在節(jié)點(diǎn)516和負(fù)電壓源Vss a之間。P型M0SFET530和N型M0SFET532串聯(lián)連接在正電壓源Vdd a和負(fù)電壓源Vss a之間。MOSFET 530的柵極接收偏置電壓Pbias且MOSFET530用作MOSFET的負(fù)載。MOSFET 522,524和532以電壓增益增強(qiáng)的結(jié)構(gòu)連接，即MOSFET532的柵極連接至MOSFET 522的源極和MOSFET 524的漏極、且MOSFET 522的柵極連接至MOSFET 530和532的漏極。MOSFET 520和524的柵極連接在一起以接收來(lái)自共模負(fù)反饋元件406的電壓Vcmfb，其中共模負(fù)反饋元件406以對(duì)應(yīng)量調(diào)節(jié)節(jié)點(diǎn)514和516的電壓以向作為節(jié)點(diǎn)514和516的電壓組合值中的類似振隔和方向的變化量的函數(shù)的傳感器信號(hào)VP、Vn施加校正。電路500的兩邊是對(duì)稱的，以減少或消除失配效應(yīng)。圖6示出了作為共模負(fù)反饋元件406的實(shí)施例的電路600。電路600包括一對(duì)源極連接至正電源Vdd a的P型MOSFET 602和604。MOSFET 602和604的柵極連接在一起以接收偏置電壓PBIAS。MOSFET 602和604的漏極連接至一對(duì)P型MOSFET 606和608的源極， MOSFET 606和608的柵極分別接收傳感器信號(hào)VP、VN。MOSFET 606和608的漏極一起連接至MOSFET 610的漏極，MOSFET 610的漏極和它的柵極連在一起，并且其源極連接至負(fù)電壓源Vss A。MOSFET 602和604的漏極還連接至一對(duì)P型MOSFET 612和614的源極，MOSFET612和614的柵極接收參考電壓VeM。MOSFET 612和614的漏極一起連接至MOSFET 616的漏極，MOSFET 616的源極連接至負(fù)電壓源Vss A，且其漏極連接至它的柵極并提供電壓VCMFB。操作過(guò)程中，參考電壓Vcm被設(shè)置為與電壓Vp和Vn的額定平均值相等的值(Vp+VN) /2，其近似等于Vdd a/2。如果電壓Vp和Vn的實(shí)際平均值等于參考電壓VCM，則流過(guò)MOSFET 606、608 和 610 的電流 ^等于流過(guò) M0SFET612、614 和 616 的電流 ICM。MOSFET 616的漏和柵處的電壓Vqifb于是接近電壓Vp和Vn的額定平均值。如果電壓Vp和Vn的平均值不同于參考電壓Vcm,則流過(guò)MOSFET 606、608和610的電流Ipn不同于流過(guò)MOSFET 612,614和616的電流Iqiij MOSFET 616的漏和柵處的電壓V_反饋回至M0SFT520和524使電壓Vp和Vn的實(shí)際平均值趨于等于它們的額定平均值Vdd a/2。電路600的兩邊是對(duì)稱的，以減少失配效應(yīng)。DC偏移消除電路404可包括由信號(hào)AUT0-ZER0激活的輔助放大器。在本例中，在校準(zhǔn)階段該輔助放大器抽樣節(jié)點(diǎn)514和516之間的DC偏移電壓差，并且將電壓差存儲(chǔ)在電容器中。該DC偏移消除電路404施加電壓AZP和AZN至節(jié)點(diǎn)506和508以分別調(diào)節(jié)M0SFET502、510和504、512中的電流。在本例中，DC偏移消除電路404具有共質(zhì)心的器件布局以減少失配效應(yīng)。圖7示出了差分比較器408的實(shí)施例。第一和第二平衡差分對(duì)比較器元件410和412 分別包括 P 型 MOSFET 對(duì) 702、704 和 706、708。MOSFET 702、704 和 706、708 的源極連接至正電壓源Vdd A。MOSFET 702和708的柵極連接至節(jié)點(diǎn)514和516以分別接收第一差分傳感器信號(hào)Vp和第二差分傳感器信號(hào)VN。連接MOSFET 704和706的柵極以分別接收第一和第二參考信號(hào)Vkefn和Vkefp。MOSFET 702、704的漏極一起連接至節(jié)點(diǎn)710。MOSFET 706,708的漏極一起連接至節(jié)點(diǎn)712。第一和第二比較器信號(hào)Vl和V2分別出現(xiàn)在節(jié)點(diǎn)710和712處。參考發(fā)生器714產(chǎn)生第一和第二參考信號(hào)Vkefn和VKEFP。參考發(fā)生器714包括p型MOSFET 716和718以及η型MOSFET 720，其源漏路徑串聯(lián)連接在正電壓源Vdd Α和負(fù)電壓源Vss Α之間。MOSFET 716的源極連接至正電壓源Vdd Α，并且其漏極與其柵極連接并連接至MOSFET 718的源極。MOSFET 718的漏極和其柵極連接并連接至MOSFET 720的漏極和柵極。MOSFET 720的源極連接至負(fù)電壓源Vss Α。第一和第二參考信號(hào)Vkefn和Vkefp分別在MOSFET720的漏極和MOSFET 716的漏極處產(chǎn)生。第二參考信號(hào)Vkefp比第一參考信號(hào)Vkefn高大約IV。第一和第二差分傳感器信號(hào)Vp和Vn以及第一和第于參考信號(hào)Vkefn和Vkefp的電壓值使MOSFET 702、704和706、708能在線性范圍中工作，其中它們?cè)绰┞窂街g的電導(dǎo)與其柵源電壓部分地成比例。在本例中，隔離元件416包括一對(duì)P型MOSFET 722和724，其源極分別連接至節(jié)點(diǎn)710和712。MOSFET 722的漏極連接至P型MOSFET 726的源極，726的漏極連接至節(jié)點(diǎn)728。η型MOSFET 730和732的漏極連接至節(jié)點(diǎn)728，并且它們的源極連接至負(fù)電壓源VssA MOSFET 724的漏極連接至ρ型MOSFET 734的源極，734的漏極連接至節(jié)點(diǎn)736。η型·MOSFET 738和740的漏極連接至節(jié)點(diǎn)736，且它們的源極連接至負(fù)電壓源Vss Α。節(jié)點(diǎn)728正反饋連接至MOSFET 724和740的柵極，724和740的柵極連接在一起并連接至節(jié)點(diǎn)742，在節(jié)點(diǎn)742有第二鎖存信號(hào)V&。節(jié)點(diǎn)736正反饋連接至MOSFET 722和732的柵極，722和732的柵極連接在一起并連接至節(jié)點(diǎn)744，在節(jié)點(diǎn)744有第一鎖存信號(hào)Vm。MOSFET 726和730的柵極連接在一起以接收信號(hào)RESET。MOSFET 734和738的柵極連接在一起以接收信號(hào) RESET。操作過(guò)程中，在沒(méi)有激發(fā)測(cè)試電流Iexotatiqn時(shí)，由于沒(méi)有信號(hào)EXCITATION或由于例如缺陷連接，傳感器信號(hào)VP、Vn處于相同電壓且MOSFET 702和708的電導(dǎo)也相同。因?yàn)閰⒖茧妷篤kefp高于參考電壓Vkefn，則M0SFET706的電導(dǎo)小于M0SFET704的電導(dǎo)，第二比較器信號(hào)V2的電壓比第一比較器信號(hào)V1的電壓低，并且鎖存電壓Vui比鎖存電壓V低。當(dāng)有激發(fā)測(cè)試電流Iexotatiqn流過(guò)時(shí)，第一傳感器信號(hào)Vp的電壓高于第二傳感器信號(hào)VN。MOSFET702的電導(dǎo)比MOSFET 708的電導(dǎo)低足夠多，因之第一傳感器信號(hào)Vp位于比第二傳感器信號(hào)Vn更低的電壓，并且鎖存電壓Vui比鎖存電壓Va高。在鎖存電壓差(Vui-U反轉(zhuǎn)處的電壓差(Vp-Vn)的閾值與參考電壓之間的差(Vkefp-Vkefn)成比例。當(dāng)信號(hào)RESET被解除斷言時(shí)，在電壓Vss A，MOSFET 730和738截止，并且MOSFET726和734導(dǎo)通，且在沒(méi)有激發(fā)測(cè)試電流Iexotatiqn時(shí)，鎖存器414設(shè)為零狀態(tài)，在此狀態(tài)中鎖存電壓Vui低于鎖存電壓Vii^圖8示出了在使用測(cè)試模塊500、600和700的測(cè)試程序示例中，來(lái)自數(shù)字控制器302和在模擬監(jiān)控器304內(nèi)的信號(hào)的例子。測(cè)試程序包括三部分初始化、焊墊測(cè)試和測(cè)試終止。在初始化階段，數(shù)字控制器302的所有輸出信號(hào)(包括信號(hào)RESET和TEST_M0DE)被解除斷言。當(dāng)信號(hào)RESET和TEST_M0DE被斷言時(shí)，焊墊測(cè)試開(kāi)始。激活數(shù)字控制器302的輸出并且時(shí)鐘信號(hào)CLK同步于模擬監(jiān)控器304的操作。由信號(hào)SENS0R_SEL_0和SENS0R_SEL_1選擇受測(cè)焊墊。對(duì)單個(gè)焊墊的測(cè)試從斷言TEST_EN信號(hào)開(kāi)始持續(xù)16個(gè)時(shí)鐘信號(hào)CLK周期。在時(shí)鐘周期I中，電路自由運(yùn)行并建立模擬監(jiān)控器304的DC操作點(diǎn)。在時(shí)鐘周期2期間，信號(hào)AUTO-ZERO被斷言且DC偏移元件404設(shè)置并存儲(chǔ)電壓AZP和AZN以施加DC偏移校正。在時(shí)鐘周期3期間檢查DC校正。在時(shí)鐘周期4期間，信號(hào)Q_EN被斷言，并且使得測(cè)試設(shè)備能夠寄存模擬監(jiān)控器304的將會(huì)被斷言的相應(yīng)輸出Q。如果在時(shí)鐘周期4期間輸出Q被斷言，由于DC偏移校正不足，測(cè)試順序?qū)o(wú)放。在時(shí)鐘周期5、6和7期間信號(hào)EXCITATION被斷言以將電壓Vdd PAD和Vdd A施加至受測(cè)焊墊。在時(shí)鐘周期7，當(dāng)傳感器、放大器和鎖存模塊408已有時(shí)間安排時(shí)，信號(hào)Q_EN被斷言并且使得測(cè)試設(shè)備能寄存模擬監(jiān)控器304的相應(yīng)的輸出Q，如果激發(fā)測(cè)試電流IExaTATraN在受測(cè)焊墊連接中正確地流動(dòng)，其被斷言，否則如果受測(cè)焊墊連接是有缺陷的則其被解除斷言。在無(wú)效時(shí)鐘周期8之后，為使電路穩(wěn)定，在時(shí)鐘周期9至16期間信號(hào)SELF_TEST被斷言以觸發(fā)模擬監(jiān)控器304的自測(cè)。除了差分傳感器信號(hào)VP、VN反轉(zhuǎn)之外，自測(cè)例程類似于 時(shí)鐘周期I至8。如果在時(shí)鐘周期15中模擬監(jiān)控器304的相應(yīng)的輸出Q與時(shí)鐘周期7中的值相反，則模擬監(jiān)控器304不是有缺陷的。如果在時(shí)鐘周期15中模擬監(jiān)控器304的相應(yīng)的輸出Q與時(shí)鐘周期7中的值相同，則模擬監(jiān)控器304是有缺陷的。模擬監(jiān)控器304的輸出Q值‘0100’的順序表明受測(cè)焊墊連接不是缺陷的，并且模擬監(jiān)控器304不是有缺陷的。模擬監(jiān)控器304的輸出Q值‘0000’的順序表明受測(cè)焊墊連接是缺陷的，并且模擬監(jiān)控器304不是有缺陷的。信號(hào)RESET總是對(duì)模擬監(jiān)控器的輸出Q給出值‘0’。在信號(hào)SENS0R_SEL_0和SENS0R_SEL_1的控制下，對(duì)所有的受測(cè)焊墊重復(fù)時(shí)鐘周期I至16。所有的焊墊連接都測(cè)試完之后信號(hào)TEST_END被斷言以通知測(cè)試設(shè)備測(cè)試程序已結(jié)束。本發(fā)明可部分地在計(jì)算機(jī)系統(tǒng)上運(yùn)行的計(jì)算機(jī)程序中實(shí)現(xiàn)，至少包括當(dāng)在例如計(jì)算機(jī)系統(tǒng)的可編程裝置上運(yùn)行時(shí)，用于執(zhí)行根據(jù)本發(fā)明的方法的步驟的，或者使可編程裝置執(zhí)行根據(jù)本發(fā)明的裝置或系統(tǒng)的功能的編碼部分。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，邏輯塊之間的界限僅僅是說(shuō)明性的，并且可替換的實(shí)施例可能合并邏輯塊或電路元件或利用各種邏輯塊或電路元件的可替換的功能性分解。因此，需要理解本文所述的構(gòu)架僅僅是示例性的，并且事實(shí)上很多能夠獲得相同功能的其它構(gòu)架也是可以實(shí)施的。
權(quán)利要求
1.一種半導(dǎo)體器件的并聯(lián)電源連接的測(cè)試方法，其中所述并聯(lián)電源連接用于連接內(nèi)部電源總線與外部電源，所述方法包括 使電流流過(guò)所述并聯(lián)連接； 產(chǎn)生第一和第二差分傳感器信號(hào)，所述第一和第二差分傳感器信號(hào)是在所述并聯(lián)連接中的所選擇的一個(gè)中由流過(guò)其中的所述電流在間隔開(kāi)的位置處所產(chǎn)生的電壓的函數(shù)； 施加第一和第二參考信號(hào)作為第一和第二平衡差分對(duì)比較器元件的輸入，并分別產(chǎn)生第一比較器信號(hào)和第二比較器信號(hào)，所述第一比較器信號(hào)是所述第一差分傳感器信號(hào)和所述第一參考信號(hào)的相對(duì)值的函數(shù)，所述第二比較器信號(hào)是所述第二差分傳感器信號(hào)和所述第二參考信號(hào)的相對(duì)值的函數(shù)；以及 產(chǎn)生輸出信號(hào)，所述輸出信號(hào)是所述第一和第二比較器信號(hào)的函數(shù)。
2.根據(jù)權(quán)利要求I所述的方法，其中鎖存所述第一和第二比較器信號(hào)，并且所述輸出信號(hào)為二進(jìn)制值。
3.根據(jù)權(quán)利要求I所述的方法，還包括在校準(zhǔn)階段期間將感測(cè)的偏移反饋校正施加于所述第一和第二差分傳感器信號(hào)，以校正產(chǎn)生所述第一和第二差分傳感器信號(hào)的電路元件之間的不平衡。
4.根據(jù)權(quán)利要求I所述的方法，還包括將共模反饋校正施加于所述第一和第二差分傳感器信號(hào)，所述共模反饋校正是所述第一和第二差分傳感器信號(hào)的細(xì)合值的變化量的函數(shù)。
5.一種半導(dǎo)體器件，具有內(nèi)部電源總線、連接所述內(nèi)部電源總線與外部電源的并聯(lián)電源連接、以及測(cè)試模塊，其中所述測(cè)試模塊包括 傳感器，用于產(chǎn)生第一和第二差分傳感器信號(hào)，所述第一和第二差分傳感器信號(hào)是在所述并聯(lián)連接中的所選擇的一個(gè)中由流過(guò)其中的電流在間隔開(kāi)的位置處所產(chǎn)生的電壓的函數(shù)； 第一和第二平衡差分對(duì)比較器元件，用于接收第一和第二參考信號(hào)并分別產(chǎn)生第一比較器信號(hào)和第二比較器信號(hào)，所述第一比較器信號(hào)是所述第一差分傳感器信號(hào)和所述第一參考信號(hào)的相對(duì)值的函數(shù)，所述第二比較器信號(hào)是所述第二差分傳感器信號(hào)和所述第二參考信號(hào)的相對(duì)值的函數(shù)；以及 輸出元件，用于產(chǎn)生輸出信號(hào)，所述輸出信號(hào)是所述第一和第二比較器信號(hào)的函數(shù)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述輸出元件包括用于鎖存所述第一和第二比較器信號(hào)并為所述輸出信號(hào)產(chǎn)生二進(jìn)制值的正反饋元件。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述測(cè)試模塊包括偏移校正元件，用于在校準(zhǔn)階段期間將感測(cè)的偏移校正施加于所述傳感器，以校正產(chǎn)生所述第一和第二差分傳感器信號(hào)的電路元件之間的不平衡。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述測(cè)試模塊包括共模校正元件，用于將共模反饋校正施加于所述傳感器，所述共模反饋校正是所述第一和第二差分傳感器信號(hào)的組合值的變化量的函數(shù)。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述傳感器包括共發(fā)-共基放大器，所述共發(fā)-共基放大器具有在間隔開(kāi)的位置處接收所述電壓的輸入級(jí)和用于產(chǎn)生所述第一和第二差分傳感器信號(hào)的第二級(jí)。
全文摘要
本發(fā)明涉及半導(dǎo)體器件的并聯(lián)電源連接的測(cè)試方法，一種具有內(nèi)部電源總線、用于連接內(nèi)部電源總線與外部電源的并聯(lián)電源連接以及測(cè)試模塊的半導(dǎo)體器件。測(cè)試模塊包括用于產(chǎn)生第一和第二差分傳感器信號(hào)的傳感器，所述信號(hào)是在所選擇的一個(gè)并聯(lián)連接中間隔開(kāi)的位置處，由流動(dòng)在并聯(lián)連接中的電流產(chǎn)生的電壓的函數(shù)。測(cè)試模塊還包括第一和第二平衡差分對(duì)比較器，其接收第一和第二參考信號(hào)并分別產(chǎn)生第一比較器信號(hào)和第二比較器信號(hào)，其中第一比較器信號(hào)是第一差分傳感器信號(hào)和第一參考信號(hào)的相對(duì)值的函數(shù)，第二比較器信號(hào)是第二差分傳感器信號(hào)和第二參考信號(hào)的相對(duì)值的函數(shù)。測(cè)試模塊還包括一輸出元件，其產(chǎn)生是第一和第二比較器信號(hào)的函數(shù)的輸出信號(hào)。
文檔編號(hào)G01R31/02GK102901902SQ201110361920
公開(kāi)日2013年1月30日 申請(qǐng)日期2011年7月28日 優(yōu)先權(quán)日2011年7月28日
發(fā)明者李莉妮, 劉豐, 彭瑞杰 申請(qǐng)人:飛思卡爾半導(dǎo)體公司