專利名稱：選擇時(shí)鐘的方法和電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別涉及一種選擇時(shí)鐘的方法和電路板。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)的發(fā)展,對(duì)計(jì)算機(jī)的計(jì)算能力的要求也越來越高,通過多個(gè)CPU(Central Processing Unit,中央處理器)系統(tǒng)的級(jí)聯(lián)實(shí)現(xiàn)計(jì)算機(jī)計(jì)算能力的提高，已經(jīng)成為提高計(jì)算機(jī)計(jì)算能力的主流方法。目前，主要是將2個(gè)CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)，在將2個(gè)CPU系統(tǒng)級(jí)聯(lián)時(shí)，可以是將I個(gè)單CPU系統(tǒng)(該系統(tǒng)中只包括I個(gè)CPU)與I個(gè)單CPU系統(tǒng)級(jí)聯(lián)、將I個(gè)單CPU系統(tǒng)與I個(gè)多CPU系統(tǒng)(該系統(tǒng)中包括多個(gè)CPU)級(jí)聯(lián)、將I個(gè)多CPU系統(tǒng)與I個(gè)多CPU系統(tǒng)級(jí)聯(lián)。不管是單CPU系統(tǒng)還是多CPU系統(tǒng)，每個(gè)CPU系統(tǒng)中都有I個(gè)時(shí)鐘，在將2個(gè)CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，為了保證新CPU系統(tǒng)的同步，需要在2個(gè)時(shí)鐘中選擇I個(gè)時(shí)鐘作為新CPU系統(tǒng)的時(shí)鐘，為新CPU系統(tǒng)提供時(shí)鐘信號(hào)。 目前，在為2個(gè)CPU系統(tǒng)級(jí)聯(lián)的新CPU系統(tǒng)選擇時(shí)鐘時(shí)，采用下面的方法在每個(gè)CPU系統(tǒng)中設(shè)置I個(gè)MUX (Mu 11 ip I exer，多路選擇器)功能緩沖器(BUFFER )和CPLD( Comp I exProgrammable Logic Device,復(fù)雜可編程邏輯器件)控制器,將MUX功能緩沖器的一個(gè)輸入連接到其所在的CPU系統(tǒng)中的時(shí)鐘上，將MUX功能緩沖器的另一個(gè)輸入連接到另一個(gè)CPU系統(tǒng)中的時(shí)鐘上，在新CPU系統(tǒng)啟動(dòng)時(shí)，通過CPLD控制器判斷組成新CPU系統(tǒng)的2個(gè)CPU系統(tǒng)中哪個(gè)CPU系統(tǒng)先啟動(dòng)，哪個(gè)CPU系統(tǒng)先啟動(dòng)，則CPLD控制器控制MUX功能緩沖器選擇使用哪個(gè)系統(tǒng)的時(shí)鐘作為新CPU系統(tǒng)的時(shí)鐘，為新CPU系統(tǒng)提供時(shí)鐘信號(hào)。然而，在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題兩個(gè)MUX功能緩沖器之間會(huì)存在差異性，會(huì)弓丨入不同的附加抖動(dòng)和干擾，而CPU對(duì)于時(shí)鐘質(zhì)量要求非常高，附加抖動(dòng)可能會(huì)導(dǎo)致CPU工作不穩(wěn)定。需要使用MUX功能緩沖器和CPLD控制器，增加了系統(tǒng)成本。MUX功能緩沖器只能實(shí)現(xiàn)二選一，不能實(shí)現(xiàn)多個(gè)CPU系統(tǒng)級(jí)聯(lián)為一個(gè)新CPU系統(tǒng)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實(shí)施例提供了一種選擇時(shí)鐘的方法和電路板。所述技術(shù)方案如下一種選擇時(shí)鐘的方法，將N個(gè)CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，其中，N為大于等于2的自然數(shù)，所述方法包括從所述N個(gè)CPU系統(tǒng)中選出I個(gè)CPU系統(tǒng)，選出的CPU系統(tǒng)用于為所述新CPU系統(tǒng)提供時(shí)鐘；將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。一種選擇時(shí)鐘的電路板，所述電路板包括第一槽位和N個(gè)第二槽位，其中，N為大于等于2的自然數(shù)；
所述第一槽位，用于接入從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，并將接入的時(shí)鐘，分別連接到與所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)分別對(duì)應(yīng)的第二槽位中，其中，選出的CPU系統(tǒng)用于為由所述N個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘；所述N個(gè)第二槽位，用于分別連接到與所述N個(gè)第二槽位中每個(gè)第二槽位分別對(duì)應(yīng)的每個(gè)CPU系統(tǒng)的CPU上。本發(fā)明實(shí)施例提供的技術(shù)方案的有益效果是通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，不需要設(shè)置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動(dòng)和干擾，優(yōu)化了時(shí)鐘質(zhì)量，使得CPU工作穩(wěn)定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；
可以為多個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統(tǒng)擴(kuò)展性能。


圖I是本發(fā)明實(shí)施例I提供的一種選擇時(shí)鐘的方法流程圖；圖2是本發(fā)明實(shí)施例2提供的一種選擇時(shí)鐘的示例圖；圖3是本發(fā)明實(shí)施例2提供的一種選擇時(shí)鐘的方法流程圖；圖4是本發(fā)明實(shí)施例3提供的一種選擇時(shí)鐘的示例圖；圖5是本發(fā)明實(shí)施例3提供的一種選擇時(shí)鐘的方法流程圖；圖6是本發(fā)明實(shí)施例4提供的一種選擇時(shí)鐘的電路板結(jié)構(gòu)示意圖；圖7是本發(fā)明實(shí)施例4提供的另一種選擇時(shí)鐘的電路板結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。實(shí)施例I參見圖1，本發(fā)明實(shí)施例提供了一種選擇時(shí)鐘的方法，將N個(gè)CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，其中，N為大于等于2的自然數(shù)，該方法包括101 :從N個(gè)CPU系統(tǒng)中選出I個(gè)CPU系統(tǒng)，選出的CPU系統(tǒng)用于為新CPU系統(tǒng)提供時(shí)鐘。102 :將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。進(jìn)一步地，將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上為將選出的CPU系統(tǒng)的時(shí)鐘，通過電路板分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。進(jìn)一步地，將選出的CPU系統(tǒng)的時(shí)鐘，通過電路板分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，包括將N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的時(shí)鐘，分別接入電路板上與每個(gè)CPU系統(tǒng)對(duì)應(yīng)的接入槽位中；將選出的CPU系統(tǒng)的時(shí)鐘對(duì)應(yīng)的接入槽位，分別連接到電路板上與每個(gè)CPU系統(tǒng)對(duì)應(yīng)的輸出槽位中；將與每個(gè)CPU系統(tǒng)對(duì)應(yīng)的輸出槽位，分別連接到每個(gè)CPU系統(tǒng)的CPU上。進(jìn)一步地，電路板為背板或扣板。進(jìn)一步地，從N個(gè)CPU系統(tǒng)中選出I個(gè)CPU系統(tǒng)，包括從N個(gè)CPU系統(tǒng)中隨機(jī)選出I個(gè)CPU系統(tǒng)；或根據(jù)CPU系統(tǒng)的CPU性能指標(biāo)，從N個(gè)CPU系統(tǒng)中選出I個(gè)CPU性能指標(biāo)滿足預(yù)設(shè)的性能指標(biāo)條件的CPU系統(tǒng)。
本發(fā)明實(shí)施例所述的選擇時(shí)鐘的方法，通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，不需要設(shè)置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動(dòng)和干擾，優(yōu)化了時(shí)鐘質(zhì)量，使得CPU工作穩(wěn)定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統(tǒng)擴(kuò)展性能。本發(fā)明實(shí)施例所述的選擇時(shí)鐘的方法，可以應(yīng)用于將N個(gè)CPU系統(tǒng)組成I個(gè)新CPU系統(tǒng)時(shí)，其中N為大于等于2的自然數(shù)，為了便于說明，下面以將該方法應(yīng)用于為2個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘時(shí)為例進(jìn)行說明。實(shí)施例2本發(fā)明實(shí)施例提供了一種選擇時(shí)鐘的方法，設(shè)置在單板(Board)A上的第一 CPU系統(tǒng)和設(shè)置在單板B上的第二 CPU系統(tǒng)是2個(gè)獨(dú)立的CPU系統(tǒng)，分別有各自的時(shí)鐘。當(dāng)?shù)谝籆PU系統(tǒng)和第二 CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，參見圖2和圖3，該方法包括201 :從第一 CPU系統(tǒng)和第二 CPU系統(tǒng)中隨機(jī)選出第一 CPU系統(tǒng)，第一 CPU系統(tǒng)用于為第一 CPU系統(tǒng)和第二 CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘。具體地，實(shí)際應(yīng)用中如果第一 CPU系統(tǒng)和第二 CPU系統(tǒng)是相同的系統(tǒng)，則可以從2個(gè)系統(tǒng)中隨機(jī)選擇I個(gè)系統(tǒng)。如果第一 CPU系統(tǒng)和第二 CPU系統(tǒng)是不相同的系統(tǒng)，則可以根據(jù)CPU系統(tǒng)的CPU性能指標(biāo)進(jìn)行選擇。202 :將設(shè)置在單板A上的第一 CPU系統(tǒng)的時(shí)鐘連接到背板X的Al槽位上，將設(shè)置在單板B上的第二 CPU系統(tǒng)的時(shí)鐘連接到背板X的BI槽位上。具體地，在將設(shè)置在單板A上的第一 CPU系統(tǒng)的時(shí)鐘連接到背板X的Al槽位上時(shí)，是通過連接單板A和背板X的連接器實(shí)現(xiàn)的，從連接器的PIN (引腳)中選擇幾個(gè)PIN用于傳輸時(shí)鐘信號(hào)即實(shí)現(xiàn)了將第一 CPU系統(tǒng)的時(shí)鐘連接到背板X的Al槽位上。將設(shè)置在單板B上的第二 CPU系統(tǒng)的時(shí)鐘連接到背板X的BI槽位上與上述方法類似，不再一一贅述。需要說明的是，背板X上設(shè)置有多個(gè)槽位，并且各個(gè)槽位的功能一樣，并沒有區(qū)分為Al槽位、BI槽位等，為了便于說明，本發(fā)明實(shí)施例中將第一 CPU系統(tǒng)的時(shí)鐘連接到背板X時(shí)對(duì)應(yīng)的槽位稱為Al槽位，將第二 CPU系統(tǒng)的時(shí)鐘連接到背板X時(shí)對(duì)應(yīng)的槽位稱為BI槽位。文中其他涉及槽位的地方與此處類似，不再一一贅述。203 :將背板X的Al槽位分別連接到背板X的A2槽位和B2槽位；將A2槽位連接到第一 CPU系統(tǒng)的CPU，從而向第一 CPU系統(tǒng)的CPU提供時(shí)鐘；將B2槽位連接到第二 CPU系統(tǒng)的CPU，從而向第二 CPU系統(tǒng)的CPU提供時(shí)鐘。由于本發(fā)明實(shí)施例中選擇第一 CPU系統(tǒng)為第一 CPU系統(tǒng)和第二 CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘，不需要使用第二 CPU系統(tǒng)的時(shí)鐘，所以對(duì)連接到BI槽位的時(shí)鐘不作處理。并且，也可以選擇第二 CPU系統(tǒng)為第一 CPU系統(tǒng)和第二 CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘，當(dāng)選擇第二 CPU系統(tǒng)為第一 CPU系統(tǒng)和第二 CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘，對(duì)連接到BI槽位的時(shí)鐘按照上述對(duì)Al槽位的時(shí)鐘的處理方法進(jìn)行類似的處理，對(duì)連接到Al槽位的時(shí)鐘不作處理，具體實(shí)現(xiàn)過程與上述類似，不再贅述。需要說明的是，當(dāng)單板A獨(dú)立工作時(shí)，只需要斷開背板X與單板B的連接(即將背板X的BI槽位和B2槽位，與單板B之間的連接斷開)即可。需要說明的是，其中，第一 CPU系統(tǒng)可以是單CPU系統(tǒng)或多CPU系統(tǒng)；第二 CPU系統(tǒng)可以是單CPU系統(tǒng)或多CPU系統(tǒng)。 并且，需要說明的是，實(shí)際應(yīng)用中需要根據(jù)具體級(jí)聯(lián)的CPU系統(tǒng)的個(gè)數(shù)來選擇可以提供足夠槽位的背板X。而且，背板X也可以通過扣板實(shí)現(xiàn)?？郯灞缺嘲迳系钠骷伲瑢?shí)現(xiàn)起來更加靈活。本發(fā)明實(shí)施例所述的選擇時(shí)鐘的方法，通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，不需要設(shè)置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動(dòng)和干擾，優(yōu)化了時(shí)鐘質(zhì)量，使得CPU工作穩(wěn)定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統(tǒng)擴(kuò)展性能。本發(fā)明實(shí)施例所述的選擇時(shí)鐘的方法，可以應(yīng)用于將N個(gè)CPU系統(tǒng)組成I個(gè)新CPU系統(tǒng)時(shí)，其中N為大于等于2的自然數(shù)，為了便于說明，下面以將該方法應(yīng)用于為3個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘時(shí)為例進(jìn)行說明。實(shí)施例3本發(fā)明實(shí)施例提供了一種選擇時(shí)鐘的方法，設(shè)置在單板A上的第一 CPU系統(tǒng)、設(shè)置在單板B上的第二 CPU系統(tǒng)和設(shè)置在單板C上的第三CPU系統(tǒng)是3個(gè)獨(dú)立的CPU系統(tǒng)，分別有各自的時(shí)鐘，當(dāng)?shù)谝?CPU系統(tǒng)、第二 CPU系統(tǒng)和第三CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，參見圖4和圖5，該方法包括301 :根據(jù)CPU系統(tǒng)的CPU性能指標(biāo)，從N個(gè)CPU系統(tǒng)中選出CPU性能指標(biāo)滿足預(yù)設(shè)的性能指標(biāo)條件的第一 CPU系統(tǒng)，選出的第一 CPU系統(tǒng)用于為新CPU系統(tǒng)提供時(shí)鐘。其中，預(yù)設(shè)的性能指標(biāo)條件包括時(shí)鐘頻率、內(nèi)存總線速度和/或擴(kuò)展總線速度等，可以根據(jù)實(shí)際應(yīng)用狀況進(jìn)行靈活設(shè)置，對(duì)此不做限定。302 :將設(shè)置在單板A上的第一 CPU系統(tǒng)的時(shí)鐘連接到背板X的Al槽位上，將設(shè)置在單板B上的第二 CPU系統(tǒng)的時(shí)鐘連接到背板X的BI槽位上，將設(shè)置在單板C上的第三CPU系統(tǒng)的時(shí)鐘連接到背板X的Cl槽位上。與步驟202類似，此處不再贅述。303 :將背板X的Al槽位分別連接到背板X的A2槽位、B2槽位和C2槽位；將A2槽位連接到第一 CPU系統(tǒng)的CPU，從而向第一 CPU系統(tǒng)的CPU提供時(shí)鐘；將B2槽位連接到第二 CPU系統(tǒng)的CPU，從而向第二 CPU系統(tǒng)的CPU提供時(shí)鐘；將C2槽位連接到第三CPU系統(tǒng)的CPU，從而向第三CPU系統(tǒng)的CPU提供時(shí)鐘。與步驟303類似，此處不再贅述。其中，第一 CPU系統(tǒng)可以是單CPU系統(tǒng)或多CPU系統(tǒng)；第二 CPU系統(tǒng)可以是單CPU系統(tǒng)或多CPU系統(tǒng)；第三CPU系統(tǒng)可以是單CPU系統(tǒng)或多CPU系統(tǒng)。并且，需要說明的是，實(shí)際應(yīng)用中需要根據(jù)具體級(jí)聯(lián)的CPU系統(tǒng)的個(gè)數(shù)來選擇可以提供足夠槽位的背板X。而且，背板X也可以通過扣板實(shí)現(xiàn)?？郯灞缺嘲迳系钠骷伲瑢?shí)現(xiàn)起來更加靈活。本發(fā)明實(shí)施例所述的選擇時(shí)鐘的方法，通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，不需要設(shè)置MUX功能緩沖器，消除了 MUX功能緩沖器帶 來的附加抖動(dòng)和干擾，優(yōu)化了時(shí)鐘質(zhì)量，使得CPU工作穩(wěn)定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統(tǒng)擴(kuò)展性能。實(shí)施例4本發(fā)明實(shí)施例提供了一種選擇時(shí)鐘的電路板，參見圖6，該電路板40包括第一槽位401和N個(gè)第二槽位402，其中，N為大于等于2的自然數(shù)；第一槽位401，用于接入從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，并將接入的時(shí)鐘，分別連接到與N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)分別對(duì)應(yīng)的第二槽位402中，其中，選出的CPU系統(tǒng)用于為由N個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘；N個(gè)第二槽位402，用于分別連接到與N個(gè)第二槽位402中每個(gè)第二槽位402分別對(duì)應(yīng)的每個(gè)CPU系統(tǒng)的CPU上。進(jìn)一步地，參見圖7，該電路板40還包括N-I個(gè)第三槽位403，用于分別接入N個(gè)CPU系統(tǒng)中除選出的CPU系統(tǒng)之外的N_1個(gè)CPU系統(tǒng)的時(shí)鐘。進(jìn)一步地，電路板為背板或扣板。本發(fā)明實(shí)施例所述的選擇時(shí)鐘的電路板，通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，不需要設(shè)置MUX功能緩沖器，消除了 MUX功能緩沖器帶來的附加抖動(dòng)和干擾，優(yōu)化了時(shí)鐘質(zhì)量，使得CPU工作穩(wěn)定；去除了使用MUX功能緩沖器和CPLD控制器帶來的成本，可以降低成本；可以為多個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)選擇時(shí)鐘，解決了 MUX功能緩沖器只能二選一的限制，提高了系統(tǒng)擴(kuò)展性能。以上實(shí)施例提供的技術(shù)方案中的全部或部分內(nèi)容可以通過軟件編程實(shí)現(xiàn)，其軟件程序存儲(chǔ)在可讀取的存儲(chǔ)介質(zhì)中，存儲(chǔ)介質(zhì)例如計(jì)算機(jī)中的硬盤、光盤或軟盤。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種選擇時(shí)鐘的方法，其特征在于，將N個(gè)CPU系統(tǒng)級(jí)聯(lián)為I個(gè)新CPU系統(tǒng)時(shí)，其中，N為大于等于2的自然數(shù)，所述方法包括 從所述N個(gè)CPU系統(tǒng)中選出I個(gè)CPU系統(tǒng)，選出的CPU系統(tǒng)用于為所述新CPU系統(tǒng)提供時(shí)鐘； 將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上為 將選出的CPU系統(tǒng)的時(shí)鐘，通過電路板分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，將選出的CPU系統(tǒng)的時(shí)鐘，通過電路板分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，包括 將所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的時(shí)鐘，分別接入所述電路板上與所述每個(gè)CPU系統(tǒng)對(duì)應(yīng)的接入槽位中； 將選出的CPU系統(tǒng)的時(shí)鐘對(duì)應(yīng)的接入槽位，分別連接到所述電路板上與所述每個(gè)CPU系統(tǒng)對(duì)應(yīng)的輸出槽位中； 將與所述每個(gè)CPU系統(tǒng)對(duì)應(yīng)的輸出槽位，分別連接到所述每個(gè)CPU系統(tǒng)的CPU上。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述電路板為背板或扣板。
5.根據(jù)權(quán)利要求1-4任意一項(xiàng)權(quán)利要求所述的方法，其特征在于，從所述N個(gè)CPU系統(tǒng)中選出I個(gè)CPU系統(tǒng)，包括 從所述N個(gè)CPU系統(tǒng)中隨機(jī)選出I個(gè)CPU系統(tǒng)；或 根據(jù)CPU系統(tǒng)的CPU性能指標(biāo)，從所述N個(gè)CPU系統(tǒng)中選出I個(gè)CPU性能指標(biāo)滿足預(yù)設(shè)的性能指標(biāo)條件的CPU系統(tǒng)。
6.一種選擇時(shí)鐘的電路板，其特征在于，所述電路板包括第一槽位和N個(gè)第二槽位，其中，N為大于等于2的自然數(shù)； 所述第一槽位，用于接入從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，并將接入的時(shí)鐘，分別連接到與所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)分別對(duì)應(yīng)的第二槽位中，其中，選出的CPU系統(tǒng)用于為由所述N個(gè)CPU系統(tǒng)級(jí)聯(lián)為的新CPU系統(tǒng)提供時(shí)鐘； 所述N個(gè)第二槽位，用于分別連接到與所述N個(gè)第二槽位中每個(gè)第二槽位分別對(duì)應(yīng)的每個(gè)CPU系統(tǒng)的CPU上。
7.根據(jù)權(quán)利要求6所述的電路板，其特征在于，所述電路板還包括 N-I個(gè)第三槽位，用于分別接入所述N個(gè)CPU系統(tǒng)中除選出的CPU系統(tǒng)之外的N-I個(gè)CPU系統(tǒng)的時(shí)鐘。
8.根據(jù)權(quán)利要求6或7所述的電路板，其特征在于，所述電路板為背板或扣板。
全文摘要
本發(fā)明公開了一種選擇時(shí)鐘的方法和電路板，屬于計(jì)算機(jī)技術(shù)領(lǐng)域。所述方法包括從所述N個(gè)CPU系統(tǒng)中選出1個(gè)CPU系統(tǒng)，選出的CPU系統(tǒng)用于為所述新CPU系統(tǒng)提供時(shí)鐘；將選出的CPU系統(tǒng)的時(shí)鐘，分別連接到所述N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上。所述電路板包括第一槽位和N個(gè)第二槽位。本發(fā)明通過將從N個(gè)CPU系統(tǒng)中選出的CPU系統(tǒng)的時(shí)鐘，分別連接到N個(gè)CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU上，即可實(shí)現(xiàn)為新CPU系統(tǒng)中每個(gè)CPU系統(tǒng)的CPU提供統(tǒng)一的時(shí)鐘，優(yōu)化了時(shí)鐘質(zhì)量、使得CPU工作穩(wěn)定；可以降低成本；提高了系統(tǒng)擴(kuò)展性能。
文檔編號(hào)G06F1/04GK102902299SQ20121036138
公開日2013年1月30日 申請(qǐng)日期2012年9月25日 優(yōu)先權(quán)日2012年9月25日
發(fā)明者戎易弓 申請(qǐng)人:華為技術(shù)有限公司