專利名稱：一種危機應急處理多核心微控制器仲裁架構及其工作模式的制作方法
技術領域：
本發(fā)明涉及一種集成電路，尤其是涉及一種危機應急處理多核心微控制器仲裁架構及其工作模式。
背景技術：
多核處理器是將多個相同功能的核心集成在同一個芯片內(nèi)，整個芯片作為一個統(tǒng)一的結構對外提供服務，輸出性能。多核處理器首先通過集成多個單線程處理核心或者集成多個同時多線程處理核心，使得整個處理器可同時執(zhí)行的線程數(shù)或任務數(shù)是單處理器的數(shù)倍，這極大地提升了處理器的并行性能。其次，多個核集成在片內(nèi)，極大地縮短了核間的互連線，核間通信延遲變低，提高了通信效率，數(shù)據(jù)傳輸帶寬也得到提高。再者，多核結構有效共享資源，片上資源的利用率得到了提高，功耗也隨著器件的減少得到了降低。最后，多核結構簡單，易于優(yōu)化設計，擴展性強。這些優(yōu)勢最終推動了多核的發(fā)展并逐漸取代單處理器成為主流。在個人電腦、服務器、智能手機等領域，通用多核處理器的應用已經(jīng)十分普遍了。但是在微控制器領域，多核心處理器的應用才剛剛開始。在一些可靠性要求非常高的應用環(huán)境中，往往采用性能比較低但非?？煽康膯魏诵奈⒖刂破?。為了提高運算的可靠性，往往把同一個任務運算奇數(shù)次(如三次)，然后再進行仲裁。這樣雖然可以提高微控制器的可靠性，系統(tǒng)的成本也低廉，但卻大大降低了系統(tǒng)的性能，而且如果這顆微控制器本身出現(xiàn)了問題，將會造成系統(tǒng)的癱瘓。為了加快系統(tǒng)的運算速度，也可以在系統(tǒng)中使用奇數(shù)顆(如三顆)單核心微控制器，如圖1所示。每個核心都有獨立的存儲器，包括程序存儲器和數(shù)據(jù)儲存器，以及寄存器文件。四個核心還有共享的存儲空間更大的共享存儲器，以及與外部其他外設通訊的輸入/輸出接口控制。現(xiàn)有技術中的三顆單核心微控制器同時處理同樣的任務然后再進行仲裁，這樣系統(tǒng)的性能成倍的提高，同時系統(tǒng)的成本也會大幅度提高。但是這種系統(tǒng)一旦有一顆出現(xiàn)問題，將無法實現(xiàn)仲裁。所述的前兩種系統(tǒng)都是為了微控制器的高可靠性而設計的，但是往往真正需要高可靠性的時刻，即危機時刻，發(fā)生的概率非常低(例如遠< 1%)。為了發(fā)生概率非常低的危機時刻的可靠性，使整個系統(tǒng)始終處在應對危機狀態(tài)。這種按最差情況設計系統(tǒng)的方法，極大限制了系統(tǒng)性能的提升。

發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術高可靠性多核心系統(tǒng)對于性能提升的限制的缺陷，提出了一種危機應急處理多核心微控制器仲裁架構及其處理方法。本發(fā)明選用偶數(shù)個核心的多核心處理單元，在正常工作模式下各核心各自工作，不限制系統(tǒng)系能的提升。當發(fā)生危機時，多個核心中保持奇數(shù)個核心，通過沖裁邏輯單元的協(xié)調(diào)共同處理危機。本發(fā)明的偶數(shù)個核心中，即使一個核心出錯仍能通過仲裁邏輯單元協(xié)調(diào)各核心之間的工作，使整個系統(tǒng)保持高可靠性運行。本發(fā)明提出了一種危機應急處理多核心微控制器仲裁架構，包括
多核心微控制器，其為數(shù)量為偶數(shù)的基于精簡指令集或復雜指令集的核心組成的處理單元，實現(xiàn)處理微控制器中的數(shù)據(jù)；非揮發(fā)性存儲器，其與所述多核心微控制器中的每個核心獨立連接，用于保存或恢復所述多核心微控制器中每個核心的數(shù)據(jù)；非揮發(fā)寄存器文件單元，其與所述多核心微控制器中的每個核心獨立連接，用于保存或恢復所述多核心微控制器中每個核心的數(shù)據(jù)；揮發(fā)性公用存儲器，其與所述多核心微控制器連接，用于存儲所述多核心微控制器中的公用數(shù)據(jù)；輸入輸出接口控制單元，其與所述多核心微控制器及揮發(fā)性公用存儲器連接，用于控制所述多核心微控制器的輸入輸出；仲裁邏輯單元，其與所述多核心微控制器連接，用于對所述多核心微控制器中的多核心處理數(shù)據(jù)進行仲裁。其中，所述非揮發(fā)性存儲器單元包括程序存儲器與數(shù)據(jù)存儲器。其中，所述非揮發(fā)性存儲器和非揮發(fā)寄存器文件均是位級的非揮發(fā)存儲器和非揮發(fā)寄存器文件，其每一個比特既具有通常存儲器或寄存器文件功能的通常存儲單元，又具有非揮發(fā)存儲單元。其中，所述位級非揮發(fā)存儲器和非揮發(fā)寄存器文件中通常存儲單元中的數(shù)據(jù)可以存入相應的非揮發(fā)存儲單元，非揮發(fā)存儲單元中的數(shù)據(jù)也可以恢復到相應的通常存儲單元中。本發(fā)明還提出了一種危機應急處理多核心微控制器仲裁架構的工作模式，包括正常工作模式，所述多核心微控制器處于全速并行工作狀態(tài)，所述多核心微控制器中的每個核心分別處理不同的任務；危機工作模式，當所述多核心微控制器檢測到危機時，所述多核心微控制器根據(jù)處理核心的性能或預先設定的規(guī)則關閉奇數(shù)個核心，所述多核心微控制器所剩的其它奇數(shù)核心同時處理一個任務，并由所述仲裁邏輯單元對處理結果進行仲裁；恢復工作模式，在處理完所述危機后，所述多核心微控制器恢復至所述全速并行工作狀態(tài)。其中，所述危機工作模式包括數(shù)據(jù)保存步驟，當所述多核心微控制器檢測到危機時，所述多核心微控制器將所述非揮發(fā)性存儲器和非揮發(fā)寄存器文件中通常存儲單元的數(shù)據(jù)保存到相應的非揮發(fā)存儲單元中；動態(tài)調(diào)整步驟，所述多核心微控制器對所述核心進行檢測，若其中的核心出現(xiàn)損壞或性能降低的情況，通過所述仲裁邏輯單元關閉所述核心；若核心均未出現(xiàn)損壞或性能降低的情況，所述多核心微控制器通過仲裁邏輯單元按照預先設定的規(guī)則關閉奇數(shù)個核心;邏輯仲裁步驟；所述多核心微控制器剩余的其它奇數(shù)核心在所述仲裁邏輯單元的協(xié)調(diào)下共同處理同一個任務，并由所述仲裁邏輯單元對處理結果進行仲裁。其中，所述恢復工作模式包括數(shù)據(jù)恢復步驟，所述多核心微控制器的核心發(fā)出數(shù)據(jù)恢復控制信號將所述非揮發(fā)性存儲器和非揮發(fā)寄存器文件中非揮發(fā)存儲單元中的數(shù)據(jù)恢復到對應的通常存儲單元中，所述多核心微控制器中各個核心的存儲器數(shù)據(jù)和寄存器數(shù)據(jù)得到恢復；工作恢復步驟，所述仲裁邏輯單元打開所述多核心微控制器中的所有核心，所述多核心微控制器中核心根據(jù)所述恢復的存儲器數(shù)據(jù)與寄存器數(shù)據(jù)進入全速并行工作狀態(tài)。本發(fā)明在正常工作模式下各核心各自工作，不限制系統(tǒng)系能的提升。當發(fā)生危機時，多個核心中保持奇數(shù)個核心，通過沖裁邏輯單元的協(xié)調(diào)共同處理危機。本發(fā)明選用的偶數(shù)個核心中，即使一個核心出錯仍能通過仲裁邏輯單元協(xié)調(diào)各核心之間的工作，使整個系統(tǒng)保持高可靠性運行。當檢測到危機時，本發(fā)明通過非揮發(fā)性存儲設備保存核心的數(shù)據(jù)。在核心處理完危機后，核心可以讀取非揮發(fā)性存儲設備中的數(shù)據(jù)，使核心恢復至處理危機前的狀態(tài)，保證系統(tǒng)能夠恢復至正常運行狀態(tài)。


圖1是現(xiàn)有技術中三核心微控制器的示意圖。圖2是本發(fā)明多核心微控制器仲裁架構的示意圖。圖3是本發(fā)明處理方法的流程圖。圖4是本發(fā)明危機工作步驟的流程圖。圖5是本發(fā)明恢復工作步驟的流程圖。圖6是具體實施本發(fā)明處理方法的流程示意圖。
具體實施例方式結合以下具體實施例和附圖，對本發(fā)明作進一步的詳細說明。實施本發(fā)明的過程、條件、實驗方法等，除以下專門提及的內(nèi)容之外，均為本領域的普遍知識和公知常識，本發(fā)明沒有特別限制內(nèi)容。如圖1-5所示。1-多核心微控制器，2-非揮發(fā)性存儲器，3-非揮發(fā)寄存器文件，4-揮發(fā)性公用存儲器，5-輸入輸出接口控制單元，6-仲裁邏輯單元。本發(fā)明的危機應急處理多核心微控制器仲裁架構，如圖2所示，包括多核心微控制器1，其為數(shù)量為偶數(shù)的基于精簡指令集或復雜指令集的核心組成的處理單元，實現(xiàn)處理微控制器中的數(shù)據(jù)。非揮發(fā)性存儲器2，其與多核心微控制器I中的每個核心獨立連接，包括程序存儲器與數(shù)據(jù)存儲器，用于保存或恢復多核心微控制器I中每個核心的數(shù)據(jù)。非揮發(fā)寄存器文件3，其與多核心微控制器I中的每個核心獨立連接，用于保存或恢復多核心微控制器的寄存器數(shù)據(jù)。揮發(fā)性公用存儲器4，其與多核心微控制器I連接，用于存儲多核心微控制器I中的公用數(shù)據(jù)。輸入輸出接口控制單元5，其與多核心微控制器I及揮發(fā)性公用存儲器4連接，用于控制多核心微控制器I的輸入輸出。仲裁邏輯單元6，其與所述多核心微控制器I連接，用于對多核心微控制器I中的多核心處理數(shù)據(jù)進行仲裁。
優(yōu)選地，非揮發(fā)性存儲器2包括程序存儲器與數(shù)據(jù)存儲器。優(yōu)選地，非揮發(fā)性存儲器2和非揮發(fā)寄存器文件3均是位級的非揮發(fā)存儲器和非揮發(fā)寄存器文件，其每一個比特既具有通常存儲器或寄存器文件功能的通常存儲單元，又具有非揮發(fā)存儲單元。優(yōu)選地，位級非揮發(fā)存儲器和非揮發(fā)寄存器文件中通常存儲單元中的數(shù)據(jù)可以存入相應的非揮發(fā)存儲單元，非揮發(fā)存儲單元中的數(shù)據(jù)也可以恢復到相應的通常存儲單元中。如圖3所示，本發(fā)明危機應急處理多核心微控制器仲裁架構的工作模式，包括正常工作模式，多核心微控制器I處于全速并行工作狀態(tài)，多核心微控制器I中的每個核心分別處理不同的任務。危機工作模式，當多核心微控制器I檢測到危機時，多核心微控制器I根據(jù)處理核心的性能或預先設定的規(guī)則關閉奇數(shù)個核心，多核心微控制器I所剩的其它奇數(shù)核心同時處理一個任務，并由仲裁邏輯單元6對處理結果進行仲裁?；謴凸ぷ髂Ｊ?，在處理完危機后，多核心微控制器I恢復至全速并行工作狀態(tài)。如圖4所示，本發(fā)明中的危機工作模式包括數(shù)據(jù)保存步驟，當多核心微控制器I檢測到危機時，多核心微控制器I將非揮發(fā)性存儲器2和非揮發(fā)寄存器文件3中通常存儲單元的數(shù)據(jù)保存到相應的非揮發(fā)存儲單元中。動態(tài)調(diào)整步驟，多核心微控制器I對多核心進行檢測，若其中的核心出現(xiàn)損壞或性能降低的情況，通過仲裁邏輯單元6關閉所述核心。若核心均未出現(xiàn)損壞或性能降低的情況，多核心微控制器I通過仲裁邏輯單元6按照預先設定的規(guī)則關閉奇數(shù)個核心。邏輯仲裁步驟。多核心微控制器I剩余的其它奇數(shù)核心在仲裁邏輯單元6的協(xié)調(diào)下共同處理同一個任務，并由仲裁邏輯單元6對處理結果進行仲裁。如圖5所示，本發(fā)明中的恢復工作模式包括，數(shù)據(jù)恢復步驟，多核心微控制器I的核心發(fā)出數(shù)據(jù)恢復控制信號將非揮發(fā)性存儲器2和非揮發(fā)寄存器文件3中非揮發(fā)存儲單元中的數(shù)據(jù)恢復到對應的通常存儲單元中，多核心微控制器I中各個核心的存儲器數(shù)據(jù)和寄存器數(shù)據(jù)得到恢復。工作恢復步驟，仲裁邏輯單元6打開多核心微控制器I中的所有核心，多核心微控制器I中核心根據(jù)恢復的存儲器數(shù)據(jù)與寄存器數(shù)據(jù)進入全速并行工作狀態(tài)。實施例1 :非揮發(fā)性存儲單元的數(shù)據(jù)存放與輸出本發(fā)明的危機應急處理多核心微控制器仲裁架構既可以滿足系統(tǒng)在非危機時刻高性能運行的需求，又可以滿足危機時刻高可靠性的要求。本實施例以四核心處理單元為例，如圖2所示，每個核心可以是基于精簡指令集(RISC)或復雜指令集(CISC)的處理核心，每個核心都有獨立的非揮發(fā)性存儲器2 (包括程序存儲器和數(shù)據(jù)存儲器)，以及非揮發(fā)性寄存器文件3。非揮發(fā)性存儲器2的特征在于每個數(shù)據(jù)位都由一個揮發(fā)的存儲單元(如SRAM)加一個揮發(fā)存儲單元(如相變存儲單元PRAM，磁存儲單元MRAM，阻變存儲單元RRAM，閃存單元flash等)。核心對數(shù)據(jù)或程序進行存取時與通常基于SRAM靜態(tài)存儲器是相同的，但當核心得到要將當前數(shù)據(jù)存入非揮發(fā)性存儲器2的命令后，多核心微控制器I會執(zhí)行該指令通過相應控制電路讓揮發(fā)性公用存儲4將其揮發(fā)存儲單元中的數(shù)據(jù)保存到非揮發(fā)性存儲器2中。同樣如果核心得到要從非揮發(fā)性存儲器2中恢復數(shù)據(jù)的指令后，多核心微控制器I會執(zhí)行該指令通過相應的控制電路讓存儲器將非揮發(fā)性存儲器2的數(shù)據(jù)恢復到揮發(fā)存儲單元中。非揮發(fā)性寄存器文件3特征與非揮發(fā)存儲器類似，其每一個數(shù)據(jù)位也有相對應的非揮發(fā)存儲單元，多核心微控制器I在使用寄存器進行運算時與通常的基于SRAM的寄存器文件相同。但非揮發(fā)性寄存器文件3與非揮發(fā)性存儲器2類似，也具有將數(shù)據(jù)存入非揮發(fā)單元或從非揮發(fā)存儲單元恢復數(shù)據(jù)的功能。實施例2 :處理危機的流程本實施例所提出的微控制器構架分為兩種工作模式正常工作模式和危機工作模式。如圖6所示，在正常工作模式下，四核心微控制器處于全速并行的工作模式，每個核心處理系統(tǒng)分配的不同任務，使系統(tǒng)處于最佳性能。當系統(tǒng)檢測到危機，四核心微控制器進入危機應急狀態(tài)，首先將每個核心的當前使用的公用存儲器4 (包括程序存儲器和數(shù)據(jù)存儲器)以及寄存器文件(register file)的值保存到非揮發(fā)性存儲器2以及非揮發(fā)性寄存器文件3中，即保存現(xiàn)有狀態(tài)。四核心微控制器根據(jù)處理核心的性能或預先設定的規(guī)則關閉奇數(shù)個核心，其余的奇數(shù)核心同時處理一個任務。四核心微控制器執(zhí)行檢測程序，如果四顆核心中有一顆有損壞或者性能變差，通過輸入輸出接口控制單元5將其關閉，即該核心不再處理數(shù)據(jù)。如果四顆核中都沒有損壞或性能變差，四核心微控制器則關閉預先設定好的那顆處理核心，其余三顆核心處于單任務共同工作狀態(tài)。三顆核心同時處理同一任務時，由仲裁邏輯單元6進行仲裁。此時系統(tǒng)處于高可靠危機運行模式。如表I所示，仲裁邏輯單元6根據(jù)多數(shù)投票邏輯，以少數(shù)服從多數(shù)的方式來進行仲裁。其仲裁結果的公式如式(I)
權利要求
1.一種危機應急處理多核心微控制器仲裁架構，其特征在于，包括 多核心微控制器(I)，其為數(shù)量為偶數(shù)的基于精簡指令集或復雜指令集的核心組成的處理單元，實現(xiàn)處理微控制器中的數(shù)據(jù)； 非揮發(fā)性存儲器(2)，其與所述多核心微控制器(I)中的每個核心獨立連接，用于保存或恢復所述多核心微控制器(I)中每個核心的數(shù)據(jù)； 非揮發(fā)寄存器文件(3)，其與所述多核心微控制器(I)中的每個核心獨立連接，用于保存或恢復所述多核心微控制器的數(shù)據(jù)； 揮發(fā)性公用存儲器(4)，其與所述多核心微控制器(I)連接，用于存儲所述多核心微控制器(I)中的公用數(shù)據(jù)； 輸入輸出接口控制單元(5)，其與所述多核心微控制器(I)及揮發(fā)性公用存儲器(4)連接，用于控制所述多核心微控制器(I)的輸入輸出； 仲裁邏輯單元￠)，其與所述多核心微控制器(I)連接，用于對所述多核心微控制器(I)中的多核心處理數(shù)據(jù)進行仲裁。
2.如權利要求1所述危機應急處理多核心微控制器仲裁架構，其特征在于，所述非揮發(fā)性存儲器(2)包括程序存儲器與數(shù)據(jù)存儲器。
3.如權利要求1所述危機應急處理多核心微控制器仲裁架構，其特征在于，所述非揮發(fā)性存儲器(2)和非揮發(fā)寄存器文件(3)均是位級的非揮發(fā)存儲器和非揮發(fā)寄存器文件，其每一個比特既具有通常存儲器或寄存器文件功能的通常存儲單元，又具有非揮發(fā)存儲單J Li ο
4.如權利要求3所述的危機應急處理多核心微控制器仲裁架構，其特征在于，所述位級非揮發(fā)存儲器和非揮發(fā)寄存器文件中通常存儲單元中的數(shù)據(jù)可以存入相應的非揮發(fā)存儲單元，非揮發(fā)存儲單元中的數(shù)據(jù)也可以恢復到相應的通常存儲單元中。
5.一種危機應急處理多核心微控制器仲裁架構的工作模式，其特征在于，包括 正常工作模式，所述多核心微控制器(I)處于全速并行工作狀態(tài)，所述多核心微控制器(I)中的每個核心分別處理不同的任務； 危機工作模式，當所述多核心微控制器(I)檢測到危機時，所述多核心微控制器(I)根據(jù)處理核心的性能或預先設定的規(guī)則關閉奇數(shù)個核心，所述多核心微控制器(I)所剩的其它奇數(shù)核心同時處理一個任務，并由所述仲裁邏輯單元(6)對處理結果進行仲裁； 恢復工作模式，在處理完所述危機后，所述多核心微控制器(I)恢復至所述全速并行工作狀態(tài)。
6.如權利要求5所述危機應急處理多核心微控制器仲裁架構的工作模式,其特征在于，所述危機工作模式包括 數(shù)據(jù)保存步驟，當所述多核心微控制器(I)檢測到危機時，所述多核心微控制器(I)將所述非揮發(fā)性存儲器(2)和非揮發(fā)寄存器文件(3)中通常存儲單元的數(shù)據(jù)保存到相應的非 車發(fā)存儲單兀中； 動態(tài)調(diào)整步驟，所述多核心微控制器(I)對所述核心進行檢測，若其中的核心出現(xiàn)損壞或性能降低的情況，通過所述仲裁邏輯單元(6)關閉所述核心；若核心均未出現(xiàn)損壞或性能降低的情況，所述多核心微控制器(I)通過所述仲裁邏輯單元(6)按照預先設定的規(guī)則關閉奇數(shù)個核心；邏輯仲裁步驟；所述多核心微控制器(I)剩余的其它奇數(shù)核心在所述仲裁邏輯單元(6)的協(xié)調(diào)下共同處理同一個任務，并由所述仲裁邏輯單元(6)對處理結果進行仲裁。
7.如權利要求5所述危機應急處理多核心微控制器仲裁架構的工作模式,其特征在于，所述恢復工作模式包括 數(shù)據(jù)恢復步驟，所述多核心微控制器(I)的核心發(fā)出數(shù)據(jù)恢復控制信號將所述非揮發(fā)性存儲器(2)和非揮發(fā)寄存器文件(3)中非揮發(fā)存儲單元中的數(shù)據(jù)恢復到對應的通常存儲單元中，所述多核心微控制器(I)中各個核心的存儲器數(shù)據(jù)和寄存器數(shù)據(jù)得到恢復； 工作恢復步驟，所述仲裁邏輯單元(6)打開所述多核心微控制器(I)中的所有核心，所述多核心微控制器(I)中核心根據(jù)所述恢復的存儲器數(shù)據(jù)與寄存器數(shù)據(jù)進入全速并行工作狀態(tài)。
全文摘要
本發(fā)明公開了一種危機應急處理多核心微控制器仲裁架構，包括多核心微控制器，實現(xiàn)處理微控制器中的數(shù)據(jù)；非揮發(fā)性存儲器與非揮發(fā)寄存器文件單元，用于保存或恢復多核心微控制器的數(shù)據(jù)與寄存器數(shù)據(jù)；揮發(fā)性公用存儲單元，用于存儲多核心微控制器的數(shù)據(jù)；輸入輸出接口控制單元，其用于控制多核心微控制器的輸入輸出；仲裁邏輯單元，其用于對多核心微控制器的核心進行仲裁。本發(fā)明不限制系統(tǒng)性能的提升，當發(fā)生危機時，多個核心中保持奇數(shù)個核心并通過沖裁協(xié)調(diào)共同處理危機。本發(fā)明還提出了危機應急處理多核心微控制器仲裁架構的工作模式。
文檔編號G06F9/50GK103019863SQ20121057284
公開日2013年4月3日 申請日期2012年12月25日 優(yōu)先權日2012年12月25日
發(fā)明者亢勇, 陳邦明 申請人:上海新儲集成電路有限公司