技術(shù)總結(jié)
公開了用于動態(tài)隨機存取存儲器(DRAM)接口的串行數(shù)據(jù)傳輸。代替引起偏斜問題的并行數(shù)據(jù)傳輸，本公開的示例性方面在總線的單個通道上串行傳送碼字的比特。因為總線是高速總線，即使比特逐一(即，串行地)傳入，碼字的第一比特的抵達和最后一個比特的抵達之間的時間仍然相對較短。類似地，因為比特串行抵達，所以比特之間的偏斜變得無關(guān)。這些比特在給定時間量內(nèi)聚合并被加載到存儲器陣列中。

技術(shù)研發(fā)人員：V·斯里尼瓦斯;M·J·布魯諾利;D·T·全;D·I·韋斯特
受保護的技術(shù)使用者：高通股份有限公司
文檔號碼：201580005630
技術(shù)研發(fā)日：2015.01.20
技術(shù)公布日：2017.02.15