本發(fā)明涉及一種存儲器重讀方法，且特別是涉及一種用于可復(fù)寫式非易失性存儲器模塊的存儲器重讀方法及使用此方法的存儲器控制電路單元與存儲器存儲裝置。
背景技術(shù)：
：：數(shù)碼相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對存儲媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記本電腦。固態(tài)硬盤就是一種以快閃存儲器模塊作為存儲媒體的存儲器存儲裝置。因此，近年快閃存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當熱門的一環(huán)。一般來說，快閃存儲器模塊中的實體程序化單元是由排列在同一條字符線上的數(shù)個存儲單元所組成。當欲將數(shù)據(jù)程序化至實體程序化單元時，是通過改變存儲單元的閾值電壓從而定義存儲單元的存儲狀態(tài)而實現(xiàn)存儲數(shù)據(jù)的功能。然而，可能因抹除次數(shù)過高造成的存儲單元磨耗、久置、讀取干擾等不同因素，使快閃存儲器模塊的存儲單元的閾值電壓分布偏移，以致于存儲單元的存儲狀態(tài)無法被正確地識別。因而，當施加預(yù)設(shè)閾值電壓至字符線來讀取存儲在實體程序化單元中的數(shù)據(jù)時，所讀取的數(shù)據(jù)會發(fā)生錯誤二進制位。當從實體程序化單元中所讀取的數(shù)據(jù)發(fā)生錯誤二進制位時，快閃存儲器模塊的存儲器控制電路單元會嘗試校正所讀取的數(shù)據(jù)。倘若無法正確地校正所讀取的數(shù)據(jù)，存儲器控制電路單元會對欲執(zhí)行讀取操作的實體程序化單元執(zhí)行重讀操作。一般來說，存儲器控制電路單元會根據(jù)制造商所提供的重讀參數(shù)來調(diào)整預(yù)設(shè)讀取電壓以對實體程序化單元執(zhí)行重讀操作來獲取新數(shù)據(jù)。然而，在執(zhí)行重讀操作的過程中，存儲器控制電路單元僅能依據(jù)固定的優(yōu)先順序來選取重讀參數(shù)。在此情況下，倘若有效的重讀參數(shù)的優(yōu)先順序較低，存儲器控制電路單元需先使用大量無效的重讀參數(shù)來執(zhí)行重讀操作之后，才能選取到有效的重讀參數(shù)。因而導(dǎo)致耗費相當多時間在執(zhí)行重讀操作。技術(shù)實現(xiàn)要素：本發(fā)明提供一種存儲器重讀方法、存儲器控制電路單元及存儲器存儲裝置，其可有效縮短重讀操作的執(zhí)行時間。本發(fā)明的一范例實施例提供一種存儲器重讀方法，用于包括多條字符線的可復(fù)寫式非易失性存儲器模塊。本方法包括：根據(jù)多個重讀參數(shù)組的多個第一權(quán)重設(shè)定所述重讀參數(shù)組的第一排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第一權(quán)重。本方法也包括：根據(jù)第一讀取電壓從第一字符線上的第一實體程序化單元中讀取第一數(shù)據(jù)，以及倘若第一數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，根據(jù)第一排列順序從所述重讀參數(shù)組中選取第一調(diào)整重讀參數(shù)組。本方法還包括：根據(jù)第一調(diào)整重讀參數(shù)組重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。本方法還包括：倘若第一新數(shù)據(jù)可被第一對應(yīng)錯誤校正碼正確地校正，決定第一調(diào)整重讀參數(shù)組為第一可用重讀參數(shù)組，以及調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，上述的存儲器重讀方法還包括：倘若第一新數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，根據(jù)第一排列順序從所述重讀參數(shù)組中重新選取第一調(diào)整重讀參數(shù)組。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括至少一讀取電壓調(diào)整值，上述的根據(jù)第一調(diào)整重讀參數(shù)組重新從第一實體程序化單元中讀取第一新數(shù)據(jù)的步驟包括：根據(jù)第一調(diào)整重讀參數(shù)組的至少一讀取電壓調(diào)整值將第一讀取電壓調(diào)整為新讀取電壓，以及根據(jù)新讀取電壓重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括一讀取速度調(diào)整值，上述的根據(jù)第一調(diào)整重讀參數(shù)組重新從第一實體程序化單元中讀取第一新數(shù)據(jù)的步驟包括：根據(jù)第一調(diào)整重讀參數(shù)組的讀取速度調(diào)整值調(diào)整時鐘頻率，并且根據(jù)已調(diào)整的時鐘頻率從第一實體程序化單元讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，上述的調(diào)整第一可用重讀參數(shù)組的第一權(quán)重的步驟包括：將第一可用重讀參數(shù)組的第一權(quán)重從較低權(quán)重值調(diào)整為較高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器重讀方法還包括：記錄第一可用重讀參數(shù)組的第一成功重讀次數(shù)。上述的調(diào)整第一可用重讀參數(shù)組的第一權(quán)重的步驟包括：根據(jù)第一可用重讀參數(shù)組的第一成功重讀次數(shù)調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，上述的存儲器重讀方法還包括：記錄第一可用重讀參數(shù)組為最近使用重讀參數(shù)組。上述的調(diào)整第一可用重讀參數(shù)組的第一權(quán)重的步驟包括：根據(jù)最近使用重讀參數(shù)組將第一可用重讀參數(shù)組的第一權(quán)重調(diào)整為最高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器重讀方法還包括：根據(jù)所述重讀參數(shù)組的多個第二權(quán)重設(shè)定所述重讀參數(shù)組的第二排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第二權(quán)重；根據(jù)第二讀取電壓從第一字符線上的第二實體程序化單元中讀取第二數(shù)據(jù)；倘若第二數(shù)據(jù)無法被第二對應(yīng)錯誤校正碼正確地校正，根據(jù)第二排列順序從所述重讀參數(shù)組中選取第二調(diào)整重讀參數(shù)組；根據(jù)第二調(diào)整重讀參數(shù)組重新從第二實體程序化單元中讀取第二新數(shù)據(jù)；倘若第二新數(shù)據(jù)可被第二對應(yīng)錯誤校正碼正確地校正，決定第二調(diào)整重讀參數(shù)組為第二可用重讀參數(shù)組；以及調(diào)整第二可用重讀參數(shù)組的第二權(quán)重。在本發(fā)明的一范例實施例中，所述第一排列順序不同于所述第二排列順序。在本發(fā)明的一范例實施例中，所述第一實體程序化單元為下實體程序化單元，并且所述第二實體程序化單元為上實體程序化單元。在本發(fā)明的一范例實施例中，上述的存儲器重讀方法還包括：根據(jù)已調(diào)整的第一可用重讀參數(shù)組的第一權(quán)重調(diào)整所述重讀參數(shù)組中第一可用重讀參數(shù)組之外的其他重讀參數(shù)組的第一權(quán)重，并且將已調(diào)整的所述重讀參數(shù)組的第一權(quán)重存儲至可復(fù)寫式非易失性存儲器模塊。本發(fā)明的一范例實施例提出一種用于控制包括多條字符線的可復(fù)寫式非易失性存儲器模塊的存儲器控制電路單元。本存儲器控制電路單元包括主機接口、存儲器接口以及存儲器管理電路。主機接口耦接主機系統(tǒng)。存儲器接口耦接至可復(fù)寫式非易失性存儲器模塊。存儲器管理電路耦接至主機接口與存儲器接口。存儲器管理電路根據(jù)多個重讀參數(shù)組的多個第一權(quán)重設(shè)定所述重讀參數(shù)組的第一排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第一權(quán)重。再者，存儲器管理電路發(fā)送讀取指令序列以指示根據(jù)第一讀取電壓從第一字符線上的第一實體程序化單元中讀取第一數(shù)據(jù)。倘若第一數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，存儲器管理電路根據(jù)第一排列順序從所述重讀參數(shù)組中選取第一調(diào)整重讀參數(shù)組。并且，存儲器管理電路根據(jù)第一調(diào)整重讀參數(shù)組重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。倘若第一新數(shù)據(jù)可被第一對應(yīng)錯誤校正碼正確地校正，存儲器管理電路決定第一調(diào)整重讀參數(shù)組為第一可用重讀參數(shù)組，以及調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，倘若第一新數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，上述的存儲器管理電路根據(jù)第一排列順序從所述重讀參數(shù)組中重新選取第一調(diào)整重讀參數(shù)組。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括至少一讀取電壓調(diào)整值，上述的存儲器管理電路根據(jù)第一調(diào)整重讀參數(shù)組的至少一讀取電壓調(diào)整值將第一讀取電壓調(diào)整為新讀取電壓，以及發(fā)送另一讀取指令序列以指示根據(jù)新讀取電壓重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括至少一讀取速度調(diào)整值，上述的存儲器管理電路用以根據(jù)第一調(diào)整重讀參數(shù)組的讀取速度調(diào)整值調(diào)整時鐘頻率，并且根據(jù)已調(diào)整的時鐘頻率從第一實體程序化單元讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，上述的存儲器管理電路將第一可用重讀參數(shù)組的第一權(quán)重從較低權(quán)重值調(diào)整為較高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器管理電路記錄第一可用重讀參數(shù)組的第一成功重讀次數(shù)，并且根據(jù)第一可用重讀參數(shù)組的第一成功重讀次數(shù)調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，上述的存儲器管理電路記錄第一可用重讀參數(shù)組為最近使用重讀參數(shù)組，并且根據(jù)最近使用重讀參數(shù)組將第一可用重讀參數(shù)組的第一權(quán)重調(diào)整為最高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器管理電路根據(jù)所述重讀參數(shù)組的多個第二權(quán)重設(shè)定所述重讀參數(shù)組的第二排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第二權(quán)重；發(fā)送另一讀取指令序列以指示根據(jù)第二讀取電壓從第一字符線上的第二實體程序化單元中讀取第二數(shù)據(jù)。倘若第二數(shù)據(jù)無法被第二對應(yīng)錯誤校正碼正確地校正，上述的存儲器管理電路根據(jù)第二排列順序從所述重讀參數(shù)組中選取第二調(diào)整重讀參數(shù)組，并且根據(jù)第二調(diào)整重讀參數(shù)組重新從第二實體程序化單元中讀取第二新數(shù)據(jù)。倘若第二新數(shù)據(jù)可被第二對應(yīng)錯誤校正碼正確地校正，上述的存儲器管理電路決定第二調(diào)整重讀參數(shù)組為第二可用重讀參數(shù)組，并且調(diào)整第二可用重讀參數(shù)組的第二權(quán)重。在本發(fā)明的一范例實施例中，所述第一排列順序不同于所述第二排列順序。在本發(fā)明的一范例實施例中，所述第一實體程序化單元為下實體程序化單元，并且所述第二實體程序化單元為上實體程序化單元。在本發(fā)明的一范例實施例中，上述的存儲器管理電路用以根據(jù)已調(diào)整的第一可用重讀參數(shù)組的第一權(quán)重調(diào)整所述重讀參數(shù)組中第一可用重讀參數(shù)組之外的其他重讀參數(shù)組的第一權(quán)重，并且將已調(diào)整的所述重讀參數(shù)組的第一權(quán)重存儲至可復(fù)寫式非易失性存儲器模塊。本發(fā)明的一范例實施例提出一種存儲器存儲裝置，包括連接接口單元、可復(fù)寫式非易失性存儲器模塊以及存儲器控制電路單元。連接接口單元耦接至主機系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊包括多條字符線。存儲器控制電路單元耦接至連接接口單元與可復(fù)寫式非易失性存儲器模塊。存儲器控制電路單元耦接至主機接口與存儲器接口。存儲器控制電路單元根據(jù)多個重讀參數(shù)組的多個第一權(quán)重設(shè)定所述重讀參數(shù)組的第一排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第一權(quán)重。再者，存儲器控制電路單元發(fā)送讀取指令序列以指示根據(jù)第一讀取電壓從第一字符線上的第一實體程序化單元中讀取第一數(shù)據(jù)。倘若第一數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，存儲器控制電路單元根據(jù)第一排列順序從所述重讀參數(shù)組中選取第一調(diào)整重讀參數(shù)組。并且，存儲器控制電路單元根據(jù)第一調(diào)整重讀參數(shù)組重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。倘若第一新數(shù)據(jù)可被第一對應(yīng)錯誤校正碼正確地校正，存儲器控制電路單元決定第一調(diào)整重讀參數(shù)組為第一可用重讀參數(shù)組，以及調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，倘若第一新數(shù)據(jù)無法被第一對應(yīng)錯誤校正碼正確地校正，上述的存儲器控制電路單元根據(jù)第一排列順序從所述重讀參數(shù)組中重新選取第一調(diào)整重讀參數(shù)組。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括至少一讀取電壓調(diào)整值，上述的存儲器控制電路單元根據(jù)第一調(diào)整重讀參數(shù)組的至少一讀取電壓調(diào)整值將第一讀取電壓調(diào)整為新讀取電壓，以及發(fā)送另一讀取指令序列以指示根據(jù)新讀取電壓重新從第一實體程序化單元中讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，所述第一調(diào)整重讀參數(shù)組包括至少一讀取速度調(diào)整值，上述的存儲器控制電路單元用以根據(jù)第一調(diào)整重讀參數(shù)組的讀取速度調(diào)整值調(diào)整時鐘頻率，并且根據(jù)已調(diào)整的時鐘頻率從第一實體程序化單元讀取第一新數(shù)據(jù)。在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元將第一可用重讀參數(shù)組的第一權(quán)重從較低權(quán)重值調(diào)整為較高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元記錄第一可用重讀參數(shù)組的第一成功重讀次數(shù)，并且根據(jù)第一可用重讀參數(shù)組的第一成功重讀次數(shù)調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元記錄第一可用重讀參數(shù)組為最近使用重讀參數(shù)組，并且根據(jù)最近使用重讀參數(shù)組將第一可用重讀參數(shù)組的第一權(quán)重調(diào)整為最高權(quán)重值。在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元根據(jù)所述重讀參數(shù)組的多個第二權(quán)重設(shè)定所述重讀參數(shù)組的第二排列順序，其中每一個重讀參數(shù)組對應(yīng)一個第二權(quán)重；發(fā)送另一讀取指令序列以指示根據(jù)第二讀取電壓從第一字符線上的第二實體程序化單元中讀取第二數(shù)據(jù)。倘若第二數(shù)據(jù)無法被第二對應(yīng)錯誤校正碼正確地校正，上述的存儲器控制電路單元根據(jù)第二排列順序從所述重讀參數(shù)組中選取第二調(diào)整重讀參數(shù)組，并且根據(jù)第二調(diào)整重讀參數(shù)組重新從第二實體程序化單元中讀取第二新數(shù)據(jù)。倘若第二新數(shù)據(jù)可被第二對應(yīng)錯誤校正碼正確地校正，上述的存儲器控制電路單元決定第二調(diào)整重讀參數(shù)組為第二可用重讀參數(shù)組，并且調(diào)整第二可用重讀參數(shù)組的第二權(quán)重。在本發(fā)明的一范例實施例中，所述第一排列順序不同于所述第二排列順序。在本發(fā)明的一范例實施例中，所述第一實體程序化單元為下實體程序化單元，并且所述第二實體程序化單元為上實體程序化單元。在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元用以根據(jù)已調(diào)整的第一可用重讀參數(shù)組的第一權(quán)重調(diào)整所述重讀參數(shù)組中第一可用重讀參數(shù)組之外的其他重讀參數(shù)組的第一權(quán)重，并且將已調(diào)整的所述重讀參數(shù)組的第一權(quán)重存儲至可復(fù)寫式非易失性存儲器模塊?；谏鲜觯景l(fā)明通過調(diào)整所決定出的可用重讀參數(shù)組的權(quán)重來重新設(shè)定所有重讀參數(shù)組的排列順序。使得在一次重讀操作中所決定的可用重讀參數(shù)組，可在下一次重讀操作中優(yōu)先地被選取為調(diào)整重讀參數(shù)組。如此一來，可以減少決定出可用重讀參數(shù)組的時間，進而有效縮短重讀操作的執(zhí)行時間。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所示附圖作詳細說明如下。附圖說明圖1是根據(jù)本發(fā)明的一范例實施例示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖；圖2是根據(jù)本發(fā)明的另一范例實施例示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖；圖3是根據(jù)本發(fā)明的另一范例實施例示出的主機系統(tǒng)與存儲器存儲裝置的示意圖；圖4是根據(jù)本發(fā)明的一范例實施例示出的主機系統(tǒng)與存儲器存儲裝置的概要方塊圖；圖5是根據(jù)本發(fā)明的一范例實施例示出的存儲器控制電路單元的概要方塊圖；圖6是根據(jù)本發(fā)明的一范例實施例示出的存儲單元的閾值電壓分布的示意圖；圖7是根據(jù)本發(fā)明的一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖；圖8是根據(jù)本發(fā)明的另一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖；圖9是根據(jù)本發(fā)明的另一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖；圖10是根據(jù)本發(fā)明的一范例實施例示出的存儲器重讀方法的示意圖；圖11是根據(jù)本發(fā)明的另一范例實施例示出的存儲器重讀方法的示意圖。附圖標記說明：10：存儲器存儲裝置；11：主機系統(tǒng)；110：系統(tǒng)總線；111：處理器；112：隨機存取存儲器；113：只讀存儲器；114：數(shù)據(jù)傳輸接口；12：輸入/輸出(I/O)裝置；20：主機板；201：U盤；202：記憶卡；203：固態(tài)硬盤；204：無線存儲器存儲裝置；205：全球定位系統(tǒng)模塊；206：網(wǎng)絡(luò)接口卡；207：無線傳輸裝置；208：鍵盤；209：屏幕；210：喇叭；30：存儲裝置；31：主機系統(tǒng)；32：SD卡；33：CF卡；34：嵌入式存儲裝置；341：嵌入式多媒體卡；342：嵌入式多芯片封裝存儲裝置；402：連接接口單元；404：存儲器控制電路單元；406：可復(fù)寫式非易失性存儲器模塊；502：存儲器管理電路；504：主機接口；506：存儲器接口；508：錯誤檢查與校正電路；510：緩沖存儲器；512：電源管理電路；610、620、610’、620’：狀態(tài)；“0”、“1”：位；601、602：讀取電壓；A～H：重讀參數(shù)組；710、720、730、810、820、830、910、920、930：權(quán)重記錄表；Seq_711、Seq_721、Seq_731、Seq_811、Seq_821、Seq_831、Seq_911、Seq_921、Seq_931：排列順序；S1001：根據(jù)重讀參數(shù)組的權(quán)重設(shè)定重讀參數(shù)組的排列順序的步驟；S1003：根據(jù)讀取電壓從字符線上的實體程序化單元中讀取數(shù)據(jù)的步驟；S1005：判斷所讀取的數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正的步驟；S1007：輸出已校正的數(shù)據(jù)的步驟；S1009：根據(jù)設(shè)定的排列順序從重讀參數(shù)組中選取調(diào)整重讀參數(shù)組的步驟；S1011：根據(jù)調(diào)整重讀參數(shù)組重新從實體程序化單元中讀取新數(shù)據(jù)的步驟；S1013：判斷所讀取的新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正的步驟；S1015：決定調(diào)整重讀參數(shù)組為可用重讀參數(shù)組，并且調(diào)整可用重讀參數(shù)組的權(quán)重的步驟；S1101：根據(jù)重讀參數(shù)組的第一權(quán)重設(shè)定重讀參數(shù)組的第一排列順序，并且根據(jù)重讀參數(shù)組的第二權(quán)重設(shè)定重讀參數(shù)組的第二排列順序的步驟；S1103：根據(jù)預(yù)設(shè)讀取電壓從字符線上的實體程序化單元中讀取數(shù)據(jù)的步驟；S1105：判斷所讀取的數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正的步驟；S1107：輸出已校正的數(shù)據(jù)的步驟；S1109：判斷欲執(zhí)行讀取操作的實體程序化單元是下實體程序化單元或上實體程序化單元；S1111：若欲執(zhí)行讀取操作的實體程序化單元為下實體程序化單元，根據(jù)第一排列順序從重讀參數(shù)組中選取第一調(diào)整重讀參數(shù)組的步驟；S1113：根據(jù)第一調(diào)整重讀參數(shù)組重新從此下實體程序化單元中讀取第一新數(shù)據(jù)的步驟；S1115：判斷所讀取的第一新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正的步驟；S1117：決定第一調(diào)整重讀參數(shù)組為第一可用重讀參數(shù)組，并且調(diào)整第一可用重讀參數(shù)組的第一權(quán)重的步驟；S1119：若欲執(zhí)行讀取操作的實體程序化單元為上實體程序化單元，根據(jù)第二排列順序從重讀參數(shù)組中選取第二調(diào)整重讀參數(shù)組的步驟；S1121：根據(jù)第二調(diào)整重讀參數(shù)組重新從此上實體程序化單元中讀取第二新數(shù)據(jù)的步驟；S1123：判斷所讀取的第二新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正的步驟；S1125：決定第二調(diào)整重讀參數(shù)組為第二可用重讀參數(shù)組，并且調(diào)整第二可用重讀參數(shù)組的第二權(quán)重的步驟。具體實施方式一般而言，存儲器存儲裝置(也稱，存儲器存儲系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與控制器(也稱，控制電路單元)。通常存儲器存儲裝置是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數(shù)據(jù)。圖1是根據(jù)一范例實施例示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖，且圖2是根據(jù)另一范例實施例所繪示的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖。請參照圖1與圖2，主機系統(tǒng)11一般包括處理器111、隨機存取存儲器(randomaccessmemory,RAM)112、只讀存儲器(readonlymemory,ROM)113及數(shù)據(jù)傳輸接口114。處理器111、隨機存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114都耦接至系統(tǒng)總線(systembus)110。在本范例實施例中，主機系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲器存儲裝置10耦接。例如，主機系統(tǒng)11可經(jīng)由數(shù)據(jù)傳輸接口114將數(shù)據(jù)寫入至存儲器存儲裝置10或從存儲器存儲裝置10中讀取數(shù)據(jù)。此外，主機系統(tǒng)11是通過系統(tǒng)總線110與I/O裝置12耦接。例如，主機系統(tǒng)11可經(jīng)由系統(tǒng)總線110將輸出信號傳送至I/O裝置12或從I/O裝置12接收輸入信號。在本范例實施例中，處理器111、隨機存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114是可設(shè)置在主機系統(tǒng)11的主機板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口114，主機板20可以經(jīng)由有線或無線方式耦接至存儲器存儲裝置10。存儲器存儲裝置10可例如是U盤201、記憶卡202、固態(tài)硬盤(SolidStateDrive,SSD)203或無線存儲器存儲裝置204。無線存儲器存儲裝置204可例如是近距離無線通信(NearFieldCommunicationStorage,NFC)存儲器存儲裝置、無線傳真(WiFi)存儲器存儲裝置、藍牙(Bluetooth)存儲器存儲裝置或低功耗藍牙存儲器存儲裝置(例如，iBeacon)等以各式無線通信技術(shù)為基礎(chǔ)的存儲器存儲裝置。此外，主機板20也可以通過系統(tǒng)總線110耦接至全球定位系統(tǒng)(GlobalPositioningSystem,GPS)模塊205、網(wǎng)絡(luò)接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式I/O裝置。例如，在一范例實施例中，主機板20可通過無線傳輸裝置207存取無線存儲器存儲裝置204。在一范例實施例中，所提及的主機系統(tǒng)為可實質(zhì)地與存儲器存儲裝置配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實施例中，主機系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)另一范例實施例示出的主機系統(tǒng)與存儲器存儲裝置的示意圖。請參照圖3，在另一范例實施例中，主機系統(tǒng)31也可以是數(shù)碼相機、攝像機、通信裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲器存儲裝置30可為其所使用的SD卡32、CF卡33或嵌入式存儲裝置34等各式非易失性存儲器存儲裝置。嵌入式存儲裝置34包括嵌入式多媒體卡(embeddedMMC,eMMC)341和/或嵌入式多芯片封裝存儲裝置(embeddedMultiChipPackage,eMCP)342等各類型將存儲器模塊直接耦接于主機系統(tǒng)的基板上的嵌入式存儲裝置。圖4是根據(jù)一范例實施例示出的主機系統(tǒng)與存儲器存儲裝置的概要方塊圖。請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非易失性存儲器模塊406。在本范例實施例中，連接接口單元402是兼容于序列先進附件(SerialAdvancedTechnologyAttachment,SATA)標準。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并列先進附件(ParallelAdvancedTechnologyAttachment,PATA)標準、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers,IEEE)1394標準、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標準、通用序列總線(UniversalSerialBus,USB)標準、超高速一代(UltraHighSpeed-I,UHS-I)接口標準、超高速二代(UltraHighSpeed-II,UHS-II)接口標準、安全數(shù)字(SecureDigital,SD)接口標準、記憶棒(MemoryStick,MS)接口標準、多芯片封裝(Multi-ChipPackage)接口標準、多媒體存儲卡(MultiMediaCard,MMC)接口標準、嵌入式多媒體存儲卡(EmbeddedMultimediaCard,eMMC)接口標準、通用快閃存儲器(UniversalFlashStorage,UFS)接口標準、嵌入式多芯片封裝(embeddedMultiChipPackage,eMCP)接口標準、小型快閃(CompactFlash,CF)接口標準、集成式驅(qū)動電子接口(IntegratedDeviceElectronics,IDE)標準或其他適合的標準。在本范例實施例中，連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)于一包含存儲器控制電路單元的芯片外。存儲器控制電路單元404用以執(zhí)行以硬件形式或固件形式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)11的指令在可復(fù)寫式非易失性存儲器模塊406中進行數(shù)據(jù)的寫入、讀取與抹除等運作?？蓮?fù)寫式非易失性存儲器模塊406是耦接至存儲器控制電路單元404并且用以存儲主機系統(tǒng)11所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲器模塊406可以是單階存儲單元(SingleLevelCell，SLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲1個數(shù)據(jù)二進制位的快閃存儲器模塊)、多階存儲單元(MultiLevelCell，MLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲2個數(shù)據(jù)二進制位的快閃存儲器模塊)、復(fù)數(shù)階存儲單元(TrinaryLevelCell，TLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲3個數(shù)據(jù)二進制位的快閃存儲器模塊)、其他快閃存儲器模塊或其他具有相同特性的存儲器模塊。在本范例實施例中，可復(fù)寫式非易失性存儲器模塊406的存儲單元會構(gòu)成多個實體程序化單元，并且此些實體程序化單元會構(gòu)成多個實體抹除單元。例如，同一條字符線上的存儲單元會組成一或多個實體程序化單元。倘若每一個存儲單元可存儲2個以上的數(shù)據(jù)二進制位，則同一條字符線上的實體程序化單元至少可被分類為下實體程序化單元與上實體程序化單元。舉例而言，SLCNAND型快閃存儲器的每個存儲單元可存儲1個二進制位的數(shù)據(jù)，因此，在SLCNAND型快閃存儲器中，排列在同一條字符線上的數(shù)個存儲單元是對應(yīng)一個實體程序化單元。相對于SLCNAND型快閃存儲器來說，MLCNAND型快閃存儲器的每個存儲單元可存儲2個二進制位的數(shù)據(jù)，其中每一個存儲狀態(tài)(即，“11”、“10”、“01”與“00”)包括最低有效二進制位(LeastSignificantBit,LSB)以及最高有效二進制位(MostSignificantBit,MSB)。例如，存儲狀態(tài)中從左側(cè)算起的第1個二進制位的值為LSB，而從左側(cè)算起的第2個二進制位的值為MSB。因此，排列在同一條字符線上的數(shù)個存儲單元可組成2個實體程序化單元，其中由此些存儲單元的LSB所組成的實體程序化單元稱為下實體程序化單元(lowphysicalprogrammingunit)，并且由此些存儲單元的MSB所組成的實體程序化單元稱為上實體程序化單元(upperphysicalprogrammingunit)。一般來說，在MLCNAND型快閃存儲器中，下實體程序化單元的寫入速度會大于上實體程序化單元的寫入速度，和/或下實體程序化單元的可靠度是高于上實體程序化單元的可靠度。類似地，在TLCNAND型快閃存儲器中，每個存儲單元可存儲3個二進制位的數(shù)據(jù)，其中每一個存儲狀態(tài)(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”與“000”)包括左側(cè)算起的第1個二進制位的LSB、從左側(cè)算起的第2個二進制位的中間有效二進制位(CenterSignificantBit,CSB)以及從左側(cè)算起的第3個二進制位的MSB。因此，排列在同一條字符線上的數(shù)個存儲單元可組成3個實體程序化單元，其中由此些存儲單元的LSB所組成的實體程序化單元稱為下實體程序化單元，由此些存儲單元的CSB所組成的實體程序化單元稱為中實體程序化單元，并且由此些存儲單元的MSB所組成的實體程序化單元稱為上實體程序化單元。在本范例實施例中，實體程序化單元為程序化的最小單元。即，實體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實體程序化單元為實體頁面(page)或是實體扇(sector)。若實體程序化單元為實體頁面，則此些實體程序化單元通常包括數(shù)據(jù)二進制位區(qū)與冗余(redundancy)二進制位區(qū)。數(shù)據(jù)二進制位區(qū)包含多個實體扇，用以存儲使用者數(shù)據(jù)，而冗余二進制位區(qū)用以存儲系統(tǒng)數(shù)據(jù)(例如，錯誤校正碼)。在本范例實施例中，數(shù)據(jù)二進制位區(qū)包含32個實體扇，且一個實體扇的大小為512二進制位組(byte,B)。然而，在其他范例實施例中，數(shù)據(jù)二進制位區(qū)中也可包含8個、16個或數(shù)目更多或更少的實體扇，并且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除的最小單位。也即，每一實體抹除單元含有最小數(shù)目之一并被抹除的存儲單元。例如，實體抹除單元為實體區(qū)塊(block)。在本范例實施例中，可復(fù)寫式非易失性存儲器模塊406中的每一個存儲單元是以電壓(也稱為閾值電壓)的改變來存儲一或多個二進制位。具體來說，每一個存儲單元的控制門(controlgate)與通道之間有一個電荷捕捉層。通過施予一寫入電壓至控制門，可以改變電荷補捉層的電子量，進而改變存儲單元的閾值電壓。此改變閾值電壓的操作也稱為“把數(shù)據(jù)寫入至存儲單元”或“程序化存儲單元”。隨著閾值電壓的改變，可復(fù)寫式非易失性存儲器模塊406中的每一個存儲單元具有多個存儲狀態(tài)。通過施予讀取電壓可以判斷一個存儲單元是屬于哪一個存儲狀態(tài)，藉此取得此存儲單元所存儲的一或多個二進制位。圖5是根據(jù)一范例實施例示出的存儲器控制電路單元的概要方塊圖。請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機接口504與存儲器接口506、緩沖存儲器510、電源管理電路512與錯誤檢查與校正電路508。存儲器管理電路502用以控制存儲器控制電路單元404的整體運作。具體來說，存儲器管理電路502具有多個控制指令，并且在存儲器存儲裝置10運作時，此些控制指令會被執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。在本范例實施例中，存儲器管理電路502的控制指令是以固件形式來實作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被刻錄至此只讀存儲器中。當存儲器存儲裝置10運作時，此些控制指令會由微處理器單元來執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。在本發(fā)明另一范例實施例中，存儲器管理電路502的控制指令也可以程序碼形式存儲于可復(fù)寫式非易失性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有驅(qū)動碼，并且當存儲器控制電路單元404被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將存儲于可復(fù)寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機存取存儲器中。之后，微處理器單元會運轉(zhuǎn)此些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等運作。此外，在本發(fā)明另一范例實施例中，存儲器管理電路502的控制指令也可以一硬件形式來實作。例如，存儲器管理電路502包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是耦接至微控制器。其中，存儲單元管理電路用以管理可復(fù)寫式非易失性存儲器模塊406的實體抹除單元；存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊406下達寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊406中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊406下達讀取指令以從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊406下達抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊406中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊406中讀取的數(shù)據(jù)。主機接口504是耦接至存儲器管理電路502并且用以耦接至連接接口單元402，以接收與識別主機系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機接口504來傳送至存儲器管理電路502。在本范例實施例中，主機接口504是兼容于SATA標準。然而，必須了解的是本發(fā)明不限于此，主機接口504也可以是兼容于PATA標準、IEEE1394標準、PCIExpress標準、USB標準、UHS-I接口標準、UHS-II接口標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的數(shù)據(jù)傳輸標準。存儲器接口506是耦接至存儲器管理電路502并且用以存取可復(fù)寫式非易失性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)會經(jīng)由存儲器接口506轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊406所能接受的格式。緩沖存儲器510是耦接至存儲器管理電路502并且用以暫存來自于主機系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)。電源管理電路512是耦接至存儲器管理電路502并且用以控制存儲器存儲裝置10的電源。錯誤檢查與校正電路508是耦接至存儲器管理電路502并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當存儲器管理電路502從主機系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路508會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode)，并且存儲器管理電路502會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲器模塊406中。之后，當存儲器管理電路502從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路508會根據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。圖6是根據(jù)本發(fā)明的一范例實施例示出的存儲單元的閾值電壓分布的示意圖。在圖6中，橫軸代表存儲單元的閾值電壓，而縱軸代表存儲單元個數(shù)。請參照圖6，假設(shè)狀態(tài)610對應(yīng)于二進制位“1”并且狀態(tài)620對應(yīng)于二進制位“0”。倘若某一個存儲單元的閾值電壓屬于狀態(tài)610，此存儲單元所存儲的是二進制位“1”；相對地，倘若某一個存儲單元的閾值電壓屬于狀態(tài)620時，此存儲單元所存儲的是二進制位“0”。須注意的是，在本范例實施例中，閾值電壓分布中的一個狀態(tài)對應(yīng)至一個二進制位(即，“0”或“1”)，并且存儲單元的閾值電壓分布有兩種可能的狀態(tài)。然而，在其他范例實施例中，閾值電壓分布中的每一個狀態(tài)也可以對應(yīng)至多個二進制位并且存儲單元的閾值電壓的分布也可能有四種、八種或其他任意個狀態(tài)。此外，本發(fā)明也不限制每一個狀態(tài)所代表的二進制位。例如，在另一范例實施例中，狀態(tài)610也可以對應(yīng)于二進制位“0”，而狀態(tài)620則對應(yīng)于二進制位“1”。在本范例實施例中，當要從可復(fù)寫式非易失性存儲器模塊406讀取數(shù)據(jù)時，存儲器管理電路502會發(fā)送一讀取指令序列至可復(fù)寫式非易失性存儲器模塊406。此讀取指令序列用以指示可復(fù)寫式非易失性存儲器模塊406從多個存儲單元(也稱為第一存儲單元)讀取數(shù)據(jù)。在本范例實施例中，第一存儲單元是屬于同一個實體程序化單元。然而，在另一范例實施例中，第一存儲單元也可以是屬于不同的實體程序化單元。在閾值電壓分布未發(fā)生偏移的狀況下，第一存儲單元的閾值電壓分布為狀態(tài)610與狀態(tài)620。根據(jù)此讀取指令序列，可復(fù)寫式非易失性存儲器模塊406可根據(jù)圖6中的讀取電壓601從第一存儲單元讀取數(shù)據(jù)。讀取電壓601可為可復(fù)寫式非易失性存儲器模塊406出廠時的預(yù)設(shè)讀取電壓，可用來識別第一存儲單元的狀態(tài)610與狀態(tài)620。也就是說，第一存儲單元中閾值電壓小于讀取電壓601的存儲單元會被導(dǎo)通，并且存儲器管理電路502會讀到二進制位“1”。相對地，第一存儲單元中閾值電壓大于讀取電壓601的存儲單元不會被導(dǎo)通，并且存儲器管理電路502會讀到二進制位“0”。然而，因為不同的因素，例如數(shù)據(jù)久置、存儲單元磨耗及讀取干擾等，會導(dǎo)致第一存儲單元的閾值電壓分布偏移，以致于使用讀取電壓601無法正確地識別出第一存儲單元的存儲狀態(tài)。假設(shè)第一存儲單元的閾值電壓分布已偏移，導(dǎo)致閾值電壓分布的狀態(tài)610與620分別偏移為狀態(tài)610’與620’。在此情況下，在第一存儲單元中有一些存儲單元所存儲的應(yīng)該是二進制位“1”(屬于狀態(tài)610’)，但其閾值電壓大于所施加的讀取電壓601；或者，在第一存儲單元中有一些存儲單元所存儲的應(yīng)該是二進制位“0”(屬于狀態(tài)620’)，但其閾值電壓小于所施加的讀取電壓601。換言之，經(jīng)由施加讀取電壓601所讀取的數(shù)據(jù)中，有部分的二進制位會有錯誤。因此，在從可復(fù)寫式非易失性存儲器模塊406接收所讀取的數(shù)據(jù)之后，錯誤檢查與校正電路508會一并讀取對應(yīng)所讀取數(shù)據(jù)的錯誤校正碼以驗證所讀取數(shù)據(jù)中是否存在錯誤。若判定所讀取數(shù)據(jù)中存在錯誤，則錯誤檢查與校正電路508會執(zhí)行解碼操作來嘗試校正所讀取數(shù)據(jù)中的錯誤。而當所讀取數(shù)據(jù)中的錯誤無法被錯誤檢查與校正電路508正確地解碼(例如所讀取數(shù)據(jù)的錯誤二進制位數(shù)目超過錯誤檢查與校正電路508的保護能力)時，會導(dǎo)致所讀取數(shù)據(jù)無法被正確地校正而產(chǎn)生錯誤數(shù)據(jù)。在本范例實施例中，當所讀取數(shù)據(jù)無法被正確地校正時，存儲器管理電路502會對欲執(zhí)行讀取操作的字符線上的實體程序化單元執(zhí)行重讀(retryread)操作以獲取可被錯誤檢查與校正電路508正確地校正的數(shù)據(jù)。而在執(zhí)行重讀操作的過程中，存儲器管理電路502會從多個重讀參數(shù)組中決定出可用重讀參數(shù)組，并且根據(jù)所決定的可用重讀參數(shù)組從第一字符線上的第一實體程序化單元中重新讀取數(shù)據(jù)以獲取正確數(shù)據(jù)。而上述的每個重讀參數(shù)組中可包括至少一個參數(shù)。舉例而言，一個重讀參數(shù)組中的參數(shù)會包括一個或多個讀取電壓調(diào)整值。讀取電壓調(diào)整值可以是可復(fù)寫式非易失性存儲器模塊406的制造廠商所提供的參數(shù)。因此，存儲器管理電路502可根據(jù)可用重讀參數(shù)組所包括的讀取電壓調(diào)整值來獲取可用讀取電壓。當施予可用讀取電壓至可復(fù)寫式非易失性存儲器模塊406以從一個實體程序化單元中讀取數(shù)據(jù)時，所讀取的數(shù)據(jù)可被錯誤檢查與校正電路508正確地校正。然而，在另一范例實施例中，一個重讀參數(shù)組的參數(shù)也可為讀取速度調(diào)整值，而存儲器管理電路502可以根據(jù)讀取速度調(diào)整值調(diào)整執(zhí)行讀取操作時的時鐘頻率。此外，在另一范例實施例中，也可將用來獲取可解碼的數(shù)據(jù)所對應(yīng)的軟二進制位(softbit)電壓電平設(shè)定為一個重讀參數(shù)組中的參數(shù)?；?，存儲器管理電路502可以根據(jù)此重讀參數(shù)組的軟二進制位電壓電平來執(zhí)行重讀操作。然而，上述參數(shù)僅為舉例，本發(fā)明并不限制重讀參數(shù)組中的參數(shù)。在本范例實施例中，每個重讀參數(shù)組會具有對應(yīng)的一個或多個權(quán)重。特別是，存儲器管理電路502會根據(jù)重讀參數(shù)組的權(quán)重來排序重讀參數(shù)組，并且根據(jù)排序后的排列順序來選取要用來執(zhí)行重讀操作的重讀參數(shù)組(也稱為調(diào)整重讀參數(shù)組)。例如，假設(shè)一個重讀參數(shù)組的參數(shù)為一個讀取電壓調(diào)整值，以圖6為例，存儲器管理電路502根據(jù)排列順序依序選出了一個調(diào)整重讀參數(shù)組，并且根據(jù)調(diào)整重讀參數(shù)組的讀取電壓調(diào)整值將讀取電壓601調(diào)整為讀取電壓602。進而，存儲器管理電路502發(fā)送一個讀取指令序列以指示根據(jù)讀取電壓602從第一實體程序化單元中重新讀取數(shù)據(jù)。倘若施予讀取電壓602從第一實體程序化單元中所讀取的數(shù)據(jù)能夠被錯誤檢查與校正電路508正確地校正時，則所選取的調(diào)整重讀參數(shù)組即為可用重讀參數(shù)組。另一方面，倘若施予讀取電壓602從第一實體程序化單元中所讀取的數(shù)據(jù)無法被錯誤檢查與校正電路508正確地校正，存儲器管理電路502會再次執(zhí)行選取調(diào)整重讀參數(shù)組的操作，直到?jīng)Q定出可用重讀參數(shù)組為止。雖然在本范例實施例中是根據(jù)一個讀取電壓來讀取存儲在第一實體程序化單元的數(shù)據(jù)，然而本發(fā)明并不以此為限。在另一范例實施例中，也可根據(jù)多個讀取電壓來讀取存儲在第一實體程序化單元的數(shù)據(jù)。并且一個重讀參數(shù)組中的參數(shù)可包括多個讀取電壓調(diào)整值，而存儲器管理電路502可根據(jù)多個讀取電壓調(diào)整值來調(diào)整用來從第一實體程序化單元中讀取數(shù)據(jù)的多個讀取電壓。在決定出可用重讀參數(shù)組之后，存儲器管理電路502會調(diào)整可用重讀參數(shù)組的權(quán)重。在一范例實施例中，存儲器管理電路502還會根據(jù)已調(diào)整的可用重讀參數(shù)組的權(quán)重來調(diào)整其他重讀參數(shù)組的權(quán)重。進而，存儲器管理電路502可根據(jù)已調(diào)整的權(quán)重來重新設(shè)定所有重讀參數(shù)組的排列順序。圖7是根據(jù)本發(fā)明的一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖。為便于說明，以下的范例實施例中是以施予第一讀取電壓至第一字符線以讀取存儲在第一字符線上第一實體程序化單元中的數(shù)據(jù)為例來說明。并且，在本范例實施例中的一個重讀參數(shù)組是對應(yīng)一個權(quán)重(也稱為第一權(quán)重)。請參照圖7，用來執(zhí)行重讀操作的重讀參數(shù)組包括重讀參數(shù)組A～H。重讀參數(shù)組A～H分別具有對應(yīng)的權(quán)重，而重讀參數(shù)組A～H會根據(jù)權(quán)重來排序。在可復(fù)寫式非易失性存儲器模塊406制造完成時，重讀參數(shù)組A～H的權(quán)重可分別為一初始權(quán)重值。重讀參數(shù)組A～H會根據(jù)初始權(quán)重值而初始地排序為初始排列順序。在本范例實施例中，初始權(quán)重值可以是由制造廠商提供。如權(quán)重記錄表710所示，重讀參數(shù)組A～H的權(quán)重的初始權(quán)重值分別是1～8，因此重讀參數(shù)組A～H根據(jù)初始權(quán)重值被排序為排列順序Seq_711。在此，權(quán)重值“1”用以代表最高權(quán)重值，權(quán)重值“8”用以代表最低權(quán)重值。存儲器管理電路502會根據(jù)最高權(quán)重值到最低權(quán)重值的順序來排序重讀參數(shù)組A～H。因此，重讀參數(shù)組A～H根據(jù)初始權(quán)重值而排序為排列順序Seq_711。需注意的是，本范例實施例的8個重讀參數(shù)組A～H僅為舉例。然而，在其他范例實施例中，可以設(shè)定更少或更多數(shù)目的重讀參數(shù)組。本發(fā)明并不限制重讀參數(shù)組的數(shù)目。當根據(jù)第一讀取電壓從第一實體程序化單元中所讀取的數(shù)據(jù)無法被錯誤檢查與校正電路508正確地校正時，存儲器管理電路502會根據(jù)重讀參數(shù)組A～H來對第一實體程序化單元執(zhí)行重讀操作。上述的第一讀取電壓可為預(yù)設(shè)讀取電壓。當存儲器管理電路502第一次執(zhí)行重讀操作時，存儲器管理電路502會根據(jù)初始排列順序(也即排列順序Seq_711)首先選取重讀參數(shù)組A作為調(diào)整重讀參數(shù)組來執(zhí)行重讀操作。在本范例實施例中是以重讀參數(shù)組A～H中分別包括一個讀取電壓調(diào)整值的參數(shù)來舉例說明。存儲器管理電路502根據(jù)重讀參數(shù)組A的讀取電壓調(diào)整值將讀取電壓調(diào)整為新讀取電壓。進而，存儲器管理電路502發(fā)送一個讀取指令序列以指示根據(jù)新讀取電壓從第一實體程序化單元中讀取出新數(shù)據(jù)(也稱為第一新數(shù)據(jù))。倘若根據(jù)新讀取電壓所讀取的新數(shù)據(jù)無法被正確地校正時，存儲器管理電路502會根據(jù)排列順序Seq_711依序選取重讀參數(shù)組B作為調(diào)整重讀參數(shù)組來執(zhí)行重讀操作以重新獲取新數(shù)據(jù)。依此類推，存儲器管理電路502根據(jù)排列順序Seq_711依序選取到重讀參數(shù)組D作為調(diào)整重讀參數(shù)組來調(diào)整讀取電壓，并且根據(jù)所調(diào)整出的新讀取電壓所讀取出的新數(shù)據(jù)可被正確地校正，存儲器管理電路502會決定重讀參數(shù)組D為本次執(zhí)行的重讀操作的可用重讀參數(shù)組。在本范例實施例中，存儲器管理電路502會記錄所決定的可用重讀參數(shù)組為最近使用重讀參數(shù)組，并且根據(jù)最近使用重讀參數(shù)組來調(diào)整所有重讀參數(shù)組的權(quán)重。存儲器管理電路502會將最近使用重讀參數(shù)組的權(quán)重從較低權(quán)重值調(diào)整為較高權(quán)重值，并且將其他重讀參數(shù)組的權(quán)重從較高權(quán)重值對應(yīng)調(diào)整為較低權(quán)重值。例如，存儲器管理電路502記錄重讀參數(shù)組D為最近使用重讀參數(shù)組，并且將重讀參數(shù)組D的權(quán)重從權(quán)重值“4”調(diào)整為權(quán)重值“1”(也即最高權(quán)重值)。在本范例實施例中，存儲器管理電路502會將重讀參數(shù)組A～C的權(quán)重分別調(diào)整為權(quán)重值“2”、“3”、“4”，而重讀參數(shù)組E～H的權(quán)重則不會被調(diào)整，如權(quán)重記錄表720所示。存儲器管理電路502根據(jù)調(diào)整后的權(quán)重重新設(shè)定重讀參數(shù)組A～H的排列順序為排列順序Seq_721。然而，在另一范例實施例中，存儲器管理電路502會將重讀參數(shù)組E～H的權(quán)重分別調(diào)整為權(quán)重值“2”、“3”、“4”、“5”，并且將重讀參數(shù)組A～C的權(quán)重對應(yīng)調(diào)整為“6”、“7”、“8”。也就是說，存儲器管理電路502根據(jù)調(diào)整后的權(quán)重重新設(shè)定重讀參數(shù)組A～H的排列順序為DEFGHABC。由于可復(fù)寫式非易失性存儲器406的存儲單元狀況大致相同，因此導(dǎo)致存儲單元的閾值電壓分布偏移的原因也可能相同。基此，最近使用的重讀參數(shù)組(也即可用重讀參數(shù)組)有較高的機率在下次執(zhí)行的重讀操作中也被決定為可用重讀參數(shù)組。因此，將最近使用重讀參數(shù)組的權(quán)重調(diào)整為最高權(quán)重值，在下次需執(zhí)行重讀操作時可優(yōu)先選取到最近使用重讀參數(shù)組作為調(diào)整重讀參數(shù)組。當執(zhí)行下次重讀操作時，存儲器管理電路502會根據(jù)排列順序Seq_721優(yōu)先選取到重讀參數(shù)組D作為調(diào)整重讀參數(shù)組，并且依據(jù)上述方法來決定出可用重讀參數(shù)組。假設(shè)存儲器管理電路502根據(jù)排列順序Seq_721決定出重讀參數(shù)組G為可用重讀參數(shù)組。存儲器管理電路502會記錄重讀參數(shù)組G為最近使用重讀參數(shù)組，并且將重讀參數(shù)組G的權(quán)重從權(quán)重值“7”調(diào)整為權(quán)重值“1”且將重讀參數(shù)組A～F的權(quán)重值分別加1以調(diào)整其權(quán)重。例如權(quán)重記錄表730所示，重讀參數(shù)組D的權(quán)重從權(quán)重值“1”被調(diào)整為權(quán)重值“2”，重讀參數(shù)組A的權(quán)重從權(quán)重值“2”被調(diào)整為權(quán)重值“3”，重讀參數(shù)組F的權(quán)重從權(quán)重值“6”被調(diào)整為權(quán)重值“7”。進而，存儲器管理電路502根據(jù)調(diào)整后的權(quán)重重新設(shè)定重讀參數(shù)組A～H的排列順序為排列順序Seq_731。圖8是根據(jù)本發(fā)明的另一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖。與圖7的范例實施例不同的是，在圖8的范例實施例中，存儲器管理電路502會記錄重讀參數(shù)組的成功重讀次數(shù)，并且根據(jù)成功重讀次數(shù)來調(diào)整權(quán)重。請參照圖8，若一個重讀參數(shù)組被決定為可用重讀參數(shù)組時，則此重讀參數(shù)組的成功重讀次數(shù)會被更新。在本范例實施例中，假設(shè)重讀參數(shù)組A～H目前的成功重讀次數(shù)與權(quán)重如權(quán)重記錄表810所示。例如，重讀參數(shù)組A與B的成功重讀次數(shù)分別為“7”，重讀參數(shù)組A與B的權(quán)重分別為權(quán)重值“1”與權(quán)重值“2”，并且重讀參數(shù)組被排序為排列順序Seq_811。在一次重讀操作中，存儲器管理電路502根據(jù)排列順序Seq_811決定出重讀參數(shù)組B為可用重讀參數(shù)組。此時，存儲器管理電路502會將重讀參數(shù)組B的成功重讀次數(shù)加1以將重讀參數(shù)組B的成功重讀次數(shù)更新為“8”。接著，存儲器管理電路502會比較重讀參數(shù)組B與其他重讀參數(shù)組的成功重讀次數(shù)，并且判斷出重讀參數(shù)組B具有最多成功重讀次數(shù)。因此，存儲器管理電路502將重讀參數(shù)組B的權(quán)重設(shè)定為權(quán)重值“1”，并且將重讀參數(shù)組A的權(quán)重值加1以將重讀參數(shù)組A的權(quán)重更新為權(quán)重值“2”，如權(quán)重記錄表820所示。進而，存儲器管理電路502根據(jù)調(diào)整后的權(quán)重重新設(shè)定重讀參數(shù)組A～H的排列順序為排列順序Seq_821。也就是說，下次執(zhí)行重讀操作時，存儲器管理電路502便可根據(jù)排列順序Seq_821優(yōu)先選取到具有最多成功讀取次數(shù)的重讀參數(shù)組B作為調(diào)整重讀參數(shù)組。由于成功重讀次數(shù)較高的重讀參數(shù)組有較高的機率在下次執(zhí)行重讀操作時成為可用重讀參數(shù)組。因此，將成功重讀次數(shù)較高的重讀參數(shù)組的權(quán)重調(diào)整為較高權(quán)重值，使得下次執(zhí)行重讀操作時可優(yōu)先選取具有較高機率成為可用重讀參數(shù)組的重讀參數(shù)組來執(zhí)行重讀操作。假設(shè)下次執(zhí)行重讀操作時，存儲器管理電路502根據(jù)排列順序Seq_821決定出重讀參數(shù)組H為可用重讀參數(shù)組。存儲器管理電路502會將重讀參數(shù)組H的成功重讀次數(shù)更新為“2”，如權(quán)重記錄表831所示。存儲器管理電路502根據(jù)重讀參數(shù)組H更新后的成功重讀次數(shù)“2”判斷出重讀參數(shù)組H的成功重讀次數(shù)大于重讀參數(shù)組F與G的成功重讀次數(shù)。因此，存儲器管理電路502將重讀參數(shù)組H的權(quán)重調(diào)整為權(quán)重值“6”，并將重讀參數(shù)組F與G的權(quán)重值加1以分別將其權(quán)重調(diào)整為權(quán)重值“7”與權(quán)重值“8”。進而，存儲器管理電路502根據(jù)調(diào)整后的權(quán)重重新設(shè)定重讀參數(shù)組A～H的排列順序為排列順序Seq_831。在上述的范例實施例中，存儲器管理電路502可將調(diào)整后的重讀參數(shù)組的權(quán)重存儲至可復(fù)寫式非易失性存儲器模塊406中。然而，在另一范例實施例中，存儲器管理電路502也可不將調(diào)整后的重讀參數(shù)組的權(quán)重存儲至可復(fù)寫式非易失性存儲器模塊406中。圖9是根據(jù)本發(fā)明的另一范例實施例示出的調(diào)整重讀參數(shù)組的權(quán)重與排列順序的示意圖。在圖9的范例實施例中，是以MLCNAND快閃存儲器為例來舉例說明。也就是說，同一條字符線上的存儲單元會組成下實體程序化單元與上實體程序化單元。并且，重讀參數(shù)組A～H分別對應(yīng)第一權(quán)重與第二權(quán)重等2個權(quán)重。請參照圖9，如權(quán)重記錄表910所示，重讀參數(shù)組A～H會初始地對應(yīng)相同的第一權(quán)重與第二權(quán)重，因此對應(yīng)第一權(quán)重的排列順序(也稱為第一排列順序)與對應(yīng)第二權(quán)重的排列順序(也稱為第二排列順序)會初始地對應(yīng)相同的排列順序Seq_911。在本范例實施例中，存儲器管理電路502會分別根據(jù)對下實體程序化單元與上實體程序化單元執(zhí)行重讀操作的結(jié)果來調(diào)整重讀參數(shù)組A～H的第一權(quán)重與第二權(quán)重。當從一下實體程序化單元中所讀取的數(shù)據(jù)無法正確地被校正時，存儲器管理電路502會根據(jù)對應(yīng)第一權(quán)重的排列順序Seq_911來選取調(diào)整重讀參數(shù)組以執(zhí)行重讀操作來決定出可用重讀參數(shù)組(也稱為第一可用重讀參數(shù)組)。假設(shè)在本次執(zhí)行重讀操作時，決定出重讀參數(shù)組E為第一可用重讀參數(shù)組。如權(quán)重記錄表920所示，存儲器管理電路502會將重讀參數(shù)組E的第一權(quán)重調(diào)整為權(quán)重值“1”，并且將重讀參數(shù)組A～D的第一權(quán)重分別調(diào)整為權(quán)重值“2”、權(quán)重值“3”、權(quán)重值“4”、權(quán)重值“5”?；耍刈x參數(shù)組A～H的第一排列順序被設(shè)定為排列順序Seq_921。倘若下次需對任一下實體程序化單元執(zhí)行重讀操作時，存儲器管理電路502便會根據(jù)排列順序Seq_921來決定第一可用重讀參數(shù)組。此時，由于第二權(quán)重尚未被調(diào)整，因此重讀參數(shù)組A～H的第二排列順序仍為排列順序Seq_911。當從一個上實體程序化單元(也稱為第二實體程序化單元)中所讀取的數(shù)據(jù)(也稱為第二數(shù)據(jù))無法正確地被校正時，存儲器管理電路502會根據(jù)第二排列順序(也即排列順序Seq_911)來選取調(diào)整重讀參數(shù)組來執(zhí)行重讀操作以決定出可用重讀參數(shù)組(也稱為第二可用重讀參數(shù)組)。假設(shè)在本次執(zhí)行重讀操作時，存儲器管理電路502依序選取重讀參數(shù)組A、B、C作為調(diào)整重讀參數(shù)組并且決定出重讀參數(shù)組C為第二可用重讀參數(shù)組。如權(quán)重記錄表930所示，存儲器管理電路502會將重讀參數(shù)組C的第二權(quán)重調(diào)整為權(quán)重值“1”，并且將重讀參數(shù)組A、B的第二權(quán)重分別調(diào)整為權(quán)重值“2”、權(quán)重值“3”。基此，重讀參數(shù)組A～H對應(yīng)第二權(quán)重的排列順序被設(shè)定為排列順序Seq_931。倘若下次需對任一上實體程序化單元執(zhí)行重讀操作時，存儲器管理電路502便會根據(jù)排列順序Seq_931來決定第二可用重讀參數(shù)組。也就是說，存儲器管理電路502會根據(jù)要執(zhí)行重讀操作的實體程序化單元是屬于下實體程序化單元或上實體程序化單元來決定要使用對應(yīng)第一權(quán)重的排列順序或?qū)?yīng)第二權(quán)重的排列順序。雖然上述的范例實施例是以MLCNAND快閃存儲器來舉例說明，然而，本發(fā)明不限于此，也可依據(jù)上述原理來對其他多層存儲單元NAND型快閃存儲器執(zhí)行重讀操作。例如，以MLCNAND快閃存儲器為例，重讀參數(shù)組A～H可分別對應(yīng)3個權(quán)重(例如第一權(quán)重、第二權(quán)重與第三權(quán)重)，存儲器管理電路502會分別依據(jù)對應(yīng)第一權(quán)重的排列順序、對應(yīng)第二權(quán)重的排列順序、對應(yīng)第三權(quán)重的排列順序來對下實體程序化單元、中實體程序化單元、上實體程序化單元執(zhí)行重讀操作，并且分別更新第一權(quán)重、第二權(quán)重、第三權(quán)重。此外，雖然上述的范例實施例是將每次執(zhí)行重讀操作所決定的可用重讀參數(shù)組(也即最近使用重讀參數(shù)組)的權(quán)重調(diào)整為最高權(quán)重值。然而，重讀參數(shù)組的權(quán)重也可以是根據(jù)成功重讀次數(shù)或其他方式來調(diào)整，本發(fā)明并不以此為限。圖10是根據(jù)本發(fā)明的一范例實施例示出的存儲器重讀方法的示意圖。請參照圖10，在步驟S1001中，存儲器管理電路502會根據(jù)重讀參數(shù)組的權(quán)重設(shè)定重讀參數(shù)組的排列順序。在步驟S1003中，存儲器管理電路502會發(fā)送一個讀取指令序列以指示根據(jù)讀取電壓從字符線上的實體程序化單元中讀取數(shù)據(jù)。在一范例實施例中，此實體程序化單元可為MLCNAND快閃存儲器的下實體程序化單元或上實體程序化單元。在另一范例實施例中，此實體程序化單元可為TLCNAND快閃存儲器的下實體程序化單元、中實體程序化單元或上實體程序化單元。在步驟S1005中，存儲器管理電路502會判斷所讀取的數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正。例如，此對應(yīng)錯誤校正碼是在將寫入數(shù)據(jù)程序化至字符線上的實體程序化單元時，由錯誤檢查與校正電路508根據(jù)寫入數(shù)據(jù)所產(chǎn)生的錯誤校正碼。倘若所讀取的數(shù)據(jù)可被此對應(yīng)錯誤校正碼正確地校正時，在步驟S1007中，存儲器管理電路502會輸出已校正的數(shù)據(jù)。倘若所讀取的數(shù)據(jù)無法被對應(yīng)錯誤校正碼正確地校正時，存儲器管理電路502會執(zhí)行步驟S1009。在步驟S1009中，存儲器管理電路502會根據(jù)設(shè)定的排列順序從重讀參數(shù)組中選取調(diào)整重讀參數(shù)組。接著，在步驟S1011中，存儲器管理電路502會根據(jù)調(diào)整重讀參數(shù)組重新從實體程序化單元中讀取新數(shù)據(jù)。在一范例實施例中，存儲器管理電路502可以根據(jù)調(diào)整重讀參數(shù)組的讀取電壓調(diào)整值將讀取電壓調(diào)整為新讀取電壓，并且根據(jù)新讀取電壓來從實體程序化單元讀取數(shù)據(jù)。在讀取新數(shù)據(jù)之后，在步驟S1013中，存儲器管理電路502會判斷所讀取的新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正。倘若所讀取的新數(shù)據(jù)無法被對應(yīng)錯誤校正碼正確地校正，存儲器管理電路502會再次執(zhí)行步驟S1009以重新選取調(diào)整重讀參數(shù)組。倘若所讀取的新數(shù)據(jù)可被對應(yīng)錯誤校正碼正確地校正，在步驟S1015中，存儲器管理電路502會決定調(diào)整重讀參數(shù)組為可用重讀參數(shù)組，并且調(diào)整可用重讀參數(shù)組的權(quán)重。此外，存儲器管理電路502可輸出已校正的新數(shù)據(jù)。爾后，存儲器管理電路502會再次執(zhí)行步驟S1001以根據(jù)已調(diào)整的權(quán)重重新設(shè)定重讀參數(shù)組的排列順序。圖11是根據(jù)本發(fā)明的另一范例實施例示出的存儲器重讀方法的示意圖。與圖10的范例實施例不同的是，在本范例實施例中，一個重讀參數(shù)組具有2個權(quán)重分別用來作為對MLCNAND快閃存儲器的下實體程序化單元與上實體程序化單元執(zhí)行重讀操作的依據(jù)。請參照圖11，在步驟S1101中，存儲器管理電路502會根據(jù)重讀參數(shù)組的第一權(quán)重設(shè)定重讀參數(shù)組的第一排列順序，并且根據(jù)重讀參數(shù)組的第二權(quán)重設(shè)定重讀參數(shù)組的第二排列順序。在步驟S1103中，存儲器管理電路502發(fā)送一個讀取指令序列以指示根據(jù)預(yù)設(shè)讀取電壓從字符線上的實體程序化單元中讀取數(shù)據(jù)。在本范例實施例中，所讀取的實體程序化單元可為MLCNAND快閃存儲器的下實體程序化單元或上實體程序化單元。用來讀取下實體程序化單元與上實體程序化單元的預(yù)設(shè)讀取電壓可為不同的讀取電壓電平。在步驟S1105中，存儲器管理電路502會判斷所讀取的數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正。例如，此對應(yīng)錯誤校正碼是在將寫入數(shù)據(jù)程序化至字符線上的實體程序化單元時，由錯誤檢查與校正電路508根據(jù)寫入數(shù)據(jù)所產(chǎn)生的錯誤校正碼。倘若所讀取的數(shù)據(jù)可被對應(yīng)錯誤校正碼正確地校正，在步驟S1107中，存儲器管理電路502會輸出已校正的數(shù)據(jù)。倘若所讀取的數(shù)據(jù)無法被對應(yīng)錯誤校正碼正確地校正，存儲器管理電路502會執(zhí)行步驟S1109。在步驟S1109中，存儲器管理電路502判斷欲執(zhí)行讀取操作的實體程序化單元是下實體程序化單元或上實體程序化單元。在步驟S1111中，若欲執(zhí)行讀取操作的實體程序化單元為下實體程序化單元時，存儲器管理電路502會根據(jù)第一排列順序從重讀參數(shù)組中選取第一調(diào)整重讀參數(shù)組。接著，在步驟S1113中，存儲器管理電路502會根據(jù)第一調(diào)整重讀參數(shù)組從此下實體程序化單元中讀取第一新數(shù)據(jù)。并且，在步驟S1115中，存儲器管理電路502會判斷所讀取的第一新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正。倘若所讀取的第一新數(shù)據(jù)無法被對應(yīng)錯誤校正碼正確地校正，存儲器管理電路502會再次執(zhí)行步驟S1109以重新選取第一調(diào)整重讀參數(shù)組。倘若所讀取的第一新數(shù)據(jù)可被對應(yīng)錯誤校正碼正確地校正，在步驟S1117中，存儲器管理電路502會決定第一調(diào)整重讀參數(shù)組為第一可用重讀參數(shù)組，并且調(diào)整第一可用重讀參數(shù)組的第一權(quán)重。爾后，存儲器管理電路502會再次執(zhí)行步驟S1101以根據(jù)已調(diào)整的第一權(quán)重重新設(shè)定重讀參數(shù)組的第一排列順序。另一方面，在步驟S1119中，若欲執(zhí)行讀取操作的實體程序化單元為上實體程序化單元時，存儲器管理電路502會根據(jù)第二排列順序從重讀參數(shù)組中選取第二調(diào)整重讀參數(shù)組。接著，在步驟S1121中，存儲器管理電路502會根據(jù)第二調(diào)整重讀參數(shù)組從此上實體程序化單元中讀取第二新數(shù)據(jù)。并且，在步驟S1123中，存儲器管理電路502會判斷所讀取的第二新數(shù)據(jù)是否可被對應(yīng)錯誤校正碼正確地校正。倘若所讀取的第二新數(shù)據(jù)無法被對應(yīng)錯誤校正碼正確地校正，存儲器管理電路502會再次執(zhí)行步驟S1119以重新選取第二調(diào)整重讀參數(shù)組。倘若所讀取的第二新數(shù)據(jù)可被對應(yīng)錯誤校正碼正確地校正，在步驟S1125中，存儲器管理電路502會決定第二調(diào)整重讀參數(shù)組為第二可用重讀參數(shù)組，并且調(diào)整第二可用重讀參數(shù)組的第二權(quán)重。爾后，存儲器管理電路502會再次執(zhí)行步驟S1101以根據(jù)已調(diào)整的第二權(quán)重重新設(shè)定重讀參數(shù)組的第二排列順序。綜上所述，本發(fā)明通過調(diào)整重讀參數(shù)組的權(quán)重，可重新設(shè)定重讀參數(shù)組的排列順序。使得在對某實體程序化單元執(zhí)行一次重讀操作中所決定的可用重讀參數(shù)組，可在對其它實體程序化單元執(zhí)行下一次重讀操作中優(yōu)先地被選取為調(diào)整重讀參數(shù)組。此外，本發(fā)明通過設(shè)定不同的權(quán)重還可根據(jù)要執(zhí)行讀取操作的實體程序化單元是屬于下實體程序化單元、中實體程序化單元或上實體程序化單元，分別從對應(yīng)不同的權(quán)重的排列順序中來選取調(diào)整重讀參數(shù)組，從而決定出可用重讀參數(shù)組。如此一來，可以減少決定出可用重讀參數(shù)組的時間，進而有效縮短重讀操作的執(zhí)行時間。最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。當前第1頁1 2 3 當前第1頁1 2 3