本發(fā)明是與電路布局驗證方法及系統(tǒng)有關(guān)，特別是關(guān)于采用一種直流電性傳遞的模擬方法的電路布局驗證方法及系統(tǒng)。

背景技術(shù)：

1、在對電路(例如，集成電路或板上電路)進行布局的過程中，布局中的每一條電路走線的設(shè)計都需要考量許多參數(shù)方能決定。舉例來說，集成電路中電路走線自身與其周遭的電壓環(huán)境對于芯片制造的良率與品質(zhì)有相當大的關(guān)系。相同的集成電路可以因為布局差異而導致能耗、良率或效能等性能或?qū)嶓w上的差異。

2、因此在完成電路布局后，往往需要通過一些驗證工具依循設(shè)計法則的對電路布局進行檢驗與測試，方能確保實際制造的芯片可以有預(yù)期的效能且不因布局不良而導致良率下降。隨著科技的演變，單位面積或體積下的晶體管數(shù)目或電路元件數(shù)目大幅增加，而導致電路的布局越來越復雜。因此驗證電路布局所需花費的時間以及電腦的運算資源亦大幅增加。

3、此外，以集成電路布局的驗證工具為例，集成電路通用模擬程序(simulationprogram?with?integrated?circuit?emphasis,spice)常被用來模擬集成電路布局的電性特征。然而，spice的驗證結(jié)果往往僅能呈現(xiàn)電性特征在電路架構(gòu)(topology)設(shè)計上的設(shè)計問題，并無法直接使用spice呈現(xiàn)電路布局上的電性特征在電路幾何(geometry)設(shè)計上的設(shè)計問題。舉例來說，spice無法用以呈現(xiàn)布局走線彼此之間的電壓關(guān)系。因此，在電路幾何設(shè)計上之間仍有許多須仰賴人力判別的作業(yè)。隨著集成電路的設(shè)計日益復雜，進行此類驗證流程將對設(shè)計者或驗證造成更大的作業(yè)壓力。

4、由上述可知，在電路布局的驗證上，現(xiàn)有技術(shù)仍存在許多問題需要克服解決。

技術(shù)實現(xiàn)思路

1、因此，本發(fā)明提出一種電路布局驗證方法及系統(tǒng)，以有效地解決現(xiàn)有技術(shù)所遭遇到的問題。

2、更具體地，本發(fā)明的目的之一在于提供一種快速且減少運算需求的電路布局驗證方法及系統(tǒng)。

3、本發(fā)明的目的之一在于提供一種可以針對電路幾何設(shè)計上的設(shè)計問題進行驗證的電路布局驗證方法及系統(tǒng)，以減少現(xiàn)有技術(shù)需要人工判別的作業(yè)成本。

4、根據(jù)本發(fā)明的一較佳具體實施例為一種在計算裝置進行電路布局驗證方法。于此實施例中，電路布局驗證方法包含：讀取電路布局；針對電路布局上的元件參數(shù)進行調(diào)控設(shè)定；根據(jù)電路布局上的至少一接埠的預(yù)設(shè)電壓值，對進行調(diào)控設(shè)定后的電路布局進行直流分析以計算電路布局上的導體線段的電壓最大可能值及電壓最小可能值；以及將電壓最大可能值及電壓最小可能值輸入至預(yù)設(shè)設(shè)計規(guī)范，其中當電壓最大可能值或電壓最小可能值超出預(yù)設(shè)設(shè)計規(guī)范時，標記導體線段為異常。其中調(diào)控設(shè)定是依據(jù)以下條件：將電路布局上的晶體管的第一極與第三極之間等效為晶體管壓降、將電路布局上的電阻器視為短路、以及將電路布局上的二極管的陽極至陰極之間等效為二極管壓降。

5、于一實施例中，晶體管壓降為0v。

6、于一實施例中，二極管壓降為0v。

7、于一實施例中，調(diào)控設(shè)定還依據(jù)：電路布局上的一反相器的輸出端視為一約定停止點。

8、于一實施例中，調(diào)控設(shè)定還依據(jù)：將電路布局上的電容器視為斷路、以及將電路布局上的電感器視為短路。

9、于一實施例中，調(diào)控設(shè)定還依據(jù)：將電路布局上的雙極性接面晶體管依電流方向視為順向?qū)ā?/p>

10、根據(jù)本發(fā)明的另一較佳具體實施例為一種電路布局驗證系統(tǒng)。于此實施例中，電路布局驗證系統(tǒng)包含儲存單元以及耦接至儲存單元的處理器。儲存單元用以儲存一指令集與一電路布局。處理器讀取指令集以執(zhí)行以下操作：讀取電路布局；針對電路布局上的元件參數(shù)進行調(diào)控設(shè)定；根據(jù)電路布局上的至少一接埠的預(yù)設(shè)電壓值，對進行調(diào)控設(shè)定后的電路布局進行直流分析以計算電路布局上的導體線段的電壓最大可能值及電壓最小可能值；以及將電壓最大可能值及電壓最小可能值輸入至預(yù)設(shè)設(shè)計規(guī)范，其中當電壓最大可能值或電壓最小可能值超出預(yù)設(shè)設(shè)計規(guī)范時，標記導體線段為異常。其中調(diào)控設(shè)定是依據(jù)以下條件：將電路布局上的晶體管的第一極與第三極之間等效為晶體管壓降、將電路布局上的電阻器視為短路、以及將電路布局上的二極管的陽極至陰極之間等效為二極管壓降。

11、于一實施例中，其中晶體管壓降為0v。

12、于一實施例中，其中二極管壓降為0v。

13、于一實施例中，其中調(diào)控設(shè)定還依據(jù)：電路布局上的反向器的輸出端視為約定停止點。

14、于一實施例中，其中調(diào)控設(shè)定還依據(jù)：將電路布局上的電容器視為斷路、以及將電路布局上的電感器視為短路。

15、于一實施例中，其中調(diào)控設(shè)定還依據(jù)：將電路布局上的雙極性接面晶體管依電流方向視為順向?qū)ā?/p>

16、相較于現(xiàn)有技術(shù)，本發(fā)明的電路布局驗證的方法與系統(tǒng)是針對電路布局上的元件(例如，被動元件、二極管、晶體管或閘)進行調(diào)控設(shè)定。調(diào)控設(shè)定可以賦予電路元件預(yù)設(shè)的參數(shù)。將已預(yù)設(shè)參數(shù)的元件回饋至原電路布局，進行直流分析。電路中的元件因被賦予預(yù)設(shè)好的參數(shù)，如此可以在驗證電路所能容忍的最高電壓及最低電壓的同時，簡化原電路布局的復雜度。簡化復雜度可以有效的減少電腦或系統(tǒng)所需的運算資源以及減少驗證所需的時間。此外，驗證電路所能容忍的最高電壓及最低電壓并匯入至預(yù)設(shè)好的設(shè)計規(guī)范，并標示出異常位置，可以有效的減少現(xiàn)有技術(shù)需要人工判別的作業(yè)成本。

17、本發(fā)明的電路布局驗證的方法與系統(tǒng)可以簡化驗證流程，相較于現(xiàn)有技術(shù)中所使用的驗證工具，本發(fā)明有利于電路設(shè)計早期的概念驗證(proof?of?concept,poc)。換句話說，在poc階段，設(shè)計者往往需要的并非是百分之百的驗證準確度，而是快速地檢驗出布局設(shè)計中的不合理處。因此，本發(fā)明所提出的簡化驗證流程的電路布局驗證的方法與系統(tǒng)，可以使布局設(shè)計者快速地驗證早期設(shè)計成果。

技術(shù)特征：

1.一種電路布局驗證方法，其特征在于，包含：

2.如權(quán)利要求1所述的電路布局驗證方法，其特征在于，該晶體管壓降為0v。

3.如權(quán)利要求1所述的電路布局驗證方法，其特征在于，該二極管壓降為0v。

4.如權(quán)利要求1所述的電路布局驗證方法，其特征在于，該調(diào)控設(shè)定還依據(jù)：

5.如權(quán)利要求1所述的電路布局驗證方法，其特征在于，該調(diào)控設(shè)定還依據(jù)：

6.如權(quán)利要求1所述的電路布局驗證方法，其特征在于，該調(diào)控設(shè)定還依據(jù)：

7.一種電路布局驗證系統(tǒng)，其特征在于，包含：

8.如權(quán)利要求7所述的電路布局驗證系統(tǒng)，其特征在于，該晶體管壓降為0v。

9.如權(quán)利要求7所述的電路布局驗證系統(tǒng)，其特征在于，該二極管壓降為0v。

10.如權(quán)利要求7所述的電路布局驗證系統(tǒng)，其特征在于，該調(diào)控設(shè)定還依據(jù)：

11.如權(quán)利要求7所述的電路布局驗證系統(tǒng)，其特征在于，該調(diào)控設(shè)定還依據(jù)：

12.如權(quán)利要求7所述的電路布局驗證系統(tǒng)，其特征在于，該調(diào)控設(shè)定還依據(jù)：

技術(shù)總結(jié)
本發(fā)明提供一種在計算裝置進行電路布局驗證方法及系統(tǒng)，電路布局驗證方法包含：讀取電路布局；針對電路布局上的元件參數(shù)進行調(diào)控設(shè)定；根據(jù)電路布局上的至少一接埠的預(yù)設(shè)電壓值，對進行調(diào)控設(shè)定后的電路布局進行直流分析以計算電路布局上的導體線段的電壓最大可能值及電壓最小可能值；以及將電壓最大可能值及電壓最小可能值輸入至預(yù)設(shè)設(shè)計規(guī)范，其中當電壓最大可能值或電壓最小可能值超出預(yù)設(shè)設(shè)計規(guī)范時，標記導體線段為異常。

技術(shù)研發(fā)人員：張啟皇,林正大
受保護的技術(shù)使用者：瑞鼎科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15