本公開涉及工業(yè)控制，尤其涉及一種電力電子設(shè)備的異構(gòu)雙核處理器系統(tǒng)及電力電子設(shè)備。

背景技術(shù)：

1、隨著全球經(jīng)濟(jì)的飛速發(fā)展和科技的不斷進(jìn)步，智能電網(wǎng)、軌道交通、新能源汽車、分布式新能源以及軍工裝備等諸多領(lǐng)域?qū)Ω呖煽?、高質(zhì)量且可控電能的需求日益迫切。作為能量變換核心設(shè)備的電力電子設(shè)備受各個(gè)國家的廣泛重視，其可靠性、自動(dòng)化、智能化水平將對(duì)整個(gè)電網(wǎng)系統(tǒng)的安全穩(wěn)定運(yùn)行及智能化水平產(chǎn)生重要影響。因此，針對(duì)電力電子設(shè)備的關(guān)鍵技術(shù)展開研究具有重要意義。

2、以sic(碳化硅)和gan(氮化鎵)為代表的下一代寬禁帶功率半導(dǎo)體器件具有高電壓承受能力、高結(jié)溫穩(wěn)定性以及高可靠性等優(yōu)勢(shì)，將成為未來電力電子設(shè)備的重要發(fā)展方向。相比硅基功率半導(dǎo)體器件，寬禁帶功率半導(dǎo)體器件通過十多倍開關(guān)頻率的提升帶來電能質(zhì)量的提升。新型拓?fù)浣Y(jié)構(gòu)、高精度控制算法以及寬禁帶功率半導(dǎo)體帶來的高開關(guān)頻率等控制密集型應(yīng)用在電力電子設(shè)備中的部署對(duì)核心處理器的控制性能提出更高要求。此外，邊緣智能算法在電力電子設(shè)備中的應(yīng)用還對(duì)核心處理器計(jì)算密集型應(yīng)用的計(jì)算效能提出了更高要求。通過現(xiàn)有處理器的簡(jiǎn)單選型和硬件堆疊難以吻合多電平拓?fù)浣Y(jié)構(gòu)、高性能控制算法以及未來寬禁帶功率半導(dǎo)體帶來的高開關(guān)頻率等控制密集型應(yīng)用需求，也難以吻合邊緣智能計(jì)算等計(jì)算密集型應(yīng)用需求。因此，核心處理器成為制約未來電力電子設(shè)備控制密集型應(yīng)用部署以及邊緣智能計(jì)算能力的重要因素。

技術(shù)實(shí)現(xiàn)思路

1、本公開實(shí)施例的目的在于提供一種電力電子設(shè)備的異構(gòu)雙核處理器系統(tǒng)及電力電子設(shè)備，用以解決現(xiàn)有技術(shù)中存在的問題。

2、本公開的實(shí)施例采用如下技術(shù)方案：一種電力電子設(shè)備的異構(gòu)雙核處理器系統(tǒng)，至少包括：主處理器以及與所述主處理器通過總線通信的協(xié)處理器、通用外設(shè)子系統(tǒng)、專用外設(shè)子系統(tǒng)、專用加速子系統(tǒng)、中斷子系統(tǒng)以及存儲(chǔ)子系統(tǒng)；其中，所述主處理器基于riscv指令集設(shè)計(jì)實(shí)現(xiàn)，被配置為執(zhí)行電力電子設(shè)備的完整控制流程；所述協(xié)處理器被配置為對(duì)所述主處理器傳輸?shù)臄?shù)據(jù)進(jìn)行邊緣計(jì)算，并將計(jì)算結(jié)果反饋至所述主處理器；所述通用外設(shè)子系統(tǒng)被配置為實(shí)現(xiàn)所述主處理器與通用外接設(shè)備之間的數(shù)據(jù)通信；所述專用外設(shè)子系統(tǒng)被配置為根據(jù)所述主處理器對(duì)多電平拓?fù)浣Y(jié)構(gòu)設(shè)備的控制需求，生成多電平拓?fù)浣Y(jié)構(gòu)設(shè)備的多路控制脈沖信號(hào)；所述專用加速子系統(tǒng)被配置為根據(jù)所述主處理器選擇的控制算法，對(duì)輸入的數(shù)據(jù)進(jìn)行加速運(yùn)算；所述中斷子系統(tǒng)被配置為處理中斷請(qǐng)求。

3、在一些實(shí)施例中，所述協(xié)處理器至少包括：預(yù)取和寫回模塊、中間存儲(chǔ)器、第一數(shù)據(jù)移動(dòng)和格式化模塊、先入先出隊(duì)列、處理單元陣列以及第二數(shù)據(jù)移動(dòng)和格式化模塊；其中，所述預(yù)取和寫回模塊通過總線接口與所述主處理器通信，獲取需要處理的數(shù)據(jù)，并發(fā)送至所述中間存儲(chǔ)器，所述中間存儲(chǔ)器將數(shù)據(jù)發(fā)送至所述第一數(shù)據(jù)移動(dòng)和格式化模塊，所述第一數(shù)據(jù)移動(dòng)和格式化模塊將所述數(shù)據(jù)發(fā)送至所述先入先出隊(duì)列，所述先入先出隊(duì)列將數(shù)據(jù)輸入至所述處理單元陣列中與當(dāng)前操作類型對(duì)應(yīng)的處理單元中，當(dāng)前處理單元完成計(jì)算后將計(jì)算結(jié)果向右或向下傳遞，直至形成迭代計(jì)算結(jié)果寫入所述第一數(shù)據(jù)移動(dòng)和格式化模塊中，所述第一數(shù)據(jù)移動(dòng)和格式化模塊根據(jù)迭代計(jì)算結(jié)果判斷是否完成邊緣計(jì)算，在完成的情況下，將所述迭代計(jì)算結(jié)果寫入所述中間存儲(chǔ)器，所述預(yù)取和寫回模塊將所述中間存儲(chǔ)器中的計(jì)算結(jié)果寫回至所述主處理器，在未完成邊緣計(jì)算的情況下，所述第一數(shù)據(jù)移動(dòng)和格式化模塊將所述迭代計(jì)算結(jié)果寫入所述第二數(shù)據(jù)移動(dòng)和格式化模塊，所述第二數(shù)據(jù)移動(dòng)和格式化模塊將所述迭代計(jì)算結(jié)果寫入所述處理單元陣列以完成下一輪迭代計(jì)算，直至第一數(shù)據(jù)移動(dòng)和格式化模塊判斷邊緣計(jì)算完成。

4、在一些實(shí)施例中，所述操作類型至少包括：逐元操作、激活操作、rnn激活操作、歸一化操作、池化操作和脈動(dòng)操作。

5、在一些實(shí)施例中，所述專用外設(shè)子系統(tǒng)至少包括：pwm脈沖生成模塊、adc脈沖生成模塊以及qep脈沖生成模塊。

6、在一些實(shí)施例中，所述pwm脈沖生成模塊至少包括：時(shí)基單元，用于生成pwm脈沖所需的基本時(shí)間基準(zhǔn)和控制邏輯；計(jì)數(shù)比較單元，用于根據(jù)所述時(shí)基單元的配置啟動(dòng)計(jì)數(shù)器，并依據(jù)內(nèi)核設(shè)置的周期寄存器、比較值寄存器以及比較邏輯寄存器生成當(dāng)前計(jì)數(shù)器的狀態(tài)信號(hào)；動(dòng)作單元，用于根據(jù)所述狀態(tài)信號(hào)和所述基本時(shí)間基準(zhǔn)生成多路pwm脈沖信號(hào)；死區(qū)控制單元，用于對(duì)所述多路pwm脈沖信號(hào)進(jìn)行死區(qū)控制；錯(cuò)誤控制單元，用于監(jiān)測(cè)專用外設(shè)子系統(tǒng)外部是否需要緊急封鎖輸出的脈沖信號(hào)，在不需要緊急封鎖的情況下，將所述多路pwm脈沖信號(hào)通過通用輸入輸出接口輸出至多電平拓?fù)浣Y(jié)構(gòu)設(shè)備；事件觸發(fā)單元，用于根據(jù)所述時(shí)基單元、所述計(jì)數(shù)比較單元以及所述動(dòng)作單元的當(dāng)前狀態(tài)，生成中斷請(qǐng)求。

7、在一些實(shí)施例中，所述多路pwm脈沖信號(hào)為8路pwm脈沖信號(hào)。

8、在一些實(shí)施例中，所述控制算法至少包括：矢量控制算法、pid控制算法、自適應(yīng)控制算法、模糊邏輯控制算法、預(yù)測(cè)控制算法以及滑膜控制算法；所述專用加速子系統(tǒng)至少包括：矢量控制加速模塊、pid控制加速模塊、自適應(yīng)控制加速模塊、模糊邏輯控制加速模塊、預(yù)測(cè)控制加速模塊以及滑膜控制加速模塊。

9、在一些實(shí)施例中，所述通用外設(shè)子系統(tǒng)至少包括：通用輸入輸出接口、串行通信接口、多主控總線接口以及全雙工同步串行通信接口。

10、在一些實(shí)施例中，所述總線為高級(jí)微控制器總線amba。

11、本公開實(shí)施例還提供了一種電力電子設(shè)備，至少包括如上述的異構(gòu)雙核處理器系統(tǒng)。

12、本公開實(shí)施例的有益效果在于：構(gòu)建主處理器和協(xié)處理器的異構(gòu)雙核專用處理器體系架構(gòu)，主處理器用于執(zhí)行高實(shí)時(shí)高可靠的控制算法，并通過標(biāo)準(zhǔn)總線擴(kuò)展專用外設(shè)子系統(tǒng)滿足高開關(guān)頻率和多電平拓?fù)浣Y(jié)構(gòu)等控制密集型應(yīng)用需求，通過專用加速子系統(tǒng)實(shí)現(xiàn)基于硬件的加速控制，協(xié)處理器則用于執(zhí)行計(jì)算密集型的邊緣智能算法，滿足未來電力電子設(shè)備對(duì)故障預(yù)測(cè)、健康管理等邊緣智能計(jì)算的計(jì)算密集型應(yīng)用需求。

技術(shù)特征：

1.一種電力電子設(shè)備的異構(gòu)雙核處理器系統(tǒng)，其特征在于，至少包括：

2.根據(jù)權(quán)利要求1所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述協(xié)處理器至少包括：

3.根據(jù)權(quán)利要求2所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述操作類型至少包括：逐元操作、激活操作、rnn激活操作、歸一化操作、池化操作和脈動(dòng)操作。

4.根據(jù)權(quán)利要求1所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述專用外設(shè)子系統(tǒng)至少包括：pwm脈沖生成模塊、adc脈沖生成模塊以及qep脈沖生成模塊。

5.根據(jù)權(quán)利要求4所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述pwm脈沖生成模塊至少包括：

6.根據(jù)權(quán)利要求5所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述多路pwm脈沖信號(hào)為8路pwm脈沖信號(hào)。

7.根據(jù)權(quán)利要求1所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述控制算法至少包括：矢量控制算法、pid控制算法、自適應(yīng)控制算法、模糊邏輯控制算法、預(yù)測(cè)控制算法以及滑膜控制算法；

8.根據(jù)權(quán)利要求1所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述通用外設(shè)子系統(tǒng)至少包括：通用輸入輸出接口、串行通信接口、多主控總線接口以及全雙工同步串行通信接口。

9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的異構(gòu)雙核處理器系統(tǒng)，其特征在于，所述總線為高級(jí)微控制器總線amba。

10.一種電力電子設(shè)備，其特征在于，至少包括如權(quán)利要求1至9中任一項(xiàng)所述的異構(gòu)雙核處理器系統(tǒng)。

技術(shù)總結(jié)
本公開提供了一種電力電子設(shè)備的異構(gòu)雙核處理器系統(tǒng)及電力電子設(shè)備。該系統(tǒng)包括：主處理器以及與所述主處理器通過總線通信的協(xié)處理器、通用外設(shè)子系統(tǒng)、專用外設(shè)子系統(tǒng)、專用加速子系統(tǒng)、中斷子系統(tǒng)以及存儲(chǔ)子系統(tǒng)。本公開構(gòu)建主處理器和協(xié)處理器的異構(gòu)雙核專用處理器體系架構(gòu)，主處理器用于執(zhí)行高實(shí)時(shí)高可靠的控制算法，并通過標(biāo)準(zhǔn)總線擴(kuò)展專用外設(shè)子系統(tǒng)滿足高開關(guān)頻率和多電平拓?fù)浣Y(jié)構(gòu)等控制密集型應(yīng)用需求，通過專用加速子系統(tǒng)實(shí)現(xiàn)基于硬件的加速控制，協(xié)處理器則用于執(zhí)行計(jì)算密集型的邊緣智能算法，滿足未來電力電子設(shè)備對(duì)故障預(yù)測(cè)、健康管理等邊緣智能計(jì)算的計(jì)算密集型應(yīng)用需求。

技術(shù)研發(fā)人員：吳珮粼,肖雅博,劉蒼,齊奇,王桓,歐陽永艷
受保護(hù)的技術(shù)使用者：寧波甬華創(chuàng)芯科技發(fā)展有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15