本說(shuō)明書(shū)涉及通信，尤其涉及一種訪問(wèn)芯片的方法和網(wǎng)絡(luò)設(shè)備。

背景技術(shù)：

1、cmd：命令字；

2、rd：寫(xiě)使能信號(hào)；

3、we：讀使能信號(hào)；

4、miso：從設(shè)備發(fā)送，主設(shè)備接收的信號(hào)；

5、mosi：主設(shè)備發(fā)送，從設(shè)備接收的信號(hào)；

6、如圖1所示的一種cpu訪問(wèn)phy芯片的架構(gòu)圖，cpu訪問(wèn)芯片(如phy芯片)時(shí)，通常采用間接訪問(wèn)方式，在邏輯器件內(nèi)部設(shè)置phy選擇寄存器、芯片物理地址寄存器、地址寄存器、寫(xiě)數(shù)據(jù)寄存器、讀數(shù)據(jù)寄存器、操作控制寄存器。通過(guò)spi訪問(wèn)邏輯器件內(nèi)部寄存器的方式來(lái)間接訪問(wèn)從設(shè)備的mdio接口。

7、隨著cpu的發(fā)展及精簡(jiǎn)化，管理總線切換到spi，速率也逐漸提升，但單板phy芯片等的mdio訪問(wèn)接口沒(méi)有同步升級(jí)，導(dǎo)致訪問(wèn)phy芯片的效率提升不明顯。

技術(shù)實(shí)現(xiàn)思路

1、為克服相關(guān)技術(shù)中存在的問(wèn)題，本說(shuō)明書(shū)提供了一種訪問(wèn)芯片的方法和網(wǎng)絡(luò)設(shè)備。

2、根據(jù)本說(shuō)明書(shū)實(shí)施例的第一方面，提供一種訪問(wèn)芯片的方法，所述方法包括：

3、cpu獲取待訪問(wèn)芯片的關(guān)鍵信息；

4、將所述關(guān)鍵信息加載到spi幀中，并通過(guò)邏輯器件訪問(wèn)待訪問(wèn)芯片；

5、其中，所述關(guān)鍵信息包括：mdio通道地址、芯片物理地址、mdio操作地址、mdio讀/寫(xiě)數(shù)據(jù)和訪問(wèn)方式標(biāo)識(shí)中的部分或全部。

6、其中，所述方法還包括：

7、cpu從存儲(chǔ)介質(zhì)中讀取各芯片的關(guān)鍵信息，并記錄各芯片與各關(guān)鍵信息的對(duì)應(yīng)關(guān)系。

8、其中，所述訪問(wèn)方式標(biāo)識(shí)包括：讀操作標(biāo)識(shí)和寫(xiě)操作標(biāo)識(shí)。

9、其中，所述將所述關(guān)鍵信息加載到spi幀中，包括：

10、將訪問(wèn)方式標(biāo)識(shí)加載到spi中的c0-c7位中，將mdio通道地址加載到spi中的s0-s3位中，將芯片物理地址加載到spi中的pa0-pa3位中，將mdio操作地址加載到a0-a15位中，將mdio讀/寫(xiě)數(shù)據(jù)加載到d0-d15位中。

11、其中，所述待訪問(wèn)芯片包括phy芯片。

12、通過(guò)上述各實(shí)施例可以看出，通過(guò)優(yōu)化spi和邏輯內(nèi)部數(shù)據(jù)幀處理格式，從原來(lái)每次mdio訪問(wèn)需要至少5次spi操作，簡(jiǎn)化為每次mdio訪問(wèn)僅需要1次spi操作。可以大幅度提高cpu間接訪問(wèn)mdio外設(shè)的訪問(wèn)速度。以25mhz?spi為例，一次mdio訪問(wèn)可縮短10us，整個(gè)單板訪問(wèn)效率提升500％。提升設(shè)備性能，優(yōu)化設(shè)備啟動(dòng)時(shí)間。

13、根據(jù)本說(shuō)明書(shū)實(shí)施例的第二方面，提供一種網(wǎng)絡(luò)設(shè)備，所述網(wǎng)絡(luò)設(shè)備包括：cpu、邏輯器件和phy芯片；

14、所述cpu獲取待訪問(wèn)phy芯片的關(guān)鍵信息；

15、將所述關(guān)鍵信息加載到spi幀中，并通過(guò)邏輯器件訪問(wèn)所述phy芯片；

16、其中，所述關(guān)鍵信息包括：mdio通道地址、芯片物理地址、mdio操作地址、mdio讀/寫(xiě)數(shù)據(jù)和訪問(wèn)方式標(biāo)識(shí)中的部分或全部。

17、其中，所述cpu從存儲(chǔ)介質(zhì)中讀取各phy芯片的關(guān)鍵信息，并記錄各phy芯片與各關(guān)鍵信息的對(duì)應(yīng)關(guān)系。

18、其中，所述訪問(wèn)方式標(biāo)識(shí)包括：讀操作標(biāo)識(shí)和寫(xiě)操作標(biāo)識(shí)。

19、其中，所述將所述關(guān)鍵信息加載到spi幀中，包括：

20、將訪問(wèn)方式標(biāo)識(shí)加載到spi中的c0-c7位中，將mdio通道地址加載到spi中的s0-s3位中，將芯片物理地址加載到spi中的pa0-pa3位中，將mdio操作地址加載到a0-a15位中，將mdio讀/寫(xiě)數(shù)據(jù)加載到d0-d15位中。

21、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本說(shuō)明書(shū)。

技術(shù)特征：

1.一種訪問(wèn)芯片的方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述訪問(wèn)方式標(biāo)識(shí)包括：讀操作標(biāo)識(shí)和寫(xiě)操作標(biāo)識(shí)。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將所述關(guān)鍵信息加載到spi幀中，包括：

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述待訪問(wèn)芯片包括phy芯片。

6.一種網(wǎng)絡(luò)設(shè)備，其特征在于，所述網(wǎng)絡(luò)設(shè)備包括：cpu、邏輯器件和phy芯片；

7.根據(jù)權(quán)利要求6所述的網(wǎng)絡(luò)設(shè)備，其特征在于，

8.根據(jù)權(quán)利要求6所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述訪問(wèn)方式標(biāo)識(shí)包括：讀操作標(biāo)識(shí)和寫(xiě)操作標(biāo)識(shí)。

9.根據(jù)權(quán)利要求6所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述將所述關(guān)鍵信息加載到spi幀中，包括：

技術(shù)總結(jié)
本說(shuō)明書(shū)提供一種訪問(wèn)芯片的方法和網(wǎng)絡(luò)設(shè)備，該方法包括：CPU獲取待訪問(wèn)芯片的關(guān)鍵信息，將所述關(guān)鍵信息加載到SPI幀中，并通過(guò)邏輯器件訪問(wèn)待訪問(wèn)芯片。通過(guò)該方法，可以提高CPU訪問(wèn)芯片的效率。

技術(shù)研發(fā)人員：陳天宇,馬泉泉
受保護(hù)的技術(shù)使用者：新華三技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15