本技術(shù)涉及計(jì)算機(jī)，具體涉及一種錯(cuò)誤處理方法、相關(guān)設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、片上系統(tǒng)(system?on?chip，soc)提供了很多錯(cuò)誤處理機(jī)制，通過這些錯(cuò)誤處理機(jī)制及時(shí)發(fā)現(xiàn)系統(tǒng)運(yùn)行過程中出現(xiàn)的錯(cuò)誤并予以處理，從而確保系統(tǒng)運(yùn)行的可靠性。

2、以配置ras(reliability?availability?serviceability，可靠性、可用性和可維護(hù)性)機(jī)制的soc為例，soc包括處理器、ras單元以及至少一個(gè)用于實(shí)現(xiàn)預(yù)設(shè)功能的功能單元，當(dāng)soc中任一功能單元出現(xiàn)錯(cuò)誤時(shí)，該功能單元首先將錯(cuò)誤信息發(fā)送至ras單元，ras單元響應(yīng)于該錯(cuò)誤信息向處理器發(fā)送中斷信號(hào)，處理器在接收到中斷信號(hào)后，獲取預(yù)先存儲(chǔ)于內(nèi)存中用于處理該錯(cuò)誤的指令序列，并向發(fā)生錯(cuò)誤的功能單元發(fā)送所得指令序列，進(jìn)而解決或排除功能單元所出現(xiàn)的錯(cuò)誤。

3、發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有的錯(cuò)誤處理機(jī)制在面對(duì)錯(cuò)誤數(shù)量較少的情況時(shí)，能夠有效處理錯(cuò)誤，但是，一旦系統(tǒng)中錯(cuò)誤的數(shù)量發(fā)生爆發(fā)式增長，處理器便會(huì)陷入長時(shí)間的處理流程，嚴(yán)重占用處理器的資源，影響處理器處理其他任務(wù)，從而降低處理器以及整個(gè)片上系統(tǒng)的性能。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本技術(shù)致力于提供一種錯(cuò)誤處理方法、相關(guān)設(shè)備及存儲(chǔ)介質(zhì)，通過總線監(jiān)聽模塊處理錯(cuò)誤，釋放處理器資源，確保錯(cuò)誤處理過程不影響處理器以及整個(gè)片上系統(tǒng)的運(yùn)行性能。

2、第一方面，本技術(shù)提供一種錯(cuò)誤處理方法，應(yīng)用于片上系統(tǒng)，所述片上系統(tǒng)包括片上網(wǎng)絡(luò)以及分別與所述片上網(wǎng)絡(luò)相連的處理器、錯(cuò)誤上報(bào)單元、總線監(jiān)聽模塊以及至少一個(gè)功能單元，所述方法包括由所述總線監(jiān)聽模塊執(zhí)行的以下步驟：

3、響應(yīng)于第一中斷信號(hào)，獲取待處理錯(cuò)誤的目標(biāo)錯(cuò)誤標(biāo)識(shí)，其中，所述第一中斷信號(hào)由所述錯(cuò)誤上報(bào)單元根據(jù)發(fā)生所述待處理錯(cuò)誤的異常功能單元提供的錯(cuò)誤信息觸發(fā)；

4、基于錯(cuò)誤標(biāo)識(shí)與預(yù)設(shè)指令序列之間的預(yù)設(shè)映射關(guān)系，確定所述目標(biāo)錯(cuò)誤標(biāo)識(shí)對(duì)應(yīng)的目標(biāo)指令序列，其中，每一組所述預(yù)設(shè)指令序列用于處理一種錯(cuò)誤；

5、通過所述片上網(wǎng)絡(luò)向所述異常功能單元發(fā)送所述目標(biāo)指令序列，以處理所述待處理錯(cuò)誤。

6、在一種可選的實(shí)施方式中，所述基于錯(cuò)誤標(biāo)識(shí)與預(yù)設(shè)指令序列之間的預(yù)設(shè)映射關(guān)系，確定所述目標(biāo)錯(cuò)誤標(biāo)識(shí)對(duì)應(yīng)的目標(biāo)指令序列，包括：

7、判斷所述目標(biāo)錯(cuò)誤標(biāo)識(shí)是否有效；

8、若所述目標(biāo)錯(cuò)誤標(biāo)識(shí)有效，基于錯(cuò)誤標(biāo)識(shí)與預(yù)設(shè)指令序列之間的預(yù)設(shè)映射關(guān)系，確定所述目標(biāo)錯(cuò)誤標(biāo)識(shí)對(duì)應(yīng)的目標(biāo)指令序列。

9、在一種可選的實(shí)施方式中，所述獲取待處理錯(cuò)誤的目標(biāo)錯(cuò)誤標(biāo)識(shí)，包括：

10、向所述錯(cuò)誤上報(bào)單元發(fā)送標(biāo)識(shí)查詢請(qǐng)求；

11、獲取所述錯(cuò)誤上報(bào)單元響應(yīng)于所述標(biāo)識(shí)查詢請(qǐng)求反饋的待處理錯(cuò)誤對(duì)應(yīng)的目標(biāo)錯(cuò)誤標(biāo)識(shí)。

12、在一種可選的實(shí)施方式中，創(chuàng)建所述預(yù)設(shè)映射關(guān)系的過程，包括：

13、獲取錯(cuò)誤標(biāo)識(shí)，所述錯(cuò)誤標(biāo)識(shí)由所述處理器在向目標(biāo)功能單元注入預(yù)設(shè)錯(cuò)誤后創(chuàng)建，所述目標(biāo)功能單元包括所述至少一個(gè)功能單元中的任意一個(gè)；

14、響應(yīng)于所述處理器的使能信號(hào)，記錄所述處理器向所述目標(biāo)功能單元發(fā)送的預(yù)設(shè)指令序列，所述預(yù)設(shè)指令序列用于處理所述預(yù)設(shè)錯(cuò)誤；

15、建立所述錯(cuò)誤標(biāo)識(shí)與所述預(yù)設(shè)指令序列之間的對(duì)應(yīng)關(guān)系，得到所述預(yù)設(shè)映射關(guān)系。

16、在一種可選的實(shí)施方式中，記錄所述處理器向所述目標(biāo)功能單元發(fā)送的預(yù)設(shè)指令序列，包括：

17、判斷所述錯(cuò)誤標(biāo)識(shí)是否有效；

18、若所述錯(cuò)誤標(biāo)識(shí)有效，記錄所述處理器向所述目標(biāo)功能單元發(fā)送的預(yù)設(shè)指令序列；

19、若所述錯(cuò)誤標(biāo)識(shí)無效，發(fā)送表征所述錯(cuò)誤標(biāo)識(shí)無效的第一通知信息。

20、在一種可選的實(shí)施方式中，記錄所述處理器向所述目標(biāo)功能單元發(fā)送的預(yù)設(shè)指令序列，包括：

21、響應(yīng)于使能信號(hào)，獲取所述處理器通過所述片上網(wǎng)絡(luò)向所述目標(biāo)功能單元發(fā)送的總線信號(hào)；

22、解析所述總線信號(hào)，得到預(yù)設(shè)指令序列；

23、響應(yīng)于去使能信號(hào)，停止接收所述總線信號(hào)。

24、在一種可選的實(shí)施方式中，在獲取所述處理器通過所述片上網(wǎng)絡(luò)向所述目標(biāo)功能單元發(fā)送的總線信號(hào)之前，還包括：

25、向所述處理器發(fā)送表征記錄功能成功打開的第二通知信息，所述第二通知信息用于觸發(fā)所述處理器通過所述片上網(wǎng)絡(luò)向所述目標(biāo)功能單元發(fā)送的總線信號(hào)。

26、第二方面，本技術(shù)提供一種錯(cuò)誤處理方法，應(yīng)用于片上系統(tǒng)，所述片上系統(tǒng)包括片上網(wǎng)絡(luò)、分別與所述片上網(wǎng)絡(luò)相連的處理器、錯(cuò)誤上報(bào)單元、總線監(jiān)聽模塊以及至少一個(gè)功能單元，所述方法包括由所述處理器執(zhí)行的以下步驟：

27、向目標(biāo)功能單元注入預(yù)設(shè)錯(cuò)誤，所述目標(biāo)功能單元包括所述至少一個(gè)功能單元中的任意一個(gè)；

28、響應(yīng)于第二中斷信號(hào)，創(chuàng)建錯(cuò)誤標(biāo)識(shí)，所述第二中斷信號(hào)由所述錯(cuò)誤上報(bào)單元根據(jù)所述目標(biāo)功能單元響應(yīng)于所述預(yù)設(shè)錯(cuò)誤所反饋的錯(cuò)誤信息觸發(fā)；

29、發(fā)送使能信號(hào)，并向所述目標(biāo)功能單元發(fā)送預(yù)設(shè)指令序列，所述預(yù)設(shè)指令序列用于處理所述預(yù)設(shè)錯(cuò)誤，所述使能信號(hào)用于觸發(fā)所述總線監(jiān)聽模塊記錄所述預(yù)設(shè)指令序列，并建立所述錯(cuò)誤標(biāo)識(shí)與所述預(yù)設(shè)指令序列之間的預(yù)設(shè)映射關(guān)系。

30、在一種可選的實(shí)施方式中，本技術(shù)第二方面提供的錯(cuò)誤處理方法，還包括：

31、獲取第一通知信息，所述第一通知信息用于表征所述錯(cuò)誤標(biāo)識(shí)無效；

32、響應(yīng)于所述第一通知信息，更新所述錯(cuò)誤標(biāo)識(shí)。

33、在一種可選的實(shí)施方式中，向所述目標(biāo)功能單元發(fā)送預(yù)設(shè)指令序列，包括：

34、獲取第二通知信息，所述第二通知信息由所述總線監(jiān)聽模塊在成功打開記錄功能后發(fā)出；

35、響應(yīng)于所述第二通知信息，向所述目標(biāo)功能單元發(fā)送預(yù)設(shè)指令序列。

36、在一種可選的實(shí)施方式中，本技術(shù)第二方面提供的錯(cuò)誤處理方法，還包括：

37、向所述錯(cuò)誤上報(bào)單元發(fā)送所述錯(cuò)誤標(biāo)識(shí)，以使所述錯(cuò)誤上報(bào)單元建立所述預(yù)設(shè)錯(cuò)誤與所述錯(cuò)誤標(biāo)識(shí)之間的對(duì)應(yīng)關(guān)系。

38、第三方面，本技術(shù)提供一種總線監(jiān)聽模塊，所述總線監(jiān)聽模塊配置為執(zhí)行如本技術(shù)第一方面任一項(xiàng)所述的錯(cuò)誤處理方法。

39、第四方面，本技術(shù)提供一種處理器，所述處理器配置為執(zhí)行如本技術(shù)第二方面任一項(xiàng)所述的錯(cuò)誤處理方法。

40、第五方面，本技術(shù)提供一種片上系統(tǒng)，包括：片上網(wǎng)絡(luò)、錯(cuò)誤上報(bào)單元、至少一個(gè)功能單元、如本技術(shù)第三方面所述的總線監(jiān)聽模塊以及如本技術(shù)第四方面所述的處理器，其中，

41、所述錯(cuò)誤上報(bào)單元、各所述功能單元、所述總線監(jiān)聽模塊以及所述處理器分別與所述片上網(wǎng)絡(luò)相連。

42、第六方面，本技術(shù)提供一種電子設(shè)備，包括：如本技術(shù)第五方面所述的片上系統(tǒng)。

43、第七方面，本技術(shù)提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被執(zhí)行時(shí)實(shí)現(xiàn)如本技術(shù)第一方面，或者，第二方面任一項(xiàng)所述的錯(cuò)誤處理方法。

44、基于上述內(nèi)容，本技術(shù)提供的錯(cuò)誤處理方法，應(yīng)用于片上系統(tǒng)，該片上系統(tǒng)包括片上網(wǎng)絡(luò)、與片上網(wǎng)絡(luò)相連的處理器、錯(cuò)誤上報(bào)單元、總線監(jiān)聽模塊以及至少一個(gè)功能單元，錯(cuò)誤上報(bào)單元根據(jù)發(fā)生待處理錯(cuò)誤的異常功能單元提供的錯(cuò)誤信息觸發(fā)第一中斷信號(hào)，總線監(jiān)聽模塊響應(yīng)于第一中斷信號(hào)，獲取待處理錯(cuò)誤的目標(biāo)錯(cuò)誤標(biāo)識(shí)，并基于錯(cuò)誤標(biāo)識(shí)與預(yù)設(shè)指令序列之間的預(yù)設(shè)映射關(guān)系，確定目標(biāo)錯(cuò)誤標(biāo)識(shí)對(duì)應(yīng)的目標(biāo)指令序列，總線監(jiān)聽模塊利用片上網(wǎng)絡(luò)向異常功能單元發(fā)送目標(biāo)指令序列，從而通過目標(biāo)指令序列處理該待處理錯(cuò)誤，由此可見，本技術(shù)提供的錯(cuò)誤處理方法，異常功能單元的錯(cuò)誤處理由總線監(jiān)聽模塊完成，整個(gè)錯(cuò)誤處理過程不需要處理器參與，相較于現(xiàn)有技術(shù)，可以有效釋放處理器用于處理錯(cuò)誤的資源，確保錯(cuò)誤處理過程不影響處理器以及整個(gè)片上系統(tǒng)的運(yùn)行性能。