專利名稱：記憶體陣列的程序化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體陣列的操作方法，特別是涉及一種記憶體陣列的程序化方法。
背景技術(shù)：
半導(dǎo)體記憶體可分為揮發(fā)性記憶體與非揮發(fā)性記憶體，其中非揮發(fā)性記憶體可在無電源情況下保留資料，因此廣泛應(yīng)用在長期資料的儲存。此外，非揮發(fā)性記憶體的種類甚多，目前又以快閃記憶體(Flash Memory)為主流商品，主要用于電腦、周邊商品、攜帶式系統(tǒng)、移動通信以及消費(fèi)性電子...等?！愣?傳統(tǒng)的快閃記憶體大多是采用Fowler-Nordheim(簡稱FN)穿隧效應(yīng)來寫入資料。但是，利用FN穿隧效應(yīng)來進(jìn)行寫入的動作，需要較高的操作電壓以及較高的柵極率禹合率(gate-coupling ratio,簡稱 GCR)。由此可見，上述現(xiàn)有的記憶體陣列的程序化方法在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般方法又沒有適切的方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的記憶體陣列的程序化方法，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的記憶體陣列的程序化方法存在的缺陷，而提供一種新的記憶體陣列的程序化方法，所要解決的技術(shù)問題是使其在程序化階段內(nèi)浮接位元線，以藉此降低流經(jīng)記憶胞串的電流，進(jìn)而有助于降低記憶體陣列的功率消耗，非常適于實用。本發(fā)明的另一目的在于，提供一種新記憶體陣列的程序化方法，所要解決的技術(shù)問題是使其藉由位元線在浮接狀態(tài)下所貢獻(xiàn)的等效電容，來致使位于不同字元線上的記憶胞皆具有相同的程序化速度，進(jìn)而有助于增加記憶體陣列的可靠性與整體效能，從而更加適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶體陣列的程序化方法。其中，記憶體陣列包括由第一晶體管、多個記憶胞與第二晶體管串接而成的記憶胞串，且記憶體陣列的程序化方法包括下列步驟。在設(shè)定階段內(nèi)，關(guān)閉這些記憶胞中的切換記憶胞，并施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)。在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并提供斜波信號至與切換記憶胞電性相連的字元線。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。前述的記憶體陣列的程序化方法，其中所述的記憶體陣列還包括第三晶體管。其中，第三晶體管的源極端電性連接至位元線，且上述的施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)的步驟包括:開啟這些記憶胞中除切換記憶胞以外的記憶胞；導(dǎo)通第一晶體管、第二晶體管與第三晶體管；提供第一電壓至第三晶體管的漏極端；以及，提供第二電壓至與第二晶體管電性相連的共源極線。前述的記憶體陣列的程序化方法，還包括，在程序化階段內(nèi)關(guān)閉第三晶體管，以浮接與記憶胞串相連的位元線。前述的記憶體陣列的程序化方法，其中提供斜波信號至與切換記憶胞電性相連的字元線的步驟包括:在程序化階段中的第一子期間，提供電壓準(zhǔn)位逐漸上升的第一子斜波信號至字元線；以及，在程序化階段中的第二子期間，提供電壓準(zhǔn)位逐漸下降的第二子斜波信號至字元線。其中，斜波信號是由第一子斜波信號與第二子斜波信號所構(gòu)成。前述的記憶體陣列的程序化方法，其中當(dāng)?shù)谝浑妷号c第二電壓之間的電壓差大于預(yù)設(shè)電壓時，在程序化階段內(nèi)程序化這些記憶胞中與切換記憶胞相鄰的選定記憶胞。此外，當(dāng)?shù)谝浑妷号c第二電壓之間的電壓差不大于預(yù)設(shè)電壓時，在程序化階段內(nèi)禁止選定記憶胞的程序化。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種記憶體陣列的程序化方法。其中，記憶體陣列包括由第一晶體管、多個記憶胞與第二晶體管串接而成的記憶胞串，且記憶體陣列的程序化方法包括下列步驟。在設(shè)定階段內(nèi)，關(guān)閉這些記憶胞中的切換記憶胞，并施加第一電壓至切換記憶胞的第一源極/漏極區(qū)，且關(guān)閉第二晶體管。在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并施加第二電壓至切換記憶胞的第二源極/漏極區(qū)，且提供斜波信號至與切換記憶胞電性相連的字元線。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。前述的記憶體陣列的程序化方法，其中所述的記憶體陣列還包括一第三晶體管，該第三晶體管的源極端電性連接至該位元線，且施加該第一電壓至該切換記憶胞的該第一源極/漏極區(qū)的步驟包括:開啟該些記憶胞中除該切換記憶胞以外的記憶胞；導(dǎo)通該第一晶體管與該第三晶體管；以及提供該第一電壓至該第三晶體管的漏極端。前述的記憶體陣列的程序化方法，還包括:在該程序化階段內(nèi)，關(guān)閉該第三晶體管，以浮接與該記憶胞串相連的該位元線。前述的記憶體陣列的程序化方法，其中施加該第二電壓至該切換記憶胞的該第二源極/漏極區(qū)的步驟包括:導(dǎo)通該第二晶體管；以及提供該第二電壓至與該第二晶體管電性相連的一共源極線。前述的記憶體陣列的程序化方法，其中提供該斜波信號至與該切換記憶胞電性相連的該字元線的步驟包括:在該程序化階段中的一第一子期間，提供電壓準(zhǔn)位逐漸上升的一第一子斜波信號至該字元線；以及在該程序化階段中的一第二子期間，提供電壓準(zhǔn)位逐漸下降的一第二子斜波信號至該字元線，其中該斜波信號是由該第一子斜波信號與該第二子斜波信號所構(gòu)成。前述的記憶體陣列的程序化方法，其中當(dāng)該第一電壓與該第二電壓之間的電壓差大于一預(yù)設(shè)電壓時，該程序化階段內(nèi)程序化該些記憶胞中與該切換記憶胞相鄰的一選定記憶胞，當(dāng)該第一電壓與第二電壓之間的電壓差不大于該預(yù)設(shè)電壓時，在該程序化階段內(nèi)禁止該選定記憶胞的程序化。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明記憶體陣列的程序化方法至少具有下列優(yōu)點(diǎn)及有益效果:本發(fā)明通過先施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，并藉由位元線的浮接以及供應(yīng)至切換記憶胞的斜波信號來程序化選定記憶胞。藉此，由于位元線在程序化階段內(nèi)是處在浮接的狀態(tài)，故可降低流經(jīng)記憶胞串的電流。再者，本發(fā)明可藉由位元線在浮接狀態(tài)下所貢獻(xiàn)的等效電容，來致使位于不同字元線上的選定記憶胞皆具有相同的程序化速度。綜上所述，本發(fā)明是有關(guān)于一種記憶體陣列的程序化方法，其中，記憶體陣列包括由第一晶體管、多個記憶胞與第二晶體管串接而成的記憶胞串，且記憶體陣列的程序化方法包括下列步驟。在設(shè)定階段內(nèi)，關(guān)閉這些記憶胞中的切換記憶胞，并施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)。在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并提供斜波信號至與切換記憶胞電性相連的字元線。本發(fā)明在技術(shù)上有顯著的進(jìn)步，具有明顯的積極效果，誠為一新穎、進(jìn)步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1是依據(jù)本發(fā)明的一實施例的記憶體陣列的示意圖。圖2是依據(jù)本發(fā)明的一實施例的記憶體陣列的程序化方法的流程圖。圖3是依據(jù)本發(fā)明的一實施例的程序化記憶體陣列的波形圖。圖4是用以說明步驟S210的細(xì)部步驟的流程圖。圖5與圖6分別是依據(jù)本發(fā)明的另一實施例的程序化記憶體陣列的波形圖。圖7是依據(jù)本發(fā)明 的又一實施例的程序化記憶體陣列的波形圖。圖8是依據(jù)本發(fā)明的另一記憶體陣列的程序化方法的流程圖。100:記憶體陣列110:記憶胞串Sffl:第一晶體管 SW2:第二晶體管SW3:第三晶體管 101 116:記憶胞CP:電容BL:位元線CSL:共源極線SSL:串選擇線GSL:接地選擇線 WLl WL16:字元線Vl:第一電壓Vsl、Vgl:選擇電壓Vpd、Vps:導(dǎo)通電壓 Vpgm:程序化電壓Vsw:切換電壓V2:第二電壓Vpcs:預(yù)充電壓VBL:位元線電壓GND:接地電壓S210、S220:用以說明圖2實施例的各步驟流程T31:設(shè)定階段T32:程序化階段Srp:斜波信號S410 S440:用以說明圖4實施例的各步驟流程S61:第一子斜波信號S62:第二子斜波信號S810、S820:用以說明圖8實施例的各步驟流程
具體實施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的記憶體陣列的程序化方法其具體實施方式
、方法、步驟、特征及其功效，詳細(xì)說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實施方式
的說明，應(yīng)當(dāng)可對本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對本發(fā)明加以限制。圖1是依據(jù)本發(fā)明的一實施例的記憶體陣列的示意圖。參閱圖1所示，記憶體陣列100包括多個記憶胞串，且為了說明方便起見，圖1僅繪示出記憶胞串兒O。其中，記憶胞串Iio包括第一晶體管SW1、多個記憶胞101 116與第二晶體管SW2。第一晶體管SW1、記憶胞101 116與第二晶體管SW2相互串接在位元線BL與共源極線CSL之間。此外，第一晶體管SWl與第二晶體管SW2的柵極端分別電性連接至串選擇線SSL與接地選擇線GSL，且記憶胞101 116電性連接至字元線WLl WL16。記憶體陣列100還包括第三晶體管SW3與電容CP。其中，第三晶體管SW3的源極端電性連接位元線BL，且第三晶體管SW3的漏極端用以接收第一電壓VI。藉此，位元線BL是否可以接收到第一電壓VI，將取決于第三晶體管SW3的導(dǎo)通狀態(tài)。另一方面，電容CP電性連接位元線BL，且電容CP遠(yuǎn)大于記憶胞串110所貢獻(xiàn)的通道電容CH，例如:CP= 100*CH。在實際應(yīng)用上，電容CP可例如是位元線BL的等效電容?；蛘?，電容CP也可由額外所配置的附加電容與位元線BL的等效電容所構(gòu)成。圖2是依據(jù)本發(fā)明的一實施例的記憶體陣列的程序化方法的流程圖，且圖3是依據(jù)本發(fā)明的一實施例的程序化記憶體陣列的波形圖，以下請同時參照圖1至圖3來看記憶體陣列的程序化方法。在此，如圖2的步驟S210所示，在設(shè)定階段內(nèi)，將關(guān)閉多個記憶胞中的切換記憶胞，并施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)。舉例來說，如圖1所示，倘若此刻是要對記憶胞107寫入資料，則記憶胞107將被視為選定記憶胞，而與記憶胞107相鄰的記憶胞108則被視為切換記憶胞，且其余的記憶胞101 106與109 116則被視為非選定記憶胞。為了程序化選定記憶胞107，在設(shè)定階段T 31內(nèi)，將提供切換電壓Vsw至字元線WL8，以關(guān)閉切換記憶胞108。此外，圖4是用以說明步驟S210的細(xì)部步驟的流程圖。以下請同時參照圖1、圖3與圖4來看，步驟S210中施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)的細(xì)部流程。如步驟S410所示，記憶胞101 116中除切換記憶胞108以外的記憶胞，亦即選定記憶胞107與非選定記憶胞101 106與109 116，將被開啟。例如:在設(shè)定階段T31內(nèi)，將提供導(dǎo)通電壓Vpd至字元線WLl WL6，并提供導(dǎo)通電壓Vps至字元線WL9 WL16，以藉此開啟非選定記憶胞101 106與109 116。此外，將提供程序化電壓Vpgm至字元線WL7，以藉此開啟選定記憶胞107。再者，如步驟S420所示，將導(dǎo)通第一晶體管SW1、第二晶體管SW2與第三晶體管Sff30例如:在設(shè)定階段T31內(nèi)，將提供選擇電壓Vsl與Vgl分別至第一晶體管SWl與第二晶體管SW2的柵極端，并提供預(yù)充電壓Vpc s至第三晶體管SW3的柵極端，以藉此導(dǎo)通第一晶體管SW1、第二晶體管SW2與第三晶體管SW3。此外，隨著第一晶體管SWl的導(dǎo)通與記憶胞101 107的開啟，將可形成通道120。再者，隨著第二晶體管SW2的導(dǎo)通與記憶胞109 116的開啟，將可形成通道130。此外，如步驟S430所示，將提供第一電壓Vl至第三晶體管SW3的漏極端。藉此，位元線BL將可接收到第一電壓VI，進(jìn)而通過通道120施加第一電壓Vl至切換記憶胞108的第一源極/漏極區(qū)。此外，此時的第一電壓Vl也會對電容CP進(jìn)行充電。另一方面，如步驟S440所示，將提供第二電壓V2至共源極線CSL。藉此，第二電壓V2將可通過通道130而被施加至切換記憶胞108的第二源極/漏極區(qū)。請繼續(xù)參閱圖1至圖3所示。當(dāng)切換記憶胞108的第一源極/漏極區(qū)與第二源極/漏極區(qū)分別被施加第一電壓Vl與第二電壓V2之后，如步驟S220所示，將在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并提供斜波信號至與切換記憶胞電性相連的字元線。舉例來說，在程序化階段T32內(nèi)，將停止提供預(yù)充電壓Vpcs至第三晶體管SW3的柵極端。藉此，將可關(guān)閉第三晶體管SW3，并進(jìn)而浮接位元線BL。值得注意的是，雖然位元線BL是處在浮接的狀態(tài)，但是由于在設(shè)定階段T31內(nèi)已將第一電壓Vl儲存至電容CP，因此在程序化階段T32的初期，電容CP依舊可以持續(xù)地供應(yīng)第一電壓Vl至位元線BL。此外，在程序化階段T32內(nèi)，將提供電壓準(zhǔn)位逐漸上升的斜波信號Srp至字元線WL8。藉此，隨著斜波信號Srp的電壓準(zhǔn)位的逐漸上升，將致使切換記憶胞108從完全不導(dǎo)通(ful ly-of f)的狀態(tài)逐漸轉(zhuǎn)換成完全導(dǎo)通(fully-on)的狀態(tài)。此外，在程序化階段T 32的初期，電容CP依舊可以持續(xù)地供應(yīng)第一電壓Vl至位元線BL。因此，當(dāng)?shù)谝浑妷篤l與第二電壓V2之間的電壓差大于預(yù)設(shè)電壓時，例如，當(dāng)?shù)谝浑妷篤l與第二電壓V2分別為位元線電壓VBL與接地電壓GND時，隨著切換記憶胞108的導(dǎo)通狀態(tài)的改變，切換記憶胞108的第一源極/漏極區(qū)的電壓將從第一電壓Vl逐漸下拉至第二電壓，并產(chǎn)生由通道130至通道120的電子流。藉此，隨著切換記憶胞108的第一源極/漏極區(qū)的電壓的改變，在某一時刻，將引發(fā)選定記憶胞107的通道內(nèi)的電子有足夠的能量注入至選定記憶胞107的浮置柵內(nèi)，進(jìn)而在程序化階段T32內(nèi)完成對選定記憶胞107的程序化操作。另一方面，當(dāng)?shù)谝浑妷篤l與第二電壓V2之間的電壓差不大于預(yù)設(shè)電壓時，例如，當(dāng)?shù)谝浑妷篤l與第二電壓V2皆為接地電壓GND時，則無法在程序化階段T32內(nèi)程序化選定記憶胞107。換言之，在第二電壓V2被設(shè)定為接地電壓GND的情況下，倘若所提供的第一電壓Vl為如圖3所示的位元線電壓VBL，則可在程序化階段T32程序化選定記憶胞107。反之，倘若所提供的第一電壓Vl為接地電壓GND，則在程序化階段T32內(nèi)將禁止選定記憶胞107被程序化。值得一提的是，在程序化階段T32內(nèi)，位元線BL是處在浮接的狀態(tài)，并由電容CP供應(yīng)其所需的第一電壓VI。因此，在程序化階段T32內(nèi)，位元線BL所接收的第一電壓Vl的位準(zhǔn)將隨著電容CP的放電而逐漸下降，進(jìn)而降低流經(jīng)記憶胞串110的電流。此外，由于電容CP遠(yuǎn)大于記憶胞串110所貢獻(xiàn)的通道電容CH，因此在程序化階段T32內(nèi)不同字元線上的選定記憶胞所看到的等效電容都將趨近于電容CP。因此，位于不同字元線上的選定記憶胞皆具有相同的程序化速度。
再者，雖然圖3列舉了程序化記憶體陣列的波形圖，但其并非用以限定本發(fā)明。舉例來說，圖5與圖6分別是依據(jù)本發(fā)明的另一實施例的程序化記憶體陣列的波形圖。請同時參照圖3與圖5來看，兩者最大不同之處在于，在圖3的實施例中，在設(shè)定階段T31與程序化階段T32內(nèi)，都持續(xù)地供應(yīng)位元線電壓VBL (亦即第一電壓VI)至第三晶體管SW3的漏極端，而在圖5實施例中，僅在設(shè)定階段T31內(nèi)與程序化階段T32的初期，供應(yīng)位元線電壓VBL(亦即第一電壓VI)至第三晶體管SW3的漏極端。然而，由于圖3與圖5實施例皆在程序化階段T32內(nèi)停止提供預(yù)充電壓Vpcs至第三晶體管SW3的柵極端，因此無論在程序化階段T32內(nèi)是否有持續(xù)地供應(yīng)位元線電壓VBL (亦即第一電壓VI)，都將不會影響到在程序化階段T32內(nèi)位元線BL的浮接狀態(tài)。再者，請同時參照圖3與圖6來看，兩者最大不同之處在于，圖6的實施例也是采用與圖5的實施例相同的方式來供應(yīng)位元線電壓VBL (亦即第一電壓VI)。此外，在圖6實施例中，斜波信號Srp是由電壓準(zhǔn)位逐漸上升的第一子斜波信號S61與電壓準(zhǔn)位逐漸下降的第二子斜波信號S62所構(gòu)成。亦即，在圖6的實施例中，在程序化階段中的第一子期間，提供第一子斜波信號S61至字元線WL8，并在程序化階段中的第二子期間，提供第二子斜波信號S62至字元線WL8。藉此，在第一子期間內(nèi)，切換記憶胞108將從完全不導(dǎo)通的狀態(tài)逐漸轉(zhuǎn)換成完全導(dǎo)通的狀態(tài)。此外，在第二子期間內(nèi)，切換記憶胞108將從完全導(dǎo)通的狀態(tài)再逐漸轉(zhuǎn)換成完全不導(dǎo)通的狀態(tài)。如此一來，在程序化階段T32內(nèi)，將可對選定記憶胞107進(jìn)行兩次的程序化操作。更進(jìn)一步來看，圖7是依據(jù)本發(fā)明的又一實施例的程序化記憶體陣列的波形圖。請同時參照圖3與圖7來看，兩者最大不同之處在于，圖7的實施例也是采用與圖5的實施例相同的方式來供應(yīng)位元線電壓VBL (亦即第一電壓VI)。此外，在圖3實施例中，將在設(shè)定階段T31與程序化階段T32內(nèi)，同時供應(yīng)選擇電壓Vsl與Vgl，因此在設(shè)定階段T31與程序化階段T32內(nèi)，第一晶體管SWl與第二晶體管SW2皆是處在導(dǎo)通的狀態(tài)。然而，在圖7的實施例中，是先在設(shè)定階段T31內(nèi)，提供選擇電壓Vsl，之后再在程序化階段T32內(nèi)，提供選擇電壓Vgl。因此，在設(shè)定階段T31內(nèi)，第二晶體管SW2是處在不導(dǎo)通的狀態(tài)，故無法施加第二電壓V2至切換記憶胞108的第二源極/漏極區(qū)。反之，在程序化階段T32內(nèi)，第二晶體管SW2將導(dǎo)通，故可施加第二電壓V2至切換記憶胞108的第二源極/漏極區(qū)。再者，在圖7的實施例中，當(dāng)?shù)诙w管SW2導(dǎo)通后或者隨著第二晶體管SW2的導(dǎo)通，將接著提供斜波信號Srp至字元線WL8。藉此，如同上述各個實施例所述的，此時切換記憶胞108將從完全不導(dǎo)通的狀態(tài)逐漸轉(zhuǎn)換成完全導(dǎo)通的狀態(tài)。相對地，將可依據(jù)第一電壓Vl與第二電壓V2之間的電壓差，來決定是否對選定記憶胞107的程序化操作。據(jù)此，依據(jù)圖7的實施例所列舉的波形圖來看，將可延伸出如圖8所示的另一記憶體陣列的程序化方法的流程圖。其中，如步驟S810所示，在設(shè)定階段內(nèi)，關(guān)閉多個記憶胞中的切換記憶胞，并施加第一電壓至切換記憶胞的第一源極/漏極區(qū)，且關(guān)閉第二晶體管。此夕卜，如步驟S820所示，在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并施加第二電壓至切換記憶胞的第二源極/漏極區(qū)，且提供斜波信號至與切換記憶胞電性相連的字元線。綜觀圖8與圖2所列舉的程序化方法的流程圖來看，如同之前所述的，兩者最大的不同之處在于，兩者施加第二電壓至切換記憶胞的第二源極/漏極區(qū)的時間點(diǎn)是不相同的。但是，圖8與圖2的實施例都是在切換記憶胞108的第一源極/漏極區(qū)與第二源極/漏極區(qū)分別被施加第一電壓Vl與第二電壓V2之后，藉由切換記憶胞108的導(dǎo)通狀態(tài)的改變來程序化選定記憶胞107。因此，圖8的實施例中各步驟的細(xì)部流程皆已包含在上述各實施例中，故在此不予贅述。綜上所述，本發(fā)明是先施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，之后藉由位元線的浮接以及切換記憶胞的導(dǎo)通狀態(tài)的改變來程序化選定記憶胞。藉此，由于位元線在程序化階段內(nèi)是處在浮接的狀態(tài)，故可降低流經(jīng)記憶胞串的電流，進(jìn)而有助于將低記憶體陣列的功率消耗。再者，本發(fā)明可藉由位元線在浮接狀態(tài)下所貢獻(xiàn)的等效電容，來致使位于不同字元線上的選定記憶胞皆具有相同的程序化速度，進(jìn)而有助于增加記憶體陣列的可靠性與整體效能。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶體陣列的程序化方法，其特征在于其中該記憶體陣列包括由一第一晶體管、多個記憶胞與一第二晶體管串接而成的一記憶胞串，且該記憶體陣列的程序化方法包括以下步驟: 在一設(shè)定階段內(nèi)，關(guān)閉該些記憶胞中的一切換記憶胞，并施加一第一電壓與一第二電壓至該切換記憶胞的一第一源極/漏極區(qū)與一第二源極/漏極區(qū)；以及 在一程序化階段內(nèi)，浮接與該記憶胞串相連的一位元線，并提供一斜波信號至與該切換記憶胞電性相連的一字元線。
2.根據(jù)權(quán)利要求1所述的記憶體陣列的程序化方法，其特征在于其中所述的記憶體陣列還包括一第三晶體管，該第三晶體管的源極端電性連接至該位元線，且施加該第一電壓與該第二電壓至該切換記憶胞的該第一源極/漏極區(qū)與該第二源極/漏極區(qū)的步驟包括: 開啟該些記憶胞中除該切換記憶胞以外的記憶胞； 導(dǎo)通該第一晶體管、該第二晶體管與該第三晶體管； 提供該第一電壓至該 第三晶體管的漏極端；以及 提供該第二電壓至與該第二晶體管電性相連的一共源極線。
3.根據(jù)權(quán)利要求2所述的記憶體陣列的程序化方法，其特征在于還包括: 在該程序化階段內(nèi)，關(guān)閉該第三晶體管，以浮接與該記憶胞串相連的該位元線。
4.根據(jù)權(quán)利要求1所述的記憶體陣列的程序化方法，其特征在于其中提供該斜波信號至與該切換記憶胞電性相連的該字元線的步驟包括: 在該程序化階段中的一第一子期間，提供電壓準(zhǔn)位逐漸上升的一第一子斜波信號至該字元線；以及 在該程序化階段中的一第二子期間，提供電壓準(zhǔn)位逐漸下降的一第二子斜波信號至該字元線，其中該斜波信號是由該第一子斜波信號與該第二子斜波信號所構(gòu)成。
5.根據(jù)權(quán)利要求1所述的記憶體陣列的程序化方法，其特征在于其中當(dāng)該第一電壓與該第二電壓之間的電壓差大于一預(yù)設(shè)電壓時，在該程序化階段內(nèi)程序化該些記憶胞中與該切換記憶胞相鄰的一選定記憶胞，當(dāng)該第一電壓與第二電壓之間的電壓差不大于該預(yù)設(shè)電壓時，在該程序化階段內(nèi)禁止該選定記憶胞的程序化。
6.一種記憶體陣列的程序化方法，其特征在于其中該記憶體陣列包括由一第一晶體管、多個記憶胞與一第二晶體管串接而成的一記憶胞串，且該記憶體陣列的程序化方法包括以下步驟: 在一設(shè)定階段內(nèi)，關(guān)閉該些記憶胞中的一切換記憶胞，并施加一第一電壓至該切換記憶胞的一第一源極/漏極區(qū)，且關(guān)閉該第二晶體管；以及 在一程序化階段內(nèi)，浮接與該記憶胞串相連的一位元線，并施加一第二電壓至該切換記憶胞的一第二源極/漏極區(qū)，且提供一斜波信號至與該切換記憶胞電性相連的一字元線。
7.根據(jù)權(quán)利要求6所述的記憶體陣列的程序化方法，其特征在于其中所述的記憶體陣列還包括一第三晶體管，該第三晶體管的源極端電性連接至該位元線，且施加該第一電壓至該切換記憶胞的該第一源極/漏極區(qū)的步驟包括: 開啟該些記憶胞中除該切換記憶胞以外的記憶胞； 導(dǎo)通該第一晶體管與該第三晶體管；以及提供該第一電壓至該第三晶體管的漏極端。
8.根據(jù)權(quán)利要求7所述的記憶體陣列的程序化方法，其特征在于還包括: 在該程序化階段內(nèi)，關(guān)閉該第三晶體管，以浮接與該記憶胞串相連的該位元線。
9.根據(jù)權(quán)利要求6所述的記憶體陣列的程序化方法，其特征在于其中施加該第二電壓至該切換記憶胞的該第二源極/漏極區(qū)的步驟包括: 導(dǎo)通該第二晶體管；以及 提供該第二電壓至與該第二晶體管電性相連的一共源極線。
10.根據(jù)權(quán)利要求6所述的記憶體陣列的程序化方法，其特征在于其中提供該斜波信號至與該切換記憶胞電性相連的該字元線的步驟包括: 在該程序化階段中的一第一子期間，提供電壓準(zhǔn)位逐漸上升的一第一子斜波信號至該字元線；以及 在該程序化階段中的一第二子期間，提供電壓準(zhǔn)位逐漸下降的一第二子斜波信號至該字元線，其中該斜波信號是由該第一子斜波信號與該第二子斜波信號所構(gòu)成。
11.根據(jù)權(quán)利要求 6所述的記憶體陣列的程序化方法，其特征在于其中當(dāng)該第一電壓與該第二電壓之間的電壓差大于一預(yù)設(shè)電壓時，該程序化階段內(nèi)程序化該些記憶胞中與該切換記憶胞相鄰的一選定記憶胞，當(dāng)該第一電壓與第二電壓之間的電壓差不大于該預(yù)設(shè)電壓時，在該程序化階段內(nèi)禁止該選定記憶胞的程序化。
全文摘要
本發(fā)明是有關(guān)于一種記憶體陣列的程序化方法，其中，記憶體陣列包括由第一晶體管、多個記憶胞與第二晶體管串接而成的記憶胞串，且記憶體陣列的程序化方法包括下列步驟。在設(shè)定階段內(nèi)，關(guān)閉這些記憶胞中的切換記憶胞，并施加第一電壓與第二電壓至切換記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)。在程序化階段內(nèi)，浮接與記憶胞串相連的位元線，并提供斜波信號至與切換記憶胞電性相連的字元線。本發(fā)明由于位元線在程序化階段內(nèi)是處在浮接的狀態(tài)，故可降低流經(jīng)記憶胞串的電流。另外，本發(fā)明還可藉由位元線在浮接狀態(tài)下所貢獻(xiàn)的等效電容，來致使位于不同字元線上的選定記憶胞皆具有相同的程序化速度，進(jìn)而有助于增加記憶體陣列的可靠性與整體效能。
文檔編號G11C8/14GK103198857SQ20121000440
公開日2013年7月10日 申請日期2012年1月4日 優(yōu)先權(quán)日2012年1月4日
發(fā)明者蔡文哲 申請人:旺宏電子股份有限公司