本公開涉及半導(dǎo)體存儲，尤其涉及一種實現(xiàn)多數(shù)表決運(yùn)算的存儲單元及其控制方法、存內(nèi)計算電路、磁性隨機(jī)存儲器、電子設(shè)備。

背景技術(shù)：

1、近年來，隨著ai應(yīng)用場景的爆發(fā)式增長，ai算法對算力的需求急劇上升，這一增速已顯著超越了摩爾定律所預(yù)測的硬件性能提升速度。傳統(tǒng)的馮·諾依曼架構(gòu)處理器與存儲器之間的物理分離導(dǎo)致了大規(guī)模數(shù)據(jù)頻繁遷移，這進(jìn)一步限制了ai芯片的整體性能，而存內(nèi)計算是解決這一問題的方案之一。

2、現(xiàn)有的存內(nèi)計算架構(gòu)cram中，通過將多個磁隧道結(jié)(mtj，magnetictunneljunction)進(jìn)行電學(xué)連接，以其中數(shù)個mtj作為邏輯輸入，1個mtj作為邏輯輸出構(gòu)成了一個多數(shù)表決器(maj，majority?voting)，如圖1所示的maj3電路，即為3輸入的多數(shù)表決器。通過這種方式可以高速并行地進(jìn)行存內(nèi)邏輯運(yùn)算，但為了引入存內(nèi)計算的功能，需要為每個mtj額外增加晶體管進(jìn)行控制；與此同時，執(zhí)行存算功能時的信號控制也較為復(fù)雜，需要先將輸出端mtj進(jìn)行初始化，隨后將待處理數(shù)據(jù)寫入輸入端mtj，最后將輸入端和輸出端mtj連接成圖2所示的結(jié)構(gòu)，施加vdd以完成多數(shù)表決。以上問題使得這種架構(gòu)仍然有較大面積開銷和運(yùn)算延遲。

技術(shù)實現(xiàn)思路

1、本公開實施例的目的在于提供一種實現(xiàn)多數(shù)表決運(yùn)算的存儲單元及其控制方法、存內(nèi)計算電路、磁性隨機(jī)存儲器、電子設(shè)備，用以解決現(xiàn)有技術(shù)中存內(nèi)計算架構(gòu)面積開銷大的問題。

2、本公開的實施例采用如下技術(shù)方案：一種實現(xiàn)多數(shù)表決運(yùn)算的存儲單元，包括：由上至下依次堆疊的n個磁隧道結(jié)，n為大于2的整數(shù)；其中，每個所述磁隧道結(jié)至少包括：由下至上依次堆疊的釘扎層、參考層、隧穿層以及自由層；所有所述磁隧道結(jié)的切換電流由上至下依次增大，并且所有所述磁隧道結(jié)的高阻態(tài)電阻由上至下依次減小。

3、在一些實施例中，所有所述磁隧道結(jié)的每個層級的橫截面均為梯形，并且在相鄰的兩個層級中，位于上方的梯形的下底邊長度與位于下方的梯形的上底邊長度相同。

4、本公開實施例還提供了一種上述的存儲單元的控制方法，包括：對存儲單元中每個磁隧道結(jié)的阻態(tài)進(jìn)行初始化，使每個磁隧道結(jié)的阻態(tài)均為高阻態(tài)；根據(jù)多數(shù)表決運(yùn)算的n個輸入值，依次向所述存儲單元的輸入端施加n個寫入電壓，以調(diào)整所述磁隧道結(jié)的阻態(tài)；獲取n個所述磁隧道結(jié)的總電阻，并根據(jù)所述總電阻的值確定多數(shù)表決運(yùn)算的運(yùn)算結(jié)果。

5、本公開實施例還提供了一種在所述輸入值為0時，所述寫入電壓為至少用于驅(qū)動所有所述磁隧道結(jié)中切換電流最小的磁隧道結(jié)的阻態(tài)變化的電壓；在所述輸入值為1時，所述寫入電壓為零電壓。

6、本公開實施例還提供了一種實現(xiàn)多數(shù)表決運(yùn)算的存內(nèi)計算電路，至少包括：如上述的存儲單元、寫驅(qū)動電路、寫晶體管以及讀放大器；其中，所述寫驅(qū)動電路的一端與所述存儲單元的一端連接，所述寫驅(qū)動電路的另一端與所述寫晶體管串聯(lián)后與所述存儲單元的另一端連接，所述寫驅(qū)動電路用于在所述寫晶體管導(dǎo)通的情況下向所述存儲單元施加n個寫入電壓；所述讀放大器的第一輸入端與所述存儲單元的一端連接，所述讀放大器的第二輸入端與參考單元連接，所述參考單元具有參考電阻，所述讀放大器的輸出結(jié)果作為多數(shù)表決運(yùn)算的運(yùn)算結(jié)果。

7、本公開實施例還提供了一種所述參考電阻為m個磁隧道結(jié)處于低阻態(tài)時所有所述磁隧道結(jié)的總電阻，m為大于n/2并且小于等于n的整數(shù)。

8、本公開實施例還提供了一種還包括：n個記錄單元；其中，每個所述記錄單元的一端與所述寫驅(qū)動電路的一端連接，每個所述記錄單元的另一端與所述寫驅(qū)動電路的另一端連接，n個所述記錄單元用于分別記錄n個所述寫入電壓對應(yīng)的多數(shù)表決運(yùn)算的輸入值。

9、本公開實施例還提供了一種所述記錄單元至少包括記錄磁隧道結(jié)和記錄晶體管，所述寫驅(qū)動電路在向n個磁隧道結(jié)施加第n個寫入電壓時，第n個記錄晶體管導(dǎo)通，所述第n個寫入電壓同步施加至第n個記錄磁隧道結(jié)，以使所述第n個記錄磁隧道結(jié)的阻態(tài)表征多數(shù)表決運(yùn)算的第n個輸入值，其中，n＝1,2,···,n。

10、在一些實施例中，所述第三自由層與所述第二釘扎層之間還包括第一電極層，使驅(qū)動所述第三磁隧道結(jié)阻態(tài)翻轉(zhuǎn)的第三寫入電流小于驅(qū)動所述第一磁隧道結(jié)阻態(tài)翻轉(zhuǎn)的第一寫入電流和驅(qū)動所述第二磁隧道結(jié)阻態(tài)翻轉(zhuǎn)的第二寫入電流。

11、本公開實施例還提供了一種磁性隨機(jī)存儲器，至少包括：按陣列排布的如上述的存內(nèi)計算電路。

12、本公開實施例還提供了一種電子設(shè)備，至少包括上述的磁性隨機(jī)存儲器。

13、本公開實施例的有益效果在于：設(shè)計了一種新的存儲單元結(jié)構(gòu)，通過堆疊的設(shè)計將多個磁隧道結(jié)設(shè)置在一個器件面積內(nèi)，同時取消作為邏輯輸出的mtj，以堆疊的mtj的總電阻作為多數(shù)表決的運(yùn)算結(jié)果輸出，即可以減少存內(nèi)計算電路的面積開銷，又可以提升邏輯運(yùn)算的計算效率，避免運(yùn)算延遲的情況發(fā)生。

技術(shù)特征：

1.一種實現(xiàn)多數(shù)表決運(yùn)算的存儲單元，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的存儲單元，其特征在于，所有所述磁隧道結(jié)的每個層級的橫截面均為梯形，并且在相鄰的兩個層級中，位于上方的梯形的下底邊長度與位于下方的梯形的上底邊長度相同。

3.一種權(quán)利要求1或2所述的存儲單元的控制方法，其特征在于，包括：

4.根據(jù)權(quán)利要求3所述的控制方法，其特征在于，在所述輸入值為0時，所述寫入電壓為至少用于驅(qū)動所有所述磁隧道結(jié)中切換電流最小的磁隧道結(jié)的阻態(tài)變化的電壓；在所述輸入值為1時，所述寫入電壓為零電壓。

5.一種實現(xiàn)多數(shù)表決運(yùn)算的存內(nèi)計算電路，其特征在于，至少包括：

6.根據(jù)權(quán)利要求5所述的存內(nèi)計算電路，其特征在于，所述參考電阻為m個磁隧道結(jié)處于低阻態(tài)時所有所述磁隧道結(jié)的總電阻，m為大于n/2并且小于等于n的整數(shù)。

7.根據(jù)權(quán)利要求5所述的存內(nèi)計算電路，其特征在于，還包括：

8.根據(jù)權(quán)利要求7所述的存內(nèi)計算電路，其特征在于，所述記錄單元至少包括記錄磁隧道結(jié)和記錄晶體管，所述寫驅(qū)動電路在向n個磁隧道結(jié)施加第n個寫入電壓時，第n個記錄晶體管導(dǎo)通，所述第n個寫入電壓同步施加至第n個記錄磁隧道結(jié)，以使所述第n個記錄磁隧道結(jié)的阻態(tài)表征多數(shù)表決運(yùn)算的第n個輸入值，其中，n＝1,2,···,n。

9.一種磁性隨機(jī)存儲器，其特征在于，至少包括：如權(quán)利要求3至6中任一項所述的存內(nèi)計算電路。

10.一種電子設(shè)備，其特征在于，至少包括如權(quán)利要求9所述的磁性隨機(jī)存儲器。

技術(shù)總結(jié)
本公開提供了一種實現(xiàn)多數(shù)表決運(yùn)算的存儲單元及其控制方法。該存儲單元包括：由上至下依次堆疊的N個磁隧道結(jié)，N為大于2的整數(shù)；其中，每個所述磁隧道結(jié)至少包括：由下至上依次堆疊的釘扎層、參考層、隧穿層以及自由層；所有所述磁隧道結(jié)的切換電流由上至下依次增大，并且所有所述磁隧道結(jié)的高阻態(tài)電阻由上至下依次減小。本公開設(shè)計了一種新的存儲單元結(jié)構(gòu)，通過堆疊的設(shè)計將多個磁隧道結(jié)設(shè)置在一個器件面積內(nèi)，同時取消作為邏輯輸出的MTJ，以堆疊的MTJ的總電阻作為多數(shù)表決的運(yùn)算結(jié)果輸出，即可以減少存內(nèi)計算電路的面積開銷，又可以提升邏輯運(yùn)算的計算效率，避免運(yùn)算延遲的情況發(fā)生。

技術(shù)研發(fā)人員：崔巖,鄒思楠,羅軍
受保護(hù)的技術(shù)使用者：北方集成電路技術(shù)創(chuàng)新中心（北京）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15