專利名稱：具有電容器的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有電容器的半導(dǎo)體器件，尤其涉及具有與平滑電容器的結(jié) 構(gòu)相符的電容器的半導(dǎo)體器件，所述平滑電容器使用了由鐵電材料形成的電 容器電介質(zhì)膜。
背景技術(shù)：
在下述專利文獻1中公開的鐵電存儲器(FRAM)中，作為半導(dǎo)體元件 的電源電路用平滑電容器，使用鐵電電容器。由于平滑電容器與鐵電存儲器 的各存儲單元內(nèi)的電容器(單元電容器)同時形成，因此不需要增加用于形
成平滑電容器的新的工序。另外，由于將鐵電材料用作為電容器電介質(zhì)膜， 所以與通常使用絕緣材料的情況相比，容易使靜電電容變大。 專利文獻1:國際公開第2006/011196號小冊子。

發(fā)明內(nèi)容
發(fā)明所要解決的課題
對于平滑電容器而言，要求其電容比單元電容器大。因此，平滑電容器 所占的面積會大于單元電容器所占的面積。通過本申請的發(fā)明人的評價實驗 得出，存在當(dāng)電容器的面積增大時電破壞壽命(TDDB: Time Dependent Dielectric Breakdown)變短的傾向。因此，即使在單元電容器具有充分的 TDDB的情況下，產(chǎn)品壽命也受平滑電容器的TDDB的限制。
本發(fā)明的目的是提供一種能夠防止電容器的大面積化而導(dǎo)致TDDB下 降的半導(dǎo)體器件及其制造方法。
用于解決課題的手段
根據(jù)本發(fā)明的一個觀點，提供一種半導(dǎo)體器件，具有半導(dǎo)體襯底，電 容器，其形成在所述半導(dǎo)體襯底上，通過按順序?qū)盈B下部電極、電容器電介 質(zhì)膜以及上部電極而構(gòu)成，當(dāng)設(shè)下部電極和上部電極隔著電介質(zhì)膜而相對置 的電容區(qū)域的面積為S，該電容區(qū)域的外周線的總長度為L時，面積S為1000pm2以上，L/S為0.4pm-1以上。
根據(jù)本發(fā)明的另一個觀點，提供一種半導(dǎo)體器件，具有半導(dǎo)體襯底， 電容器，其形成在所述半導(dǎo)體襯底上，通過按順序?qū)盈B下部電極、電容 器電介質(zhì)膜以及上部電極而構(gòu)成；在俯視觀察下，所述上部電極被包圍在所 述下部電極內(nèi)，并且由相互分離的多個圖形構(gòu)成。
根據(jù)本發(fā)明的又一其他觀點，提供一種半導(dǎo)體器件的制造方法，其包括: 在半導(dǎo)體襯底上形成電容器的工序，其中，該電容器通過按順序?qū)盈B下部電 極、由鐵電材料構(gòu)成的電容器電介質(zhì)膜以及上部電極而構(gòu)成，當(dāng)設(shè)下部電極 和上部電極隔著電介質(zhì)膜而相對置的電容區(qū)域的面積為S，該電容區(qū)域的外 周線的總長度為L時，面積S為1000|im2以上，L/S為0.4jmi"以上，通過對 所述電容器進行加熱，改善所述電容器電介質(zhì)膜的膜品質(zhì)的工序。
發(fā)明效果
使電容器采用上述結(jié)構(gòu)，即使電容器面積增大也能夠抑制其TDDB(Time Dependent Dielectric Breakdown)的平均損壞時間(MTTF: Mean Time To Failure)的劣化。


圖1是第一實施例的半導(dǎo)體器件的等效電路圖。 圖2是第一實施例的半導(dǎo)體器件的制造過程中的剖視圖(其一)。 圖3是第一實施例的半導(dǎo)體器件的制造過程中的剖視圖(其二)。 圖4是第一實施例的半導(dǎo)體器件的制造過程中的剖視圖(其三)。 圖5是第一實施例的半導(dǎo)體器件的制造過程中的剖視圖(其四)。 圖6是第一實施例的半導(dǎo)體器件的剖視圖。
圖7A是第一實施例的半導(dǎo)體器件的平滑電容器的俯視圖，圖7B是現(xiàn)有 的平滑電容器的俯視圖。
圖8A是表示平滑電容器的上部電極寬度和MTTF之間的關(guān)系的坐標圖 (graph)，圖8B是表示上部電極的外周長與面積的比和MTTF之間的關(guān)系 的坐標圖。
圖9A是第二實施例的半導(dǎo)體器件的平滑電容器的俯視圖，圖9B是第二實施例的變更例的半導(dǎo)體器件的平滑電容器的俯視圖。
圖io是第三實施例的半導(dǎo)體器件的平滑電容器的俯視圖。
圖11是第四實施例的半導(dǎo)體器件的剖視圖。
附圖標記說明 1存儲單元部
2電源電路部 10MOS晶體管 11單元電容器
21平滑電容器 30半導(dǎo)體襯底 31元件分離絕緣膜 33金屬硅化物膜 34蓋膜(cap film) 35阱
36阱接觸擴散層 37金屬硅化物膜 40氮氧化硅膜
41、 61、 99、 101、 122、 151、 158層間絕緣膜
43 46、 81 87、 115 117、 125、 126、 160、 165、 168導(dǎo)電插件
50氮氧化硅膜
51氧化硅膜
52氧化鋁膜
53鉑(Pt)膜
54鐵電膜
54a、 54b電容器鐵電膜
55氧化銥?zāi)?br> 55a、 55b上部電極
58、 60氧化鋁膜
62防氫擴散膜63基底膜 71 77通孔
91 95、 171、 172、 173配線
100覆膜(cover film)
121防氧化膜
130a下部電極
131a電介質(zhì)膜
132a上部電極
133a氫阻擋膜
150保護膜
158阻擋膜
具體實施例方式
在圖1中示出了第一實施例的半導(dǎo)體器件的等效電路圖。實施例的半導(dǎo) 體器件包括存儲單元部1以及電源電路部2。
在存儲單元部1中，在圖1的沿著橫向延伸的多條字線(word line) WL 和沿著縱向延伸的多條位線(bit line)BL的各個交叉處配置有一個存儲單元。 各個存儲單元由MOS晶體管(開關(guān)元件)10和鐵電電容器11構(gòu)成。與字 線WL對應(yīng)地配置有板線(plate line) PL。
MOS晶體管10的柵電極連接在字線WL上，源極連接在位線BL上， 漏極連接至鐵電電容器11的一個電極。鐵電電容器11的另一個電極連接在 對應(yīng)的板線PL上。當(dāng)對字線WL施加電信號，使MOS晶體管IO處于導(dǎo)通 狀態(tài)時，相當(dāng)于位線BL和板線PL之間的電位差的電壓施加在鐵電電容器 11上，從而讀入數(shù)據(jù)。另外，通過使MOS晶體管10處于導(dǎo)通狀態(tài)，與鐵 電電容器11的自發(fā)極化的極性相對應(yīng)向位線BL輸出電信號，從而讀出數(shù)據(jù)。
電源電路部2包括電源電壓線VDD、接地線GND以及將兩者進行連接 的平滑電容器21。平滑電容器21的電容器電介質(zhì)膜由與存儲單元部的電容 器(以下稱之為"單元電容器")11的電容器電介質(zhì)膜相同的鐵電材料形成。
下面，參照圖2 圖6，對第一實施例的半導(dǎo)體器件的制造方法進行說 明。在圖2 圖6中，左側(cè)示出了存儲單元部l的剖視圖，右側(cè)示出了電源
9電路部2的剖視圖。
如圖2所示，在由硅形成的半導(dǎo)體襯底30的表層部上形成規(guī)定的阱。 通過淺溝槽隔離(STI: Shallow Trench Isolation)等，形成元件分離絕緣膜 31，并劃定活性區(qū)域。在存儲單元部l的活性區(qū)域內(nèi)形成MOS晶體管10。 MOS晶體管IO包括柵極絕緣膜IOI、柵電極10G、源極及漏極擴散層10S、 IOD、側(cè)壁隔離層IOW。在源極及漏極擴散層10S、 10D的表面上形成有由 二硅化鈷(CoSi2)等構(gòu)成的金屬硅化物膜33。在柵電極10G的上表面形成 有由二硅化鈷等組成的蓋膜34。 MOS晶體管10可以利用公知的成膜方法、 光刻法、離子注入、蝕刻、形成硅化物的技術(shù)等來形成。
在配置了 MOS晶體管10的活性區(qū)域內(nèi)配置有另一個MOS晶體管。兩 個MOS晶體管共用一個源極擴散層IOS。
在電源電路部2中，在活性區(qū)域內(nèi)形成有p型阱35，在其表層部形成有 p型阱接觸擴散層36。在阱接觸擴散曾36的表面形成有由二硅化鈷等構(gòu)成 的金屬硅化物膜37。阱接觸擴散層36與同一襯底上的pMOS晶體管的源極 及漏極擴散層同時形成。金屬硅化物膜37與配置在MOS晶體管的源極及漏 極擴散層表面的金屬硅化物膜33同時形成。
在襯底上，通過CVD (Chemical Vapor Deposition:化學(xué)氣相沉積)形 成氮氧化硅膜40，以覆蓋MOS晶體管10。進而，在氮氧化硅膜40上，通 過CVD形成由氧化硅構(gòu)成的層間絕緣膜41。在形成層間絕緣膜41時，氮氧 化硅膜40防止水分侵入至柵極絕緣膜101等。通過化學(xué)機械研磨(CMP: Chemical mechanical polishing)，對層間絕緣膜41的表面進行平坦化。此時， 堆積在柵電極10G上方的氮氧化硅膜40發(fā)揮研磨阻止膜的作用。
形成貫通層間絕緣膜41以及氮氧化硅膜40的多個通孔。用TiN等阻擋 金屬膜覆蓋這些通孔內(nèi)表面，進而向通孔內(nèi)填充鎢(W)等插件43 46。阻 擋金屬膜以及插件43 46可以通過形成公知的TiN膜、形成W膜以及通過 CMP來形成。插件43以及44分別與MOS晶體管10的漏極擴散層10D以 及源極擴散層10S連接。插件45與另一MOS晶體管的漏極擴散層連接。插 件46與電源電路部2的活性區(qū)域上的阱接觸擴散層36連接。
MOS晶體管10對應(yīng)于一個存儲單元，同一活性區(qū)域內(nèi)的另一 MOS晶 體管對應(yīng)于另一存儲單元。下面，著眼于與MOS晶體管10對應(yīng)的存儲單元進行說明，關(guān)于與另一MOS晶體管對應(yīng)的存儲單元，省略說明。
在層間絕緣膜41上，通過CVD形成厚度為130nm的氮氧化硅膜50。 在其上，通過使用了 02和TEOS的CVD，形成厚度為130nm的氧化硅膜51。 在氧化硅膜51上形成厚度為20nm的氧化鋁膜52。氧化鋁膜52可以通過濺 射、有機金屬化學(xué)氣相沉積(MOCVD)等來形成。另外，也可以利用通過 下述化學(xué)式表示的水解來形成氧化鋁膜52。 (化學(xué)式) 2A1C13+3H20—A1203+6HC1T
在氧化鋁膜52上，通過濺射來形成厚度為150nrn的鉑(Pt)膜53。在 Pt膜53上，形成由Pb (Zr， Ti) 03 (PZT)構(gòu)成的厚度為150nm的鐵電膜 54。鐵電膜54可以通過MOCVD、濺射等來形成。此外，鐵電膜54，除了 可以由PZT形成以外，也可以由(Pb， La) (Zr， Ti) 03 (PLZT) 、 SrBi2Ta209 (SBT)等氧化物鐵電材料形成。
在鐵電膜54上，形成厚度為250nm的氧化銥?zāi)?5。下面，對氧化銥?zāi)?55的形成方法進行說明。首先，在下述條件下，僅將氧化銥?zāi)ざ逊e為厚50nm。
靶金屬Ir;
濺射氣體氧氣和氬氣的混合氣體； 壓力0.8Pa; 氧氣流量100sccm;
氬氣容量100sccm; 襯底溫度室溫；
RF功率lkW。
之后，將RF功率提高至2kW，僅將氧化銥?zāi)ざ逊e為厚200nm。由此， 氧化銥?zāi)?5的上層部分的氧氣濃度變得低于下層部分的氧氣濃度。
用抗蝕圖形覆蓋氧化銥?zāi)?5表面的規(guī)定的一部分區(qū)域，對氧化銥?zāi)?5 和鐵電膜54進行干刻。
如圖3所示，在存儲單元部1上殘留由氧化銥構(gòu)成的上部電極55a和由 PZT構(gòu)成的電容器鐵電膜54a，在電源電路部2上殘留由氧化銥構(gòu)成的上部 電極55b和由PZT構(gòu)成的電容器鐵電膜54b。存儲單元部1的上部電極55a 和電容器鐵電膜54a的層疊結(jié)構(gòu)配置在不與MOS晶體管10重疊的位置上，電源電路部2的上部電極55b和電容器鐵電膜54b的層疊結(jié)構(gòu)配置在不與插 件46重疊的位置上。關(guān)于電源電路部2的上部電極55b的平面形狀，將在 后面參照圖7A 圖7C以及圖8A、圖8B進行詳細說明。
在去除抗蝕圖形后，形成厚度為20nm的氧化鋁膜58，以覆蓋由存儲單 元部l的電容器鐵電膜54a和上部電極55a構(gòu)成的層疊結(jié)構(gòu)的表面，由電源 電路部2的電容器鐵電膜54b和上部電極55b構(gòu)成的層疊結(jié)構(gòu)的表面，以及 Pt膜53的表面。
用抗蝕圖形覆蓋氧化鋁膜58表面的包括上部電極55a在內(nèi)的區(qū)域以及 包括上部電極55b在內(nèi)的區(qū)域，對氧化鋁膜58、 Pt膜53、其下面的氧化鋁 膜52進行干刻。
如圖4所示，在存儲單元部l上殘留由Pt構(gòu)成的下部電極53a，在電源 電路部2上殘留由Pt構(gòu)成的下部電極53b。下部電極53a、電容器鐵電膜54a 以及上部電極55a構(gòu)成單元電容器11，下部電極53b、電容器鐵電膜54b以 及上部電極55b構(gòu)成平滑電容器21。這樣，同時形成單元電容器ll和平滑 電容器21，兩者具有相同的層疊結(jié)構(gòu)。
在下部電極53a以及53b的下面分別殘留氧化鋁膜52a以及52b。在進 行該蝕刻時，配置在氧化鋁膜52下面的氧化硅膜51中的沒有被抗蝕圖形覆 蓋的區(qū)域的上層部也被蝕刻。例如，沒有被抗蝕圖形覆蓋的區(qū)域的氧化硅膜 51的厚度變薄至40nm。在下部電極53a的上表面、電容器鐵電膜54a的側(cè) 面以及上部電極55a的表面上殘留氧化鋁膜58a，在下部電極53b的上表面、 電容器鐵電膜54b的側(cè)面以及上部電極55b的表面上殘留氧化鋁膜58b。
如圖5所示，用厚度為20nm的氧化鋁膜60覆蓋露出的整個表面。通過 使用了 02和TEOS的CVD，在氧化鋁膜60上形成由氧化硅構(gòu)成的層間絕緣 膜61。通過CMP，對層間絕緣膜61的表面進行平坦化。通過該平坦化處理， 使沒有配置單元電容器11及平滑電容器21的區(qū)域的層間絕緣膜61的厚度 成為例如980nm。
在進行層間絕緣膜61的表面的平坦化處理之前，或者在進行平坦化處 理之后，使層間絕緣膜61暴露在N2或者N20等離子中。通過該等離子處理, 能夠減少層間絕緣膜中的水分，能夠改善膜品質(zhì)。優(yōu)選等離子處理時的襯底 溫度為200。C 450。C。在進行過平坦化處理的層間絕緣膜61上，形成由氧化鋁構(gòu)成的厚度為 20nrn的防氫擴散膜62。進而在其上表面形成由氧化硅構(gòu)成的厚度為300nm 的基底膜63?；啄?3使通過與層間絕緣膜61相同的方法而形成的。
如圖6所示，形成通孔71 78。通孔71從基底膜63的上表面通過單元 電容器11的上部電極55a的旁邊到達下部電極53a的上表面。通孔72從基 底膜63的上表面到達單元電容器11的上部電極55a的上表面。通孔73從 基底膜64的上表面到達漏極擴散層10D上的插件43的上表面。通孔74從 基底膜64的上表面到達源極擴散層10S上的插件44的上表面。通孔75從 基底膜63的上表面到達電源電路部2的阱接觸擴散層36上的插件46的上 表面。通孔76從基底膜63的上表面到達平滑電容器21的上部電極55b的 上表面。通孔77從基底膜63的上表面通過平滑電容器21的上部電極55b 的旁邊到達下部電極53b的上表面。
用由TiN等構(gòu)成的阻擋金屬膜覆蓋通孔71 77的內(nèi)部，在通孔71 77 內(nèi)分別填充W等插件81 87。
在氧氣環(huán)境、氮氣環(huán)境或者它們的混合環(huán)境中，用40(TC 60(TC的溫度 進行熱處理。通過該熱處理，目前為止的工序中發(fā)生的單元電容器11以及 平滑電容器21的特性的劣化能夠恢復(fù)。
在基底膜63上形成由鋁(Al) 、 Al-Cu合金等構(gòu)成的配線91 95。配 線91經(jīng)由插件81與單元電容器ll的下部電極53a連接。配線92將插件82 和83連接。由此，MOS晶體管10的漏極擴散層10D與單元電容器11的上 部電極55a連接。配線93經(jīng)由插件84與MOS晶體管10的源極擴散層10S 連接。配線94將插件85和86進行連接。由此，平滑電容器21的上部電極 55b與阱接觸擴散層36連接。配線95經(jīng)由插件87與平滑電容器21的下部 電極53b連接?；啄?3防止配線91 95直接連接到防氫擴散膜62上。
配線材料和防氫擴散膜62的材料的組合有時相互影響。在這樣的情況 下，優(yōu)選配置由與防氫擴散膜62不同的絕緣材料形成的基底膜63。
在配線91 95上形成層間絕緣膜99。在層間絕緣膜99上形成規(guī)定的通 孔，并在這些通孔內(nèi)填充插件。配線93經(jīng)由插件與圖1所示的位線BL連接， 配線95經(jīng)由插件與圖1所示的電源電壓線VDD連接。位線BL以及電源電壓 線VDD配置在比層間絕緣膜99還靠上的配線層內(nèi)。配線91構(gòu)成圖1所示的板線PL。此外，MOS晶體管10的柵電極10G在垂直于圖6的紙面的方向 上延伸，兼作圖1所示的字線WL。配線94構(gòu)成圖1所示的接地線GND或 者與上層的接地線GND連接。
在圖7A中示出了實施例的半導(dǎo)體器件的平滑電容器21的俯視圖。上部 電極55b被包圍在下部電極53b內(nèi)。電容器電介質(zhì)膜54b的平面形狀與上部 電極55b相同或者稍微大于上部電極55b。在上部電極55b內(nèi)配置與上部電 極55b連接的插件86，在下部電極53b內(nèi)并且在電容器電介質(zhì)膜54b的外側(cè) 配置與下部電極53b連接的插件85。上部電極55b的平面形狀為長方形。設(shè) 上部電極55b長邊的長度為L，短邊的長度為W。作為一個例子上部電極55b 的面積為2500(xm2。
在圖7B中示出了現(xiàn)有的平滑電容器的俯視圖?，F(xiàn)有的平滑電容器21的 上部電極55b的平面形狀大致為正方形。當(dāng)想要設(shè)上部電極55b的面積為 2500^2時，將一邊的長度設(shè)為50jin^即可。
在圖8A中示出上部電極55b的寬度W和平均故障時間(MTTF)之間 的關(guān)系。在圖8B中示出上部電極55b的外周長與面積的比和MTTF之間的 關(guān)系。對于圖8A的橫軸，用單位"prn"表示上部電極55b的寬度，對于圖 8B的橫軸，用單位"^m""表示上部電極55b的外周長/面積。對于圖8A以 及圖8B的縱軸，用將MTTF最長的樣品的MTTF設(shè)為1的不定單位表示 MTTF。設(shè)上部電極55b的面積為2500Mm2。
圖8A以及圖8B的菱形、正方形以及三角形分別表示與上部電極55b 連接的插件86為1個、100個以及250個的樣品。如圖7B所示，寬度W為 50Mm的樣品的上部電極55b的平面形狀為正方形。使這些樣品的溫度維持 在125'C，對電容器施加10.5V的電壓，來測定MTTF。將漏電流增加到初 始值的10倍后的狀態(tài)判斷為故障。整個電容器的63%發(fā)生故障所需要的時 間為MTTF。
可知，在寬度W為5jim以下的區(qū)域，當(dāng)使上部電極55b的寬度W變細 (即，使外周長變長)時，MTTF變長。特別是，當(dāng)寬度W變?yōu)?nm以下 時，可知MTTF的改善非常明顯。下面，對MTTF被改善的理由進行研究。
在上述實施例的制造方法中，在形成了圖6所示的插件81 87后，在 氧氣環(huán)境、氮氣環(huán)境或者它們的混合環(huán)境中，用40(TC 60(TC的溫度進行熱
14處理。通過該處理，目前為止的工序中發(fā)生的單元電容器11以及平滑電容
器21的特性的劣化能夠恢復(fù)。具體地說，能夠使由鐵電構(gòu)成的電容器電介 質(zhì)膜54a以及54b的劣化恢復(fù)。
在該還原退火中，電容器電介質(zhì)膜54a以及54b被上部電極55a以及55b 覆蓋?？梢哉J為，通過還原退火，從沒有被上部電極55a以及55b覆蓋的端 面起，改善電容器電介質(zhì)膜54a以及54b的膜品質(zhì)。被上部電極55a以及55b 覆蓋的部分，即使進行還原退火也難以改善膜品質(zhì)。
如圖7B所示，當(dāng)上部電極55b為正方形時，難以改善從上部電極55b 邊緣離開的中心附近區(qū)域中的電容器電介質(zhì)膜54b的膜品質(zhì)。相對于此，在 實施例的半導(dǎo)體器件中，如圖7A所示，上部電極55b具有細長的形狀。因 此，與圖7B所示的情況相比，從上部電極55b的邊緣到中心部的距離變短， 在電容器電介質(zhì)膜54b的幾乎整個區(qū)域，膜品質(zhì)的改善變得容易。由此，可 以考慮到當(dāng)使上部電極55b的寬度W變細時，電容器的MTTF變長。
在上述實施例中，設(shè)上部電極55b的面積為250(Hun2,但是設(shè)為其他面 積的情況下也可以得到因上部電極55b的寬度W變細而改善MTTF的效果。 此外，在上部電極55b的面積為單元電容器左右的大小的情況下，由于從其 邊緣到中心部的距離不會變長，因此不一定需要使其平面形狀變得細長。當(dāng) 如平滑電容器那樣需要大面積時，可以得到使上部電極55b變得細長的特殊 的效果。當(dāng)設(shè)上部電極55b和下部電極53b相對的部分的面積為S時，在面 積S為lOOOpm2以上的情況下，可以得到特別好的效果。
另外，在上述實施例中，上部電極55b的平面形狀為長方形，但是也可 以是更一般的細長的帶狀形狀。在面積S為1000阿2以上的情況下，通過使 上部電極55b的平面形狀采用包括寬度為5nm以下的帶狀部分的形狀，能夠 有效地改善該帶狀部分的電容器電介質(zhì)膜54b的膜品質(zhì)。
相反地，若使上部電極55b過細，則用于與上部電極55b連接的通孔的 對位變得困難。而且，根據(jù)與電容器電介質(zhì)膜54b的膜厚度(約為0.15pm) 的關(guān)系，若使上部電極55b過細，則電力線的泄漏增多。因此，上部電極55b 的寬度W優(yōu)選l.(Hun以上。
另外，使上部電極55b的面積S保持恒定，使其寬度W變細相當(dāng)于使 其外周線的長度L變長。如圖8B所示，當(dāng)面積S為1000阿2以上時，優(yōu)選
15L/S為0.4nm"以上的平面形狀。
在圖9A中示出第二實施例的半導(dǎo)體器件的平滑電容器的俯視圖。在第 一實施例中，用一個連續(xù)圖形構(gòu)成了上部電極55b，但是在第二實施例中， 上部電極55b以及電容器電介質(zhì)膜54b由相互分離的多個圖形構(gòu)成。若用多 個圖形構(gòu)成上部電極55b，則與用一個正方形圖形構(gòu)成的情況相比，各圖形 變小，從而從其邊緣到中心部的距離變短。因此，與第一實施例的情況相同， 可以延長電容器的MTTF。例如，若用1428個1.15timxl.8nm的長方形圖形 構(gòu)成上部電極55b，則上部電極55b的面積為2955.96拜2。該電容器的MTTF 是用一邊長度為50拜的正方形圖形構(gòu)成了上部電極55b的電容器的約4倍。
在第二實施例的情況下，需要與構(gòu)成上部電極55b的多個圖形的每一個 對應(yīng)來配置通孔。圖9A表示對一個圖形配置了一個通孔的情況。如圖9B 所示，也可以對一個圖形配置2個通孔，也可以配置3個以上的通孔。
在第二實施例中，為了改善電容器電介質(zhì)膜54b的膜品質(zhì)，優(yōu)選使構(gòu)成 上部電極55b的各圖形成為被包圍在一邊長度為5 U m的正方形內(nèi)的形狀。
另外，構(gòu)成上部電極55b的各圖形也可以是如圖7A所示的上部電極55b 那樣的帶狀的平面形狀。
在圖10中示出第三實施例的半導(dǎo)體器件的平滑電容器的俯視圖。在第 一實施例中，用一個帶狀部分構(gòu)成了上部電極55b，但是在第三實施例中， 多個帶狀部分連接在一起。在第三實施例的情況下，也可以通過將帶狀部分 的各個寬度設(shè)為與第一實施例的情況相同的5pm以下，得到延長MTTF的 效果。
下面，參照圖ll，對第四實施例的半導(dǎo)體器件進行說明。
在圖11中示出存儲單元部1以及電源電路部2的剖視圖。半導(dǎo)體襯底 30、元件分離絕緣膜31、 MOS晶體管IO、 p型阱35、阱接觸擴散層37、金 屬硅化物膜33、 37的結(jié)構(gòu)與圖2所示的第一實施例的半導(dǎo)體器件結(jié)構(gòu)相同。
在半導(dǎo)體襯底30上，形成有由氮氧化硅(SiON)構(gòu)成的厚度為200nm 的覆膜IOO，以覆蓋MOS晶體管IO。在其上表面，形成有由氧化硅(Si02) 構(gòu)成的層間絕緣膜101。層間絕緣膜101的表面被進行過平坦化處理，基底 的平坦的區(qū)域中的層間絕緣膜101的厚度為700nm。
在層間絕緣膜101以及覆膜100上形成有通孔，所述通孔分別到達MOS晶體管10的柵極區(qū)域10D上的金屬硅化物膜33、源極區(qū)域10S上的金屬硅 化物膜33以及阱接觸擴散層36上的金屬硅化物膜37。通孔的直徑為0.25pm。 該通孔的內(nèi)表面被粘合膜覆蓋，在通孔內(nèi)分別填充有由鎢(W)構(gòu)成的導(dǎo)電 插件115、 116以及117。導(dǎo)電插件115與柵極區(qū)域10D連接，導(dǎo)電插件116 與源極區(qū)域10S連接，導(dǎo)電插件117與阱接觸擴散層36連接。通孔內(nèi)的粘 合膜具有2層結(jié)構(gòu)，按厚度為30nm的Ti膜和厚度為20nm的TiN膜的順序 這些而成。
在層間絕緣膜101上形成有由SiON構(gòu)成的厚度為130nm的防氧化膜 121。在其上面形成有由Si02構(gòu)成的厚度為300nm的層間絕緣膜122。此外， 代替SiON，也可以由氮化硅(SiN)或者氧化鋁(A10)形成防氧化膜121。
形成有貫通層間絕緣膜122以及防氧化膜121，并且分別到達下層的導(dǎo) 電插件115以及117的上表面的通孔。通孔的直徑為0.25|_im。該通孔的內(nèi)包 面被粘合膜覆蓋，在通孔內(nèi)填充有由W構(gòu)成的導(dǎo)電插件125以及126。粘合 膜具有2層結(jié)構(gòu)，按厚度為30nm的Ti膜和厚度為20nm的TiN膜的順序?qū)?疊這些而成。導(dǎo)電插件125經(jīng)由其下面的導(dǎo)電插件115與漏極區(qū)域IOD連接。 另一導(dǎo)電插件126經(jīng)由其下面的導(dǎo)電插件117與阱接觸擴散層36連接。
在導(dǎo)電插件125、 126以及層間絕緣膜122上配置有單元電容器11,使 其在俯視觀察下包圍導(dǎo)電插件125，另外配置有平滑電容器21，使其在俯視 觀察下包圍導(dǎo)電插件126。單元電容器11具有下部電極130a、電介質(zhì)膜131a、 上部電極132a以此順序?qū)盈B的結(jié)構(gòu)。下部電極130a是5層結(jié)構(gòu)，從襯底側(cè) 依次層疊有基底導(dǎo)電膜、結(jié)晶性改善膜、氧氣阻擋膜、中間層以及上部導(dǎo)電 膜。
基底導(dǎo)電膜由(111)取向了的TiN構(gòu)成，其厚度為100nm?；讓?dǎo)電 膜具有補償導(dǎo)電插件125上表面和層間絕緣膜122上表面之間的高低差，進 行平坦化處理的功能。
結(jié)晶性改善膜由(111)取向了的TiN構(gòu)成，其厚度為20nm。此外，也 可以由Ti、 Pt、 Ir、 Re、 Ru、 Pd、 Os、或者這些金屬的合金代替TiN，形成 結(jié)晶性改善膜。當(dāng)形成結(jié)晶性改善膜的導(dǎo)電材料具有面心立方結(jié)構(gòu)時，進行 (111)取向，當(dāng)具有密排六方結(jié)構(gòu)時，進行(002)取向。
氧氣阻擋膜由TiAlN形成，其厚度為100nm，防止氧氣擴散，防止其下
17面的導(dǎo)電插件125被氧化。另外，氧氣阻擋膜與其下面的結(jié)晶性改善膜的取 向性一樣，也是(111)取向。
上部導(dǎo)電膜由Ir形成，其厚度為100nm。上部導(dǎo)電膜的取向性與氧氣阻 擋膜一樣，也是(111)取向。也可以由Pt等鉑金族的金屬或者PtO、 IrO、 SrRu03等導(dǎo)電性氧化物代替Ir，形成上部導(dǎo)電膜。
中間層由包括氧氣阻擋膜的至少一個構(gòu)成元素和上部導(dǎo)電膜的至少一 個構(gòu)成元素的合金形成。當(dāng)上部導(dǎo)電膜由Ir或者IrO形成時，中間層由IrAl 合金形成。
電介質(zhì)膜131a由具有鈣鈦礦結(jié)構(gòu)或者鉍層狀結(jié)構(gòu)的鐵電形成，其厚度 在100nm 130nm的范圍內(nèi)。作為可使用的鐵電材料，可以列舉鈦酸鋯酸鉛 (PZT)、滲雜La的PZT (PLZT)、微量滲雜Ca、 Sr或者Si的PZT類材 料、SrBi2Ta209 (SBT、 Yl) 、 SrBi2 (Ta， Nb) 209 (SBTN、 YZ) 、 (Bi， La) 4Ti3012 (BLT)等。
上部電極132a由SrO形成。更詳細地說，上部電極132a由下層部分和 上層部分構(gòu)成，該下層部分的氧的組成比大于等于1小于2，該上層部分的 氧組成比大于上層部分的氧組成比，接近化學(xué)計量的組成比即2。下層部分 的厚度為50nm，上層部分的厚度在100nm 300nm范圍內(nèi)。
在上部電極132a上配置有氫阻擋膜133a。氫阻擋膜133a由Ir形成，其 厚度為100nm。此外，也可以由Pt或者SrRu03等代替Ir，形成氫阻擋膜133a。
平滑電容器21由下部電極130b、電介質(zhì)膜131b以及上部電極132b構(gòu) 成。平滑電容器21的層疊結(jié)構(gòu)與單元電容器11的層疊結(jié)構(gòu)相同。在上部電 極132b上形成有氫阻擋膜133b。
在層間絕緣膜122上形成有保護膜150，以覆蓋單元電容器11以及平滑 電容器21 。保護膜150由AIO形成，其厚度約為20nm。
在保護膜150上形成有由Si02構(gòu)成的層間絕緣膜151。層間絕緣膜151 的上表面被平坦化。在進行過平坦化處理的層間絕緣膜151上形成有由AIO 構(gòu)成的阻擋膜157。阻擋膜157的厚度在20nm 100nm的范圍內(nèi)。
在阻擋膜157上形成有由Si02構(gòu)成的厚度為800nm 1000nm的層間絕 緣膜158。也可以由SiON或者SiN代替Si02，形成層間絕緣膜158。
形成有通孔，所述通孔貫通從保護膜150到層間絕緣膜158的層疊結(jié)構(gòu)，到達單元電容器11上的氫阻擋膜133a。該通孔的內(nèi)表面被粘合膜覆蓋，在 通孔內(nèi)填充有由W構(gòu)成的導(dǎo)電插件160。還形成有通孔，所述通孔貫通從防 氧化膜121到層間絕緣膜158的層疊結(jié)構(gòu)，到達導(dǎo)電插件116。該通孔的內(nèi) 表面被粘合膜覆蓋，在通孔內(nèi)填充有由W構(gòu)成的導(dǎo)電插件165。這些粘合膜 既可以由TiN膜單層構(gòu)成，也可以由Ti膜和TiN膜2層構(gòu)成。
在電源電路部2中，形成有通孔，所述通孔貫通從保護膜150到層間絕 緣膜158的層疊結(jié)構(gòu)，到達平滑電容器21上的氫阻擋膜133b。該通孔的內(nèi) 表面被粘合膜覆蓋，在通孔內(nèi)填充有由W構(gòu)成的導(dǎo)電插件168。
在層間絕緣膜158上形成有配線171 173。配線171 173具有5層結(jié) 構(gòu)，按厚度為60nm的Ti膜、厚度為30nm的TiN膜、厚度為360nm的AlCu 合金膜、厚度為5nm的Ti膜以及厚度為70nm的TiN膜的順序?qū)盈B這些而 成。
配線171經(jīng)由其下面的導(dǎo)電插件160與單元電容器11的上部電極132a 連接，相當(dāng)于圖1所示的板線PL。配線172經(jīng)由其下面的導(dǎo)電插件165以 及116與MOS晶體管10的源極區(qū)域10S連接，相當(dāng)于圖1所示的位線BL。 柵電極10G兼作圖1所示的字線WL。
配線173經(jīng)由其下面的導(dǎo)電插件168與平滑電容器21的上部電極132b 連接。配線173相當(dāng)于圖1所示的電源電壓線VDD。平滑電容器21的下部電 極130b經(jīng)由其下面的導(dǎo)電插件126以及117與阱接觸擴散層36連接。阱接 觸擴散層36以及p型阱35與圖1所示的接地線GND連接。
平滑電容器21具有與圖7A所示的第一實施例的半導(dǎo)體器件的平滑電容 器21的上部電極55b相同的平面形狀。另外，也可以是與圖IO所示的第三 實施例的半導(dǎo)體器件的平滑電容器21的上部電極55b相同的平面形狀。在 第四實施例中，使用相同的蝕刻掩膜，在平滑電容器21的上部電極到下部 電極刻畫圖形。因此，無法如圖9A以及圖9B所示的那樣由相互分離的多個 圖形構(gòu)成平滑電容器21。
在如第四實施例那樣，在導(dǎo)電插件上分別層疊了單元電容器11以及平 滑電容器21的結(jié)構(gòu)的半導(dǎo)體器件中，也能夠與第一實施例的情況一樣，延 長平滑電容器21的MTTF。
在上述實施例中，對平滑電容器的上部電極的平面形狀進行了說明，但是采用上述平面形狀的效果不限定于平滑電容器，也可以適用于其它用途的
電容器。特別是，適用于面積占100(Hm^以上的鐵電電容器，可以得到顯著 的效果。
通過以上實施例對本發(fā)明進行了說明，但是本發(fā)明并不限定于這些實施 例。對本領(lǐng)域技術(shù)人員來說，例如進行各種變更、改良以及組合等是顯而易 見的。
權(quán)利要求
1. 一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體襯底，電容器，其形成在所述半導(dǎo)體襯底上，通過按順序?qū)盈B下部電極、電容器電介質(zhì)膜以及上部電極而構(gòu)成，當(dāng)設(shè)下部電極和上部電極隔著電介質(zhì)膜而相對置的電容區(qū)域的面積為S，該電容區(qū)域的外周線的總長度為L時，面積S為1000μm2以上，L/S為0.4μm-1以上。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在俯視觀察下，所述上部電極被包圍在所述下部電極內(nèi)，該上部電極的平面形狀是包括寬度為5pm以下的帶狀部分的形狀。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在俯視觀察下，所述上部電極被包圍在所述下部電極內(nèi)，所述上部電極由相互分離的多個圖形構(gòu)成。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于， 具有如下形狀，即，構(gòu)成所述上部電極的多個圖形中的每一個圖形被包圍在一邊長度為5^m的正方內(nèi)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 還具有被施加電源電壓的電源線和被施加接地電壓的接地線，所述電源線和接地線都形成在所述半導(dǎo)體襯底上，所述下部電極以及上部電極中的一個與所述電源線連接，另一個與所述 接地線連接。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述電容器電介質(zhì)膜由鐵電材料形成。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，還具有 多條字線，形成在所述半導(dǎo)體襯底上，沿著第一方向延伸， 多條位線，形成在所述半導(dǎo)體襯底上，沿著與所述字線交叉的第二方向延伸，開關(guān)元件，其對應(yīng)配置在所述字線和位線的交叉處，通過對所對應(yīng)的字 線施加的電壓來控制第一端子和第二端子間的導(dǎo)通狀態(tài)，該第一端子與所對 應(yīng)的位線連接，層間絕緣膜，其形成在所述半導(dǎo)體襯底上，覆蓋所述開關(guān)元件， 單元電容器，其在所述層間絕緣膜上，對應(yīng)配置在所述字線和位線的交 叉處，通過按順序?qū)盈B下部電極、由鐵電材料構(gòu)成的電容器電介質(zhì)膜以及上 部電極而構(gòu)成，下部電極以及上部電極中的一個與所對應(yīng)的開關(guān)元件的所述第二端子連接；所述電容器與所述單元電容器配置在相同的所述層間絕緣膜上，具有相 同的層疊結(jié)構(gòu)。
8. —種半導(dǎo)體器件，其特征在于，具有-半導(dǎo)體襯底，電容器，其形成在所述半導(dǎo)體襯底上，通過按順序?qū)盈B下部電極、電容 器電介質(zhì)膜以及上部電極而構(gòu)成；在俯視觀察下，所述上部電極被包圍在所述下部電極內(nèi)，并且由相互分 離的多個圖形構(gòu)成。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 構(gòu)成所述上部電極的多個圖形中的每一個圖形的平面形狀是包括寬度為5pm以下的帶狀部分的形狀。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 具有如下形狀，即，構(gòu)成所述上部電極的多個圖形中的每一個圖形被包圍在一邊長度為5pm的正方形內(nèi)。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 還具有被施加電源電壓的電源線和被施加接地電壓的接地線，所述電源線和接地線都形成在所述半導(dǎo)體襯底上，構(gòu)成所述上部電極的多個圖形中的每一個圖形與所述電源線以及接地 線中的一個連接，所述下部電極與所述電源線以及接地線中的另一個連接。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 所述電容器電介質(zhì)膜由鐵電材料形成。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，還具有 多條字線，形成在所述半導(dǎo)體襯底上，沿著第一方向延伸， 多條位線，形成在所述半導(dǎo)體襯底上，沿著與所述字線交叉的第二方向延伸，開關(guān)元件，其對應(yīng)配置在所述字線和位線的交叉處，通過對所對應(yīng)的字 線施加的電壓來控制第一端子和第二端子間的導(dǎo)通狀態(tài)，該第一端子與所對 應(yīng)的位線連接，層間絕緣膜，其形成在所述半導(dǎo)體襯底上，覆蓋所述開關(guān)元件， 單元電容器，其在所述層間絕緣膜上，對應(yīng)配置在所述字線和位線的交 叉處，通過按順序?qū)盈B下部電極、由鐵電材料構(gòu)成的電容器電介質(zhì)膜以及上 部電極而構(gòu)成，下部電極以及上部電極中的一個與所對應(yīng)的開關(guān)元件的所述第二端子連接；所述電容器與所述單元電容器配置在相同的所述層間絕緣膜上，具有相 同的層疊結(jié)構(gòu)。
14. 一種半導(dǎo)體器件的制造方法，其特征在于，包括 在半導(dǎo)體襯底上形成電容器的工序，其中，該電容器通過按順序?qū)盈B下部電極、由鐵電材料構(gòu)成的電容器電介質(zhì)膜以及上部電極而構(gòu)成，當(dāng)設(shè)下部 電極和上部電極隔著電介質(zhì)膜而相對置的電容區(qū)域的面積為S，該電容區(qū)域 的外周線的總長度為L時，面積S為lOOOpm2以上，L/S為0.4拜"以上， 通過對所述電容器進行加熱，改善所述電容器電介質(zhì)膜的膜品質(zhì)的工序。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 在俯視觀察下，所述上部電極被包圍在所述下部電極內(nèi)，該上部電極的平面形狀是包括寬度為5拜以下的帶狀部分的形狀。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 在俯視觀察下，所述上部電極被包圍在所述下部電極內(nèi)，所述上部電極由相互分離的多個圖形構(gòu)成。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于， 具有如下形狀，即，構(gòu)成所述上部電極的多個圖形中的每一個圖形被包圍在一邊長度為5拜的正方形內(nèi)。
18. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 還包括在所述半導(dǎo)體襯底上形成被施加電源電壓的電源線和被施加接地電壓的接地線的工序，所述下部電極以及上部電極中的一個與所述電源線連接，另一個與所述接地線連接。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在所述半導(dǎo)體襯底上形成開關(guān)元件的工序， 用層間絕緣膜覆蓋所述開關(guān)元件的工序，在所述層間絕緣膜上形成單元電容器的工序，該單元電容器對應(yīng)配置在 所述字線和位線的交叉處，通過按順序?qū)盈B下部電極、由鐵電材料構(gòu)成的電 容器電介質(zhì)膜以及上部電極而構(gòu)成，下部電極以及上部電極中的一個與所對 應(yīng)的開關(guān)元件的所述第二端子連接，將所述開關(guān)元件的一個端子和所述單元電容器的一個端子進行連接的 工序；將所述電容器與所述單元電容器配置在相同的所述層間絕緣膜上，并且 所述電容器與該單元電容器同時形成。
全文摘要
提供一種半導(dǎo)體器件，其能夠防止電容器的大面積化而引起TDDB下降。在半導(dǎo)體襯底上形成有電容器。電容器具有以下部電極、電容器電介質(zhì)膜以及上部電極的順序?qū)盈B這些的結(jié)構(gòu)。當(dāng)設(shè)下部電極和上部電極經(jīng)由電介質(zhì)膜而相對的電容區(qū)域的面積為S，電容區(qū)域的外周線的總長度為L時，面積S為1000μm²以上，L/S為0.4μm^-1以上。
文檔編號H01L21/8246GK101512755SQ200680055950
公開日2009年8月19日 申請日期2006年9月27日 優(yōu)先權(quán)日2006年9月27日
發(fā)明者立花宏俊 申請人:富士通微電子株式會社