專利名稱：一種集成了采樣電阻的電流檢測ldmos器件的制作方法
技術(shù)領(lǐng)域：
該發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，涉及橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件(LDMOS),尤其是主功率LDMOS器件和檢測LDMOS器件集成在一起的具有電流采樣功能的LDMOS器件。
背景技術(shù)：
智能功率集成電路集控制邏輯、保護(hù)電路、功率器件于一體，具有低成本、高效率、高可靠性等優(yōu)點(diǎn)，在很多領(lǐng)域如DC-DC轉(zhuǎn)換器、開關(guān)電源等方面都有應(yīng)用，而電流檢測在功率集成電路中有重要的作用。電流檢測可以應(yīng)用于電流保護(hù)、電流監(jiān)測設(shè)備、電流環(huán)系統(tǒng)、可編程電流源、線性電源、以及需要掌握流入流出電流比例的充電器或電池電量計量器等。由于流過功率器件 的電流比較大，甚至可能會是幾個安培大小的電流，通過串聯(lián)電阻直接檢測流過功率器件的電流會造成大的損耗。美國專利U. S.Pat.N04553084中，如圖I，主功率LDMOS器件11的電流能力與檢測器件13的成一定比例的。該檢測器件13的電流能力遠(yuǎn)小于主功率LDMOS器件11，且與檢測電阻14串聯(lián)以便于檢測。通過采樣流過檢測器件13的電流來檢測主功率LDMOS器件11的電流，減小損耗且提高可行性，有效解決了功率器件采樣困難的問題。單晶型硅片價格便宜，常被用于高壓功率器件的制作。常規(guī)單晶型高壓LDMOS器件剖面圖如圖2，一般應(yīng)用中，體區(qū)P-body接觸S’和源極接觸S是連在一起的。但是，在單晶型橫向功率器件和檢測器件集成中，存在漏極去偏置效應(yīng)、襯底去偏置效應(yīng)和體效應(yīng)等問題。漏極去偏置問題是當(dāng)檢測電阻較大時，電流流過檢測電阻時其兩端的壓降會比較大，相當(dāng)于提高了檢測器件的源端電壓，會使得檢測器件的有效柵-源驅(qū)動電壓變小，導(dǎo)致檢測不準(zhǔn)確。襯底去偏置效應(yīng)是指當(dāng)檢測器件源極電位升高，會使得體區(qū)P-body和襯底間有電流流過，由于襯底電阻率較大，微弱的電流便會造成較大的電壓差，從而產(chǎn)生襯底去偏置效應(yīng)。襯底去偏置效應(yīng)不僅對電路中其他器件造成影響，且相當(dāng)于在檢測電阻上并聯(lián)一個電阻，造成檢測不準(zhǔn)確。如果將體區(qū)P-body接觸S’和源極接觸S分開，體區(qū)P-body接觸S’接地，便會有效解決襯底去偏置效應(yīng)。但是，這樣會造成體效應(yīng)的產(chǎn)生。體效應(yīng)也叫襯底偏置效應(yīng)。當(dāng)檢測電阻兩端有壓降時，檢測器件的源極電位升高，造成體區(qū)P-body和源極N+形成壓差，使得閾值電壓變大，也會產(chǎn)生檢測不準(zhǔn)確的問題。但是，智能功率集成電路中，外接檢測電阻容易引起噪聲影響和檢測不準(zhǔn)確的問題，因此最好將檢測電阻與功率器件集成。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種集成了采樣電阻的電流檢測LDMOS器件，將主功率LDMOS器件、電流檢測LDMOS器件和電流檢測電阻集成在一起，將電流檢測LDMOS器件源極完全浮動以有效解決襯底去偏置效應(yīng)和體效應(yīng)問題，同時減小噪聲影響，提高檢測電流準(zhǔn)確性。
本發(fā)明的技術(shù)方案如下一種集成了采樣電阻的電流檢測LDMOS器件，包括主功率LDMOS器件100、電流檢測LDMOS器件101和采樣電阻102，所述主功率LDMOS器件100、電流檢測LDMOS器件101和米樣電阻102集成于同一半導(dǎo)體芯片上。所述電流檢測LDMOS器件101的溝道區(qū)寬度為W2，所述主功率LDMOS器件100的溝道區(qū)寬度為W1，其中Wl >> W2，電流檢測LDMOS器件101的電流能力與主功率LDMOS器件100的電流能力之比為W2/W1。所述主功率LDMOS器件100和電流檢測LDMOS器件101采用共同的漏極結(jié)構(gòu)，即米用同一 N+漏極區(qū)4和金屬化漏極11。所述電流檢測LDMOS器件101的P型體區(qū)12做在一個N型阱區(qū)3中，使得電流檢測LDMOS器件101的P型體區(qū)12與半導(dǎo)體襯底I相互隔離，以實(shí)現(xiàn)電流檢測LDMOS器件101的源極電壓浮動。 所述主功率LDMOS器件100和電流檢測LDMOS器件101各自的源極P+接觸區(qū)5和源極N+接觸區(qū)6與各自的源極金屬10、13連接，以消除襯偏效應(yīng)。所述采樣電阻102的一端與主功率LDMOS器件的源極金屬10相連，另一端與電流檢測LDMOS器件101的源極金屬13相連。本發(fā)明提供的集成了采樣電阻的電流檢測LDMOS器件，將主功率LDMOS器件、電流檢測LDMOS功率器件和采樣電阻集成于同一半導(dǎo)體芯片上，通過控制主功率LDMOS器件和電流檢測LDMOS器件的溝道區(qū)寬度之比以實(shí)現(xiàn)電流采樣。在實(shí)現(xiàn)電流采樣功能的基礎(chǔ)上，通過主功率LDMOS器件和電流檢測LDMOS器件共用漏極結(jié)構(gòu)以達(dá)到節(jié)省芯片面積的目的；同時通過短接主功率LDMOS器件和電流檢測LDMOS器件各自的P+接觸區(qū)和N+接觸區(qū)(與各自的源極金屬相連)，并且將電流檢測LDMOS器件的P型體區(qū)做在一個N阱中、使得電流檢測LDOMS器件的P型體區(qū)與襯底完全隔離，實(shí)現(xiàn)了電流檢測LDMOS器件的源極電壓浮動且消除了襯底去偏置效應(yīng)；另外將采樣電阻同時集成可避免外接采樣電阻帶來的噪聲影響，使得電流檢測LDMOS器件對主功率LDMOS器件電流進(jìn)行準(zhǔn)確采樣。


圖I是美國專利U. S. Pat. N04553084提出的檢測電路圖。圖2是本發(fā)明提出的集成了采樣電阻的電流檢測LDMOS器件表面結(jié)構(gòu)示意圖。圖3是沿圖2中AA’連線的剖面結(jié)構(gòu)圖。圖4是本發(fā)明提出的集成了采樣電阻的電流檢測LDMOS器件表面結(jié)構(gòu)示意圖之
--O圖5是沿圖4中AA’連線的剖面結(jié)構(gòu)圖。圖6是本發(fā)明提出的集成了采樣電阻的電流檢測LDMOS器件表面結(jié)構(gòu)示意圖之
_- O
具體實(shí)施例方式一種集成了采樣電阻的電流檢測LDMOS器件，包括主功率LDMOS器件100、電流檢測LDMOS器件101和采樣電阻102，所述主功率LDMOS器件100、電流檢測LDMOS器件101和米樣電阻102集成于同一半導(dǎo)體芯片上。所述電流檢測LDMOS器件101的溝道區(qū)寬度為W2，所述主功率LDMOS器件100的溝道區(qū)寬度為Wl，其中Wl >>W2，電流檢測LDMOS器件(101)的電流能力與主功率LDMOS器件100的電流能力之比為W2/W1。所述主功率LDMOS器件100和電流檢測LDMOS器件101采用共同的漏極結(jié)構(gòu)，即米用同一 N+漏極區(qū)4和金屬化漏極11。所述電流檢測LDMOS器件101的P型體區(qū)12做在一個N型阱區(qū)3中，使得電流檢測LDMOS器件101的P型體區(qū)12與半導(dǎo)體襯底I相互隔離，以實(shí)現(xiàn)電流檢測LDMOS器件101的源極電壓浮動。所述主功率LDMOS器件100和電流檢測LDMOS器件101各自的源極P+接觸區(qū)5 和源極N+接觸區(qū)6與各自的源極金屬10、13連接，以消除襯偏效應(yīng)。所述采樣電阻102的一端與主功率LDMOS器件的源極金屬10相連，另一端與電流檢測LDMOS器件101的源極金屬13相連。下面參照附圖對本發(fā)明進(jìn)行更全面的描述和說明。圖2是本發(fā)明提出的一種集成多晶硅檢測電阻的、具有電流采樣功能的LDMOS器件結(jié)構(gòu)的俯視圖，圖3是沿圖I中AA’的剖面圖，為使器件功能結(jié)構(gòu)更清楚，俯視圖中沒有繪制氧化層。其中，100代表主功率LDMOS器件，主要包括襯底1、P型體區(qū)2、N阱區(qū)3、漏極N+接觸區(qū)4、源極P+接觸區(qū)5、源極N+接觸區(qū)6、多晶硅柵極7、場氧化層8、多層氧化物9、源極金屬10、漏極金屬11。101代表電流檢測LDMOS器件，主要包括襯底I、P型體區(qū)12、N阱區(qū)3、漏極N+接觸區(qū)4、源極P+接觸區(qū)5、源極N+接觸區(qū)6、多晶硅柵極7、場氧化層8、多層氧化物9、源極金屬13、漏極金屬11。102代表采樣電阻，由多晶硅電阻21實(shí)現(xiàn)，多晶硅電阻21位于主功率LDMOS器件100的源極金屬10和電流檢測LDMOS器件101的源極金屬13之間的場氧化層8表面，多晶硅電阻21表面覆蓋多層氧化物9。其中，多層氧化物9是在淀積多晶硅后淀積的氧化物，用于隔離多晶硅并加厚氧化層8。由多晶硅電阻21與多晶硅柵7之間的距離為dl，一般為幾個微米，以保證多晶硅電阻21與多晶硅柵7不相連且沒有交疊。圖4是本發(fā)明提出的另一種集成多晶硅檢測電阻的、具有電流采樣功能的LDMOS器件結(jié)構(gòu)的俯視圖，圖5是沿圖4中AA’連線的剖面結(jié)構(gòu)圖，為使器件功能結(jié)構(gòu)更清楚，俯視圖中沒有繪制氧化層。100代表主功率LDMOS器件，包括襯底I、P型體區(qū)2、N阱區(qū)3、漏極N+接觸區(qū)4、源極P+接觸區(qū)5、源極N+接觸區(qū)6、多晶硅柵極7、場氧化層8、多層氧化物
9、源極金屬10、漏極金屬11。101代表電流檢測LDMOS器件，包括襯底1、P型體區(qū)12、N阱區(qū)3、漏極N+接觸區(qū)4、源極P+接觸區(qū)5、源極N+接觸區(qū)6、多晶硅柵極7、場氧化層8、多層氧化物9、源極金屬13、漏極金屬11。102代表采樣電阻，由N型阱電阻33實(shí)現(xiàn)。N型阱電阻33位于主功率LDMOS器件100的源端和電流檢測LDMOS器件101的源端之間，與N型阱區(qū)3采用同步工藝制作。N型阱電阻33兩端的N+接觸區(qū)分別與主功率LDMOS器件100的源極金屬10和電流檢測LDMOS器件101的源極金屬13相連。器件工作時，電流流動方向為電流檢測LDMOS器件101的源極金屬13流入，通過N型阱電阻33，流向主功率LDMOS器件100的源極金屬10，即接地。沿電流方向，N型阱電阻33長度為L，寬度為W。N型阱電阻33的方塊電阻值由N阱摻雜濃度決定，其電阻大小由L和W的比值確定。
在N型阱電阻33與電流檢測LDMOS器件101的源端的N型阱區(qū)3之間具有P型隔離區(qū)22，P型隔離區(qū)22的工藝步驟與P型體區(qū)相同，不必額外的掩模板和工藝步驟。P型隔離區(qū)22的作用是隔離N型阱區(qū)3對N型阱電阻33的影響，其寬度為d2，一般為幾個到幾十個微米。進(jìn)一步的，對于本發(fā)明提出的器件結(jié)構(gòu)布局而言，主功率LDMOS器件100、檢測LDMOS器件101和采樣電阻102的位置不局限于圖2所示(主功率LDMOS器件100、檢測LDMOS器件101和檢測電阻102均沿Z軸位于器件漏極的同一側(cè))。下面對本發(fā)明提出的器件結(jié)構(gòu)布局做示例說明，以此只是說明本發(fā)明在實(shí)際應(yīng)用過程中可以根據(jù)版圖繪制布局做相應(yīng)調(diào)整，而不局限于本發(fā)明的應(yīng)用。圖6所示的是本發(fā)明器件的另一種布局方式。其中100代表主功率LDMOS器件，101代表電流檢測LDMOS器件，102代表采樣電阻。主功率LDMOS器件100、檢測LDMOS器件101和采樣電阻102沿X軸平行排列(主功率LDMOS器件100和檢測LDMOS器件101分布于共用漏極的兩側(cè))，采樣電阻102位于靠近電流檢測LDMOS器件101的源極金屬13的一側(cè)，且兩者電氣相連。采樣電阻102的另一端由金屬連線引出與主功率LDMOS器件的源極金屬 10相連。
權(quán)利要求
1.一種集成了采樣電阻的電流檢測LDMOS器件，包括主功率LDMOS器件(100)、電流檢測LDMOS器件(101)和采樣電阻(102)，所述主功率LDMOS器件(100)、電流檢測LDMOS器件(101)和采樣電阻(102)集成于同一半導(dǎo)體芯片上； 所述電流檢測LDMOS器件(101)的溝道區(qū)寬度為W2，所述主功率LDMOS器件(100)的溝道區(qū)寬度為W1，其中Wl >> W2，電流檢測LDMOS器件(101)的電流能力與主功率LDMOS器件(100)的電流能力之比為W2/W1 ； 所述主功率LDMOS器件(100)和電流檢測LDMOS器件(101)采用共同的漏極結(jié)構(gòu)，即采用同一 N+漏極區(qū)(4)和金屬化漏極(11)； 所述電流檢測LDMOS器件(101)的P型體區(qū)(12)做在一個N型阱區(qū)(3)中，使得電流檢測LDMOS器件(101)的P型體區(qū)(12)與半導(dǎo)體襯底(I)相互隔離，以實(shí)現(xiàn)電流檢測LDMOS器件(101)的源極電壓浮動； 所述主功率LDMOS器件(100)和電流檢測LDMOS器件(101)各自的源極P+接觸區(qū)(5)和源極N+接觸區(qū)(6)與各自的源極金屬(10、13)連接，以消除襯偏效應(yīng)； 所述采樣電阻(102)的一端與主功率LDMOS器件的源極金屬(10)相連，另一端與電流檢測LDMOS器件(101)的源極金屬(13)相連。
2.根據(jù)權(quán)利要求I所述的集成了采樣電阻的電流檢測LDMOS器件，其特征在于，所述主功率LDMOS器件(100)和電流檢測LDMOS器件(101)分布于共用漏極結(jié)構(gòu)的同一側(cè)，且二者共用柵極結(jié)構(gòu)，即采用同一多晶硅柵極(7)。
3.根據(jù)權(quán)利要求2所述的集成了采樣電阻的電流檢測LDMOS器件，其特征在于，所述采樣電阻(102)為多晶硅電阻(21 )，多晶硅電阻(21)位于主功率LDMOS器件(100)的源極金屬(10 )和電流檢測LDMOS器件(101)的源極金屬(13 )之間的場氧化層(8 )表面，多晶硅電阻(21)表面覆蓋多層氧化物(9 )。
4.根據(jù)權(quán)利要求2所述的集成了采樣電阻的電流檢測LDMOS器件，其特征在于，所述采樣電阻(102)為N型阱電阻(33)，N型阱電阻(33)位于主功率LDMOS器件(100)的源端和電流檢測LDMOS器件(101)的源端之間，與N型阱區(qū)(3)采用同步工藝制作#型阱電阻(33)兩端的N+接觸區(qū)分別與主功率LDMOS器件(100)的源極金屬(10)和電流檢測LDMOS器件(101)的源極金屬(13)相連；沿電流方向，N型阱電阻(33)長度為L，寬度為W ;N型阱電阻(33)的方塊電阻值由N阱摻雜濃度決定，其電阻大小由L和W的比值確定； 在N型阱電阻(33)與電流檢測LDMOS器件(101)的源端的N型阱區(qū)(3)之間具有P型隔離區(qū)(22)，P型隔離區(qū)(22)隔離N型阱區(qū)(3)對N型阱電阻(33)的影響，其寬度為d2，d2的取值范圍在幾到幾十微米之間。
全文摘要
一種集成了采樣電阻的電流檢測LDMOS器件，屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。包括集成于同一半導(dǎo)體芯片的主功率LDMOS器件(100)、電流檢測LDMOS器件(101)和采樣電阻(102)。通過控制主功率LDMOS器件和電流檢測LDMOS器件的溝道區(qū)寬度之比實(shí)現(xiàn)電流采樣；主功率LDMOS器件和電流檢測LDMOS器件共用漏極結(jié)構(gòu)以節(jié)省芯片面積；短接主功率LDMOS器件和電流檢測LDMOS器件各自的P+接觸區(qū)和N+接觸區(qū)，并且將電流檢測LDMOS器件的P型體區(qū)做在一個N阱中、使得電流檢測LDOMS器件的P型體區(qū)與襯底完全隔離，實(shí)現(xiàn)了電流檢測LDMOS器件的源極電壓浮動且消除了襯底去偏置效應(yīng)；另外將采樣電阻同時集成可避免外接采樣電阻帶來的噪聲影響，使得電流檢測LDMOS器件對主功率LDMOS器件電流進(jìn)行準(zhǔn)確采樣。
文檔編號H01L29/78GK102779821SQ20121026862
公開日2012年11月14日 申請日期2012年7月31日 優(yōu)先權(quán)日2012年7月31日
發(fā)明者喬明, 何逸濤, 向凡, 周鋅, 張波, 李肇基, 溫恒娟 申請人:電子科技大學(xué)