硅通孔及其形成方法
【專利摘要】一種硅通孔及其形成方法，所述硅通孔的形成方法，包括：提供半導體襯底，所述半導體襯底具有通孔，所述通孔的表面具有絕緣層；在所述通孔中填充滿鍺化硅。本發(fā)明利用鍺化硅的良好填充能力，采用鍺化硅填充所述通孔，所形成的導電柱內(nèi)部不出現(xiàn)孔洞，因此所形成的硅通孔電性能穩(wěn)定，可靠性高。
【專利說明】硅通孔及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體工藝領(lǐng)域，特別是涉及一種硅通孔及其形成方法。

【背景技術(shù)】
[0002]隨著半導體技術(shù)不斷發(fā)展，目前半導體器件的特征尺寸已經(jīng)變得非常小，希望在二維的封裝結(jié)構(gòu)中增加半導體器件的數(shù)量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于引線鍵合的芯片堆疊(Die Stacking)、封裝堆疊(Package Stacking)和基于娃通孔(Through Silicon Via, TSV)的三維堆疊。
[0003]基于硅通孔的三維堆疊技術(shù)具有以下三個優(yōu)點:(I)高密度集成；(2)大幅地縮短電互連的長度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級芯片(SOC)技術(shù)中的信號延遲等問題；(3)利用硅通孔技術(shù)，可以把具有不同功能的芯片(如射頻、內(nèi)存、邏輯、MEMS等)集成在一起來實現(xiàn)封裝芯片的多功能。因此，所述利用硅通孔互連結(jié)構(gòu)的三維堆疊技術(shù)日益成為一種較為流行的芯片封裝技術(shù)。
[0004]硅通孔形成過程通常包括在硅襯底中形成通孔，在所述通孔表面形成絕緣層，用銅或鎢填充滿表面被所述絕緣層覆蓋的所述通孔以形成導電柱。然而，隨著半導體集成程度的提高，所述通孔的直徑越來越小，用銅或鎢填充所述通孔時，所形成的導電柱內(nèi)部會出現(xiàn)孔洞(void)。
[0005]如圖1所示，在半導體襯底11中設(shè)置硅通孔，硅通孔具有導電柱12，導電柱12內(nèi)部具有孔洞13。一旦導電柱12內(nèi)部出現(xiàn)孔洞13，就會導致硅通孔電阻增大，導電性能下降，電連接性能不良，甚至出現(xiàn)電遷移和應(yīng)力遷移，進而導致硅通孔可靠性下降。
[0006]雖然業(yè)已提出通過在硅通孔形成過程中，增大通孔開口的方法，以利于銅或鎢的填充，但是其效果差強人意，并且增大所述通孔開口還會導致芯片的表面面積減小。
[0007]為此，需要一種新的硅通孔技術(shù)，以避免硅通孔中導電柱內(nèi)部出現(xiàn)孔洞的問題。


【發(fā)明內(nèi)容】

[0008]本發(fā)明解決的問題是提供一種硅通孔及其形成方法，以避免硅通孔中導電柱內(nèi)部出現(xiàn)孔洞的問題。
[0009]為解決上述問題，本發(fā)明提供一種硅通孔的形成方法，包括:
[0010]提供半導體襯底，所述半導體襯底具有通孔，所述通孔的表面具有絕緣層；
[0011]在所述通孔中填充滿鍺化硅。
[0012]可選的，采用低壓化學氣相沉積法在所述通孔中填充滿所述鍺化硅。
[0013]可選的，所述低壓化學氣相沉積法所采用的氣體包括硅烷和鍺烷。
[0014]可選的，所述低壓化學氣相沉積法所采用的氣體還包括三氯化硼、五氯化磷和五氯化砷的至少一種。
[0015]可選的，所述低壓化學氣相沉積法所采用的溫度范圍包括370°C?450°C，壓強范圍包括180mTorr?220mTorr，反應(yīng)時間范圍包括125min?375min。
[0016]可選的，在所述通孔中填充所述滿鍺化硅之后，采用化學機械平坦化或者無圖案刻蝕對所述鍺化硅進行平坦化。
[0017]可選的，所述通孔的深度大于或者等于30 μ m,所述通孔的深寬比小于或者等于1:10。
[0018]為解決上述問題，本發(fā)明還提供一種硅通孔，包括位于半導體襯底中的絕緣層和位于所述絕緣層中的導電柱，所述導電柱的材料包括鍺化硅。
[0019]可選的，所述導電柱的材料還包括硼離子、磷離子和砷離子的至少一種。
[0020]可選的,所述導電柱的導電率范圍包括7ohm/sq?13ohm/sq。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0022]本技術(shù)方案中使用鍺化硅填充通孔以形成硅通孔。由鍺化硅具有良好的填充能力，其在通孔側(cè)面和通孔底部的填充速度幾乎相等，因此，采用鍺化硅填充所述通孔時，所形成的導電柱內(nèi)部不出現(xiàn)孔洞，因此所形成的硅通孔電性能穩(wěn)定，可靠性高。
[0023]進一步，采用低壓化學氣相沉積法在所述通孔中填充滿所述鍺化硅，相比于電鍍銅和金屬有機化合物化學氣相沉積法而言，節(jié)約了工藝成本。
[0024]進一步，低壓化學氣相沉積所采用的溫度范圍包括350°C?440°C，減少能耗，節(jié)省成本，并且可以與多種類型的后續(xù)工藝兼容。

【專利附圖】

【附圖說明】
[0025]圖1為現(xiàn)有技術(shù)形成的硅通孔示意圖；
[0026]圖2至圖5為本發(fā)明硅通孔形成方法實施例的示意圖。

【具體實施方式】
[0027]現(xiàn)有方法在形成硅通孔的過程中，通常采用銅或者鎢進行填充。
[0028]采用銅填充時，通常采取電鍍銅的方式。隨著硅通孔中通孔寬度的減小和通孔深度的增大，通孔的底面積減小，并且通孔的底部呈尖凹狀，導致通孔底部的電阻增大，甚至出現(xiàn)通孔底部電阻大于通孔側(cè)面電阻的情況，因此，在電鍍銅過程中，會出現(xiàn)通孔側(cè)面銅沉積速度大于通孔底部銅沉積速度的情況，導致形成的銅柱內(nèi)部易出現(xiàn)孔洞。
[0029]采用鎢填充時，通常采取金屬有機化合物化學氣相沉積的方式，所述方式在通孔底部的沉積速度通常為在通孔側(cè)面沉積速度的60%，因此，所述方法同樣容易導致形成的鎢柱內(nèi)部易出現(xiàn)孔洞。并且金屬有機化合物化學氣相沉積工藝成本高。
[0030]為此，本發(fā)明在形成硅通孔的過程中，采用鍺化硅進行填充。鍺化硅具有良好的填充能力，其在通孔側(cè)面和通孔底部的填充速度幾乎相等，因此，采用鍺化硅進行填充時，在所形成的導電柱內(nèi)部不出現(xiàn)孔洞，因此所形成的硅通孔電性能穩(wěn)定，可靠性高。
[0031]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0032]請參考圖2，提供半導體襯底I ;在所述半導體襯底I中形成多個通孔2 ;在所述半導體襯底I的表面及通孔2的側(cè)壁和底部形成絕緣層3。
[0033]本實施例中，半導體襯底I可以是體硅(Bulk Silicon)、鍺化硅或絕緣體上硅(Silicon On Insulator, SOI),并且可以摻雜有其它兀素。在半導體襯底I中還可以形成有各類有源半導體器件和各類無源半導體器件，并可以形成有相應(yīng)的隔離結(jié)構(gòu)、介質(zhì)層和導電互連結(jié)構(gòu)。
[0034]本實施例中，在半導體襯底I中形成通孔2的工藝可以為深反應(yīng)性離子刻蝕工藝，所述深反應(yīng)性離子刻蝕工藝可以是Bosch深反應(yīng)性離子刻蝕(Bosch Deep Reactive 1nEtching, Bosch DRIE)工藝或低溫型深反應(yīng)性離子蝕刻(Cryogenic Deep Reactive 1nEtching, DRIE)。而采用Bosch深反應(yīng)性離子刻蝕工藝形成通孔的方法具體包括:首先在半導體襯底上I形成圖案化的光刻膠層(未示出);以光刻膠層為掩膜，交替地引入刻蝕性氣體和保護性氣體，從而交替地對半導體襯底進行蝕刻，以及對蝕刻后形成的側(cè)壁進行保護，直至形成預(yù)定尺寸的通孔2 ;去除所述光刻膠層。
[0035]本實施例中，通孔2的深度大于或者等于30 μ m,通孔2的深寬比(深度與寬度的比值)小于或者等于1:10 (由于絕緣層3厚度較小，因此可忽略其對通孔2尺寸的影響)。并且，進一步的，選取通孔2的深度與寬度的比值在1:15至1:10之間。當通孔2的深度和深寬比在上述范圍時，如果采用現(xiàn)有方法填充通孔2，則所形成的導電柱內(nèi)通常具有孔洞。
[0036]本實施例中，絕緣層3的材料可以為氮化物(例如氮化硅)或者氧化物。絕緣層3可用于電性隔絕硅襯底和后續(xù)的填充于通孔中的導電柱。形成絕緣層3的方法可以為常壓化學氣相沉積(Atmospheric Pressure Chemical Vapor Deposit1n,APCVD)法、電衆(zhòng)輔助化學氣相沉積(Plasma Enhance Chemical Vapor Deposit1n, PECVD)法或低壓化學氣相沉積(Low Pressure Chemical Vapor Deposit1n, LPCVD)法。
[0037]需要說明的是，圖2中雖未顯示，但是在通孔2表面形成絕緣層3之后，還可以繼續(xù)在通孔2表面形成擴散層(未示出)，此時擴散層覆蓋在絕緣層3表面，擴散層可用于防止后續(xù)填充于通孔中的導電柱發(fā)生擴散。
[0038]請參考圖3,在通孔2中填充滿鍺化娃4a。
[0039]本實施例中，采用低壓化學氣相沉積法在通孔2中填充滿鍺化硅4a。所述低壓化學氣相沉積法采用的氣體可以包括硅烷和鍺烷，所述硅烷可以是甲硅烷(SiH4)和乙硅烷(Si2H6)的至少一種，所述鍺烷可以是甲鍺烷(GeH4)15
[0040]本實施例中，所述低壓化學氣相沉積法所采用的氣體還可以包括三氯化硼(BC13)、五氯化磷(PCl5)或者五氯化砷(AsCl5)等其它氣體。在沉積過程中引入BC13、PCl5和AsCl5等氣體，從而在沉積形成的鍺化硅4a中引入硼離子、磷離子或者砷離子等雜質(zhì)離子，降低鍺化硅4a的電阻率，使鍺化硅4a達到硅通孔所需的導電性能。
[0041]本實施例具體采用SiH4、GeH4和BCl3進行反應(yīng)，以形成具有硼離子的鍺化硅4a。其中SiH4的流量范圍控制在15sccm?45sccm, GeH4的流量范圍控制在5sccm?15sccm,BCl3的流量范圍控制在25sccm?75sccm。由于BCl3的沸點(12.5°C )低，因此采用BCl3可以減少能耗并節(jié)省成本。本實施例具體的一個低壓化學氣相沉積工藝中，包括以下五個過程:
[0042]半導體襯底I進入反應(yīng)腔的過程:將半導體襯底I送入反應(yīng)腔中，反應(yīng)腔溫度控制在350°C?450°C，此階段的時間控制在1min?20min，并且通入5L?20L的氮氣。
[0043]反應(yīng)腔溫度穩(wěn)定過程:控制溫度保持在370°C?450°C，可根據(jù)工藝需要在該溫度范圍內(nèi)調(diào)整具體的溫度值，例如370°C、380°C、400°C、41 (TC、420°C、430°C或者450°C，此階段時間控制在5?lOmin，并且通入5L?10L氮氣，同時調(diào)整反應(yīng)腔內(nèi)的氣壓至O?100pa0
[0044]恒溫反應(yīng)過程:使溫度恒定在370°C?450°C，控制氣壓在180mTorr?220mTorr，通入反應(yīng)氣體進行反應(yīng)。本實施例中，SiH4的濃度范圍可以為40%?60%，GeH4的濃度范圍可以為20%?40%，BCl3的濃度范圍可以為5%?30%，反應(yīng)時間控制在200min?300min，可根據(jù)通孔2的尺寸調(diào)整相應(yīng)的反應(yīng)時間。在反應(yīng)過程中，由于鍺化硅具有優(yōu)良的填充能力，其在通孔2側(cè)壁和底部的生長速度基本相等，因此整個填充過程中，鍺化硅內(nèi)部不出現(xiàn)孔洞。
[0045]反應(yīng)停止過程:繼續(xù)控制溫度在350°C?450°C，在1min?20min通入5L?20L氮氣，控制氣壓在O?lOOOpa。
[0046]半導體襯底I退出反應(yīng)腔的過程:繼續(xù)控制溫度在350°C?450°C，時間10?20min，氮氣5L?20L，控制氣壓回到常壓。
[0047]從以上過程的描述可知，本實施例中，整個工藝過程溫度范圍始終控制在350°C?450°C，既減少能耗，又不影響半導體襯底I中的其它結(jié)構(gòu)，并且由于沉積工藝的溫度低，因此本實施例所提供的硅通孔的形成方法可以與多種類型的后續(xù)工藝兼容。
[0048]通過上述工藝所形成的鍺化娃4a的表面電阻率范圍包括7ohm/sq?13ohm/sq,相對于其它工藝而言，本實施例以較低的摻雜濃度得到較低電阻率的鍺化硅4a。
[0049]請參考圖4，采用化學機械平坦化對圖3所示鍺化硅4a進行平坦化處理至露出絕緣層3，形成導電柱4b。采用化學機械平坦化可以使導電柱4b的表面平坦度達到較高水平，進一步提聞娃通孔的可罪性。
[0050]除了采用化學機械平坦化的方式外,也可以采用無圖案刻蝕(blanket etch)對圖3所示鍺化硅4a進行平坦化，形成導電柱4c，如圖5所示。
[0051]本實施例采用低壓化學氣相沉積法形成鍺化硅4a以填充通孔2，在填充過程中，鍺化硅4a在通孔2側(cè)壁和底部的生長速度基本相等，因此，可以防止所形成的鍺化硅4a內(nèi)部存在孔洞，因此最終形成的硅通孔電學性能優(yōu)良，可靠性高。并且本實施例所采用的工藝方法相對于電鍍銅工藝和金屬有機化合物化學氣相沉積工藝而言，成本降低。
[0052]本發(fā)明實施例還提供了一種硅通孔，所述硅通孔包括位于半導體襯底中的絕緣層和位于所述絕緣層中的導電柱，所述導電柱的材料包括鍺化硅，并且主要包括的是鍺化硅。所述導電柱還包括硼離子等雜質(zhì)離子，硼離子可以提高所述導電柱的導電性能。所述導電柱的表面導電率范圍包括7ohm/sq?13ohm/sq。
[0053]需要說明的是，在本發(fā)明的其它實施例中，所述導電柱可以包括有磷離子或者砷離子等其它雜質(zhì)離子。并且所述雜質(zhì)離子可以采取摻雜或者離子注入的方式摻入所述導電柱中。
[0054]本發(fā)明實施例所提供的硅通孔中，由于導電柱的材料包括鍺化硅，鍺化硅具有良好的填充能力，因此所述導電柱內(nèi)部不出現(xiàn)孔洞，使得所述硅通孔電性能穩(wěn)定，可靠性高。
[0055]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種硅通孔的形成方法，其特征在于，包括: 提供半導體襯底，所述半導體襯底具有通孔，所述通孔的表面具有絕緣層； 在所述通孔中填充滿鍺化硅。
2.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，采用低壓化學氣相沉積法在所述通孔中填充滿所述鍺化硅。
3.如權(quán)利要求2所述的硅通孔的形成方法，其特征在于，所述低壓化學氣相沉積法所采用的氣體包括硅烷和鍺烷。
4.如權(quán)利要求3所述的硅通孔的形成方法，其特征在于，所述低壓化學氣相沉積法所采用的氣體還包括三氯化硼、五氯化磷和五氯化砷的至少一種。
5.如權(quán)利要求2所述的硅通孔的形成方法，其特征在于，所述低壓化學氣相沉積法所采用的溫度范圍包括370°C?450°C，壓強范圍包括180mTorr?220mTorr，反應(yīng)時間范圍包括 125min ?375min。
6.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，在所述通孔中填充所述滿鍺化硅之后，采用化學機械平坦化或者無圖案刻蝕對所述鍺化硅進行平坦化。
7.如權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述通孔的深度大于或者等于30 μ m，所述通孔的深寬比小于或者等于1:10。
8.—種硅通孔，其特征在于，包括位于半導體襯底中的絕緣層和位于所述絕緣層中的導電柱，所述導電柱的材料包括鍺化硅。
9.如權(quán)利要求8所述的硅通孔，其特征在于，所述導電柱的材料還包括硼離子、磷離子和砷離子的至少一種。
10.如權(quán)利要求8所述的硅通孔，其特征在于，所述導電柱的導電率范圍包括7ohm/sq ?13ohm/sq。
【文檔編號】H01L21/768GK104425449SQ201310365827
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】郭亮良, 黃河, 駱凱玲 申請人:中芯國際集成電路制造(上海)有限公司