專利名稱：一種脈沖寬度調(diào)制開關(guān)電源控制器及開關(guān)電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基本電子電路技術(shù)領(lǐng)域，特別涉及一種脈沖寬度調(diào)制開關(guān)電源控制器及開關(guān)電源。
背景技術(shù)：
在全球環(huán)保意識越來越強(qiáng)的趨勢下，更加高效地利用能源已成為全球的共識，于是近年來電子產(chǎn)品及其電源開始受到節(jié)能法規(guī)的限制，如美國加州能源委員會(California Energy Commission,CEC)節(jié)能規(guī)范，以及“能源之星(Energy Star) ”標(biāo)識計(jì)劃等。除了這些節(jié)能規(guī)范之外，另一項(xiàng)受到注目的新規(guī)范即是”待機(jī)功耗”。根據(jù)統(tǒng)計(jì)，電子產(chǎn)品在待機(jī)時(shí)的功耗占全球的電力3% -13%，因此在待機(jī)時(shí)的功耗也制訂出明確的規(guī)范，低待機(jī)功耗特性或?qū)⒊蔀槲磥黼娫垂?yīng)器的所必備的基本要求。開關(guān)電源(Switch ModePower Supply)以其優(yōu)異的性能和廣泛的應(yīng)用場合占據(jù)了當(dāng)今電源系列市場的重要部分。然而，由于開關(guān)電源在工作過程中存在不可避免的損耗能量，包括開關(guān)損耗、傳導(dǎo)損耗及控制電路損耗，并且這些損耗都與系統(tǒng)的工作頻率有很大關(guān)系，尤其當(dāng)輕載或空載時(shí)，采用與重載狀態(tài)下相同的開關(guān)頻率會很大程度地減小有用功對總功的比值，降低效率。并且隨著產(chǎn)品小型化趨勢所導(dǎo)致的開關(guān)電源工作頻率的上升，損耗的能量也不斷增加，這已成為開關(guān)電源系統(tǒng)在輕載和待機(jī)狀態(tài)下能量損耗的最主要部分。由此可見現(xiàn)有技術(shù)中存在:現(xiàn)有的AC/DC開關(guān)電源待機(jī)功耗較高的問題。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的目的是提供一種脈沖寬度調(diào)制開關(guān)電源控制器及開關(guān)電源，脈沖寬度調(diào)制開關(guān)電源控制器包括:供電電壓引腳、接地引腳、反饋引腳fb、控制輸出端引腳gate、電流監(jiān)測端引腳cs和偏置電流設(shè)置端口 RI引腳；以及FB采樣電路202，其輸入端口接反饋引腳fb，并基于反饋引腳fb反饋電流的大小，將反饋電流變化轉(zhuǎn)化成電壓采樣信號FB_d并輸出；電流模式選擇電路203,電流模式選擇電路203的第一輸入端接米樣信號FB_d輸出端，并根據(jù)電壓米樣信號FB_d的電壓范圍,產(chǎn)生對應(yīng)的振蕩器第一電流1scl和第二電流 1sc2 ；方波發(fā)生電路205,方波發(fā)生電路205的第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第六輸入端，分別接電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端引腳CS、采樣信號FB_d輸出端、第一基準(zhǔn)電壓Vref 1、振蕩器第一電流1scl輸出端和第二電流1sc2輸出端,205的第一輸出邏輯信號輸出端、第二輸出邏輯信號輸出端，分別連接到第一晶體管N21和第二晶體管N22的柵端，205根據(jù)電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端引腳CS信號、采樣信號FB_d、第一基準(zhǔn)電壓Vref 1、振蕩器第一電流1scl和第二電流1sc2得到開關(guān)電源控制器的第一輸出邏輯信號和第二輸出邏輯信號；第一晶體管N21的柵端還經(jīng)過第一二極管D23到地的反向擊穿電壓嵌位，第一晶體管N21的漏端連接到供電電壓引腳VDD端，第二晶體管N22的源端連接到地，第一晶體管N21的源端與第二晶體管N22的漏端連接以后再連接到所述PWM開關(guān)電源控制器的控制輸出端GATE功能引腳，所述GATE功能引腳端到地串聯(lián)一個(gè)第一電阻R25。進(jìn)一步，電流模式選擇電路203的第二輸入端接RI引腳，并據(jù)此得到基準(zhǔn)電流Iref，205還根據(jù)第一基準(zhǔn)電壓Vrefl和第二基準(zhǔn)電壓Vref 2輸出時(shí)鐘方波CLK，其中，第二基準(zhǔn)電壓Vref2為電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl，還包括軟啟動電路201，軟啟動電路201的第一輸入端接基準(zhǔn)電流Iref輸出端，軟啟動電路201的第二輸入端接時(shí)鐘方波CLK輸出端，并在輸出時(shí)鐘方波CLK的控制下，采用基準(zhǔn)電流Iref充電使得輸出端上升到電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl。進(jìn)一步，軟啟動電路201包括電荷泵PUMP電路，所述電荷泵PUMP電路輸入端由振蕩器輸出方波信號CLK和基準(zhǔn)電流Iref共同控制，其輸出電壓SS連接到軟啟動終止比較器C0MP21得正向輸入端，與C0MP21負(fù)向輸入端電壓vthl比較的結(jié)果輸出選擇控制信號，2選I選擇器的第一輸入端接選擇控制信號輸出端，并根據(jù)選擇控制信號從輸入的電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl和電荷泵PUMP電路輸入電壓SS中進(jìn)行選擇，輸出第二基準(zhǔn)電壓Vref2。進(jìn)一步，F(xiàn)B采樣電路202還包括第二二極管D21、第三二極管D22、第二電阻R21、第三電阻R22、第四電阻R23、第五電阻R24，所述第二二極管D21的負(fù)極接反饋引腳fb，并與第二電阻R21的負(fù)極相連，第二二極管D21的正極接第三電阻R22的負(fù)極，并與第三二極管D22的正極相連，所述第二電阻R21正極與第二電源LVDD相連，第三電阻R22正極與第二電源LVDD相連，第四電阻R23的正極與第三二極管D22的負(fù)極相連，第四電阻R23的負(fù)極與第五電阻R24的正極相連，第五電阻R24的負(fù)極連接到接地引腳。進(jìn)一步，電流模式選擇電路203還包括:邏輯控制電壓選通電路310、接地引腳端晶體管N34、振蕩器第一電流1scl端晶體管P31、振蕩器第二電流1sc2端晶體管P32、第一比較器C0MP31、遲滯比較器C0MP32、第一運(yùn)算放大器0P31、第二運(yùn)算放大器0P32、第三運(yùn)算放大器0P33、第六電阻R31，第三運(yùn)算放大器0P33正向輸入端連接到2V直流電壓，負(fù)向輸入端與輸出端一起連接到RI引腳，并通過RI引腳的外接電阻R115形成偏置電流Iref，第二運(yùn)算放大器0P32正向輸入端連接到第四參考電壓Vref_L，第二運(yùn)算放大器0P32負(fù)向輸入端與輸出端一起連接到第六電阻R31的一端，第一運(yùn)算放大器0P31正向輸入端連接到邏輯控制電壓選通電路310的輸出端Vs，第一運(yùn)算放大器0P31負(fù)向輸入端連接到第六電阻R31的另一端和接地引腳端晶體管N34的源端，第一運(yùn)算放大器0P31的輸出端連接到接地引腳端晶體管N34的柵端；接地引腳端晶體管N34的漏端連接到振蕩器第二電流1sc2端晶體管P32的漏端和柵端1sc2，振蕩器第二電流1sc2端晶體管P32的源端連接到振蕩器第一電流1scl端晶體管P31的柵端和漏端1scl,振蕩器第一電流1scl端晶體管P31的源端連接到內(nèi)部低壓電源LVDD，邏輯控制電壓選通電路310的第一輸入引腳與C0MP31的輸出端相連；第二輸入引腳與C0MP32的輸出端相連；第三輸入引腳與C0MP31的負(fù)向輸入端Vref_H相連；第四輸入引腳與C0MP31和C0MP32的正向輸入端FB_d相連；第五輸入引腳與C0MP32的負(fù)向輸入端Vref_B相連；310的輸出端與0P31的正向輸入端相連；其中邏輯控制電壓選通電路310用于通過判斷FB_d的電壓范圍，輸出不同的電壓值，當(dāng)FB_d彡Vref_H的時(shí)候，Vs = Vref_H, Vref_H為第一參考電壓，振蕩器充放電
T Fref H - Vref L
電流 =—振蕩器以固定的工作頻率發(fā)波；當(dāng)Vref_H < FB_d 彡 Vref_M_Vos 的時(shí)候，Vs = FB_d, Vref_M 為第三參考電壓,振蕩器充放電電流1^c = FB振蕩器的工作頻率開始隨著輸出負(fù)載的降低而減小頻率；當(dāng)FB_d < Vref_M-Vos的時(shí)候，Vs = Vref_B，Vref_B為第二參考電壓，振蕩器充
r Vref B - Vref L放電電流/osc=—輸出負(fù)載輕載或空載狀態(tài)下，振蕩器以最小工作頻率間
歇性發(fā)波。進(jìn)一步，邏輯控制電壓選通電路310包括:包括第三晶體管N31、第四晶體管N32、第五晶體管N33、第一反相器INV31、第二反相器INV32、第一與門AND31、第二與門AND32、第三與門AND33，所述第三晶體管N31的柵極接所述第一與門AND31的輸出端，所述第三晶體管N31的源極接第一運(yùn)算放大器0P31的正向輸入端Vs，所述第三晶體管N31的漏極接第三基準(zhǔn)電壓Vref_H，所述第四晶體管N32的柵極接所述第二與門AND32的輸出端，所述第四晶體管N32的源極接所述第一運(yùn)算放大器0P31的正向輸入端Vs，所述第四晶體管N32的漏極接所述采樣信號FB_d輸出端的采樣電壓FB_d ;所述第五晶體管N33的柵極接所述第三與門AND33的輸出端，所述第五晶體管N33的源極接所述第一運(yùn)算放大器0P31的正向輸入端Vs，所述第五晶體管N33的漏極接接第四基準(zhǔn)電壓Vref_B ;所述第一反相器INV31和第二反相器INV32的輸 出端分別連接第二與門AND32和第三與門AND33的輸入端；所述第一比較器C0MP31的輸出端接所述第一反相器INV31的輸入端和所述第一與門AND31的一個(gè)輸入端，所述遲滯比較器C0MP32的輸出端接所述第二反相器INV32的輸入端、所述第一與門AND31的另一個(gè)輸入端和所述第二與門AND32的一個(gè)輸入端。進(jìn)一步，方波發(fā)生電路205包括:所述CS峰值電流比較器C0MP22正向輸入端接連接到2選I選擇器的輸出電壓Vref 2，負(fù)向輸入端連接所述PWM開關(guān)電源控制器的電流監(jiān)測端引腳CS，所述CS峰值電流比較器的輸出端連接到第一與非門121的一輸入端；所述誤差比較器C0MP23正向輸入端連接到采樣信號FB_d輸出端，負(fù)向輸入端連接電流監(jiān)測端引腳，所述誤差比較器C0MP23的輸出端連接到第一與非門121的另一輸入端；第一非門121的輸出端通過邏輯器件連接RS觸發(fā)器的R端，所述RS觸發(fā)器輸出端控制軟驅(qū)動電路Soft Driver，軟驅(qū)動電路輸出邏輯分別連接到第一晶體管N21和第二晶體管N22的柵端；所述振蕩器OSC的輸入端與Vrefl、Vref2、1scl和1sc2信號連接，所述振蕩器的輸出連接到RS觸發(fā)器的S端，振蕩器OSC利用偏置電流1scl和1sc2對振蕩器OSC內(nèi)部電容C41充電，當(dāng)振蕩器OSC內(nèi)部電容C41電壓大于Vrefl時(shí)，偏置電流1scl和1sc2開始對振蕩器OSC內(nèi)部電容C41放電，當(dāng)振蕩器OSC電容電壓小于Vref2時(shí)，偏置電流1scl和1sc2又開始對振蕩器OSC內(nèi)部電容C41充電，如此循環(huán)使得輸出為震蕩方波信號。所述振蕩器OSC還決定了所述PWM開關(guān)電源控制器的最大工作占空比。
進(jìn)一步，振蕩器OSC包括:包括第六晶體管P41、第七晶體管P42、第八晶體管P43、第九晶體管P44、第十晶體管P45、第十一晶體管N41、第十二晶體管M2、第十三晶體管M3、第十四晶體管N44、第十五晶體管N45、振蕩器OSC內(nèi)部電容C41、第二比較器C0MP41、第三比較器C0MP42、第四與門AND41、第五與門AND42、第三反相器INV41、第四反相器INV42、第五反相器INV43、第六反相器INV44和第七反相器INV45 ；所述第六晶體管P41的柵極接偏置電壓1scl，所述第六晶體管P41的源極接所述第二電壓源LVDD，所述第六晶體管P41的漏極接所述第七晶體管P42的源極；所述第七晶體管P42的柵極接偏置電壓1sc2，所述第七晶體管P42的漏極接所述第六晶體管N42的漏極、所述第六晶體管N42的柵極和所述第十四晶體管N44的柵極；所述第八晶體管P43的柵極接偏置電壓1scl，所述第六晶體管P41的源極接所述第二電壓源LVDD，所述第八晶體管P43的漏極接所述第九晶體管P44的源極；所述第九晶體管P44的柵極接偏置電壓1sc2，所述第九晶體管P44的漏極接所述第十晶體管P45的源極，所述第十晶體管P45的柵極接所述第六反相器INV44的輸出端和所述第七反相器INV45的輸入端，所述第十晶體管P45的漏極接所述第十五晶體管N45的漏端、所述振蕩器OSC內(nèi)部電容C41正極、所述第二比較器C0MP41的負(fù)向輸入端和所述第三比較器C0MP42的正向輸入端；所述第十二晶體管N42的源極接所述第十一晶體管N41的漏極、所述第十一晶體管N41的柵極和所述第十三晶體管N43的柵極；所述第十一晶體管N41的源極接地，所述第十三晶體管N43的源極接地，所述第十三晶體管N43的漏極接所述第十四晶體管N44的源極；所述第十五晶體管N45的源極接所述第十四晶體管N44的漏極，所述第十五晶體管N45的柵極接所述第四反相器INV42的輸出端、所述第五反相器INV43的輸入端和所述第四與門AND41的一個(gè)輸入端；所述第二比較器C0MP41的正向輸入端接第一基準(zhǔn)電壓Vrefl，所述第二比較器C0MP41的輸出端接所述第四與門AND41的另一個(gè)輸入端；所述第三比較器C0MP42的負(fù)向輸入端接電壓2選I的輸出第二基準(zhǔn)電壓Vref2，所述第三比較器C0MP42的輸出端接所述第五與門AND42的一個(gè)輸入端；所述第四與門AND41的輸出端接所述第三反相器INV41的輸入端，所述第三反相器INV41的輸出端接所述第五與門AND42的另一個(gè)輸入端，所述第五與門AND42的輸出端接所述第四反相器INV42的輸入端，所述第五反相器INV43的輸出端接所述第六反相器INV44的輸入端,所述第七反相器INV45的輸出端形成振蕩器方波信號CLK。進(jìn)一步，方波發(fā)生電路205還包括前沿消隱電路LEB，所述前沿消隱電路LEB的輸入端連接到方波信號PWM端，并由所述方波信號PWM的上升沿觸發(fā)前沿消隱電路LEB屏蔽時(shí)間延遲，所述前沿消隱電路LEB的輸出端連接到第二與非門122的一個(gè)輸入端，第一與非門121的輸出端連接到第二非門122的另一個(gè)輸入端，第二與非門122的輸出端連接到RS觸發(fā)器的R端；或方波發(fā)生電路205還包括反相電路，第一非門121的輸出端通過反相電路連接RS觸發(fā)器的R端。本發(fā)明實(shí)施例還提供一種開關(guān)電源，開關(guān)電源本體上設(shè)置有如前述的脈沖寬度調(diào)制開關(guān)電源控制器。
該脈沖寬度調(diào)制開關(guān)電源控制器集成了全新變頻工作模式與間歇工作模式，可以使系統(tǒng)的開關(guān)頻率能隨著負(fù)載的減輕而變低，最大限度的減小功耗。為了達(dá)到上述目的，本發(fā)明根據(jù)誤差放大器的反饋電壓信號FB的采樣信號FB d大小判定系統(tǒng)負(fù)載狀態(tài)，從而確定PWM開關(guān)電源控制器的工作模式，然后通過電流模式選擇模塊產(chǎn)生相應(yīng)的工作電流用于控制振蕩器工作頻率，實(shí)現(xiàn)不同負(fù)載下系統(tǒng)工作頻率的自適應(yīng)。系統(tǒng)工作頻率自適應(yīng)過程如下:當(dāng)系統(tǒng)負(fù)載為重載狀態(tài)時(shí)，所述一種低待機(jī)功耗的AC/DC開關(guān)電源工作在最大系統(tǒng)工作頻率；假設(shè)系統(tǒng)負(fù)載從重載狀態(tài)開始降低負(fù)載，在負(fù)載降低到所述一種低待機(jī)功耗的AC/DC開關(guān)電源所設(shè)定的負(fù)載臨界狀態(tài)之前，所述一種低待機(jī)功耗的AC/DC開關(guān)電源仍然工作在最大系統(tǒng)工作頻率，當(dāng)負(fù)載降低到所述負(fù)載臨界狀態(tài)以后，所述一種低待機(jī)功耗的AC/DC開關(guān)電源隨著負(fù)載狀態(tài)的降低開始降低開關(guān)頻率，減小功耗；在負(fù)載很輕或空載情況下，系統(tǒng)進(jìn)入間歇模式，所述一種低待機(jī)功耗的AC/DC開關(guān)電源會完全關(guān)閉轉(zhuǎn)換器輸出，只依靠變壓器儲存的能量維持負(fù)載工作，當(dāng)能量下降到一定值時(shí)，再啟動轉(zhuǎn)換器為變壓器補(bǔ)充能量，之后再重復(fù)關(guān)閉轉(zhuǎn)換器輸出的動作，通過這樣的方法達(dá)到進(jìn)一步降低了所述開關(guān)電源待機(jī)功耗的目的。


圖1為本發(fā)明的一種低待機(jī)功耗的AC/DC開關(guān)電源系統(tǒng)應(yīng)用結(jié)構(gòu)框圖；圖2為本發(fā)明的一種脈沖寬度調(diào)制開關(guān)電源控制器內(nèi)部電路原理結(jié)構(gòu)圖；圖3為本發(fā)明的用于控制自適應(yīng)振蕩器頻率的電流模式選擇電路結(jié)構(gòu)圖；圖4為本發(fā)明的用于一種低待機(jī)功耗的AC/DC開關(guān)電源的頻率自適應(yīng)振蕩器的結(jié)構(gòu)圖。主要元件標(biāo)記說明101:一種低待機(jī)功耗的AC/DC開關(guān)電源201:軟啟動電路202:FB采樣電路203:電流模式選擇電路204:頻率自適應(yīng)振蕩器205:方波發(fā)生電路310:邏輯控制電壓選通電路
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例進(jìn)行詳細(xì)的說明。參閱圖1，為本發(fā)明的一種低待機(jī)功耗的AC/DC開關(guān)電源系統(tǒng)應(yīng)用結(jié)構(gòu)框圖。上電初始，功率開關(guān)管107關(guān)閉，交流電源經(jīng)橋式整流電路102通過啟動電阻103對電容104充電，當(dāng)電容104上電壓高于芯片UVL0_0FF時(shí)，所述PWM開關(guān)電源101啟動，并發(fā)出使能信號觸發(fā)功率開關(guān)管107導(dǎo)通；在功率管107導(dǎo)通期間流過變壓器106初級電感的電流以受控的上升斜率流過CS峰值電流檢測電阻108，PWM開關(guān)電源101檢測CS峰值電流檢測電阻108上產(chǎn)生的壓降，從而控制功率開關(guān)管107關(guān)斷；在功率管關(guān)斷以后，RCD嵌位電路105對變壓器106初級繞組兩端的峰值電壓進(jìn)行嵌位，變壓器106次級繞組經(jīng)輸出整流二極管113對輸出提供能量，同時(shí)變壓器106輔助繞組經(jīng)VDD整流二極管114對VDD提供能量；輸出電壓采樣電阻110和電阻111串聯(lián)分壓的電壓值與誤差放大器112比較放大，誤差放大器112比較放大以后的電流流過光耦合放大器109，經(jīng)過光耦合放大器109放大以后的電流流過PWM開關(guān)電源101的FB功能引腳端，PWM開關(guān)電源101通過檢測FB端反饋電流的大小產(chǎn)生相應(yīng)的工作電流用于控制振蕩器工作頻率，實(shí)現(xiàn)不同負(fù)載下系統(tǒng)工作頻率的自適應(yīng)?？梢允瓜到y(tǒng)的工作頻率隨負(fù)載的減小而降低，最大限度的減小功耗，提升效率。參閱圖2、3、4，其中脈沖寬度調(diào)制開關(guān)電源控制器包括:供電電壓引腳、接地引腳、反饋引腳fb、控制輸出端引腳gate、電流監(jiān)測端引腳cs和偏置電流設(shè)置端口 RI引腳；以及FB采樣電路202，其輸入端口接反饋引腳fb，并基于反饋引腳fb反饋電流的大小，將反饋電流變化轉(zhuǎn)化成電壓采樣信號FB_d并輸出；電流模式選擇電路203,電流模式選擇電路203的第一輸入端接米樣信號FB_d輸出端，并根據(jù)電壓米樣信號FB_d的電壓范圍,產(chǎn)生對應(yīng)的振蕩器第一電流1scl和第二電流 1sc2 ；方波發(fā)生電路205,方波發(fā)生電路205的第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第六輸入端，分別接電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端引腳CS、采樣信號FB_d輸出端、第一基準(zhǔn)電壓Vref 1、振蕩器第一電流1scl輸出端和第二電流1sc2輸出端,205的第一輸出邏輯信號輸出端、第二輸出邏輯信號輸出端，分別連接到晶體管N21和晶體管N22的柵端，205根據(jù)電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端引腳CS信號、采樣信號FB_d、第一基準(zhǔn)電壓Vref1、振蕩器第一電流1scl和第二電流1sc2得到開關(guān)電源控制器的第一輸出邏輯信號和第二輸出邏輯信號；晶體管N21的柵端還經(jīng)過二極管D23到地的反向擊穿電壓嵌位，晶體管N21的漏端連接到供電電壓引腳VDD端，晶體管N22的源端連接到地，晶體管N21的源端與晶體管N22的漏端連接以后再連接到所述PWM開關(guān)電源控制器的控制輸出端GATE功能引腳，所述GATE功能引腳端到地串聯(lián)一個(gè)電阻R25。進(jìn)一步，電流模式選擇電路203的第二輸入端接RI引腳，并據(jù)此得到基準(zhǔn)電流Iref，205還根據(jù)第一基準(zhǔn)電壓Vrefl和第二基準(zhǔn)電壓Vref2輸出時(shí)鐘方波CLK，其中，基準(zhǔn)電壓Vref2為電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl，還包括軟啟動電路201，軟啟動電路201的第一輸入端接基準(zhǔn)電流Iref輸出端，軟啟動電路201的第二輸入端接時(shí)鐘方波CLK輸出端，并在輸出時(shí)鐘方波CLK的控制下，采用基準(zhǔn)電流Iref充電使得輸出端上升到電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl。進(jìn)一步，軟啟動電路201包括電荷泵PUMP電路，所述電荷泵PUMP電路輸入端由振蕩器輸出方波信號CLK和基準(zhǔn)電流Iref共同控制，其輸出電壓SS連接到軟啟動終止比較器C0MP21得正向輸入端，與C0MP21負(fù)向輸入端電壓vthl比較的結(jié)果輸出選擇控制信號，2選I選擇器的第一輸入端接選擇控制信號輸出端，并根據(jù)選擇控制信號從輸入的電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl和電荷泵PUMP電路輸入電壓SS中進(jìn)行選擇，輸出基準(zhǔn)電壓Vref2。進(jìn)一步，F(xiàn)B采樣電路202還包括二極管D21、二極管D22、電阻R21、電阻R22、電阻R23、電阻R24，所述二極管D21的負(fù)極接反饋引腳fb，并與電阻R21的負(fù)極相連，二極管D21的正極接電阻R22的負(fù)極，并與二極管D22的正極相連，所述電阻R21正極與第二電源LVDD相連，電阻R22正極與第二電源LVDD相連，電阻R23的正極與二極管D22的負(fù)極相連，電阻R23的負(fù)極與電阻R24的正極相連，電阻R24的負(fù)極連接到接地引腳。進(jìn)一步，電流模式選擇電路203還包括:邏輯控制電壓選通電路310、接地引腳端晶體管N34、振蕩器電流1scl端晶體管P31、振蕩器電流1sc2端晶體管P32、比較器C0MP31、遲滯比較器C0MP32、運(yùn)算放大器0P31、運(yùn)算放大器0P32、運(yùn)算放大器0P33、電阻R31，第三運(yùn)算放大器0P33正向輸入端連接到2V直流電壓，負(fù)向輸入端與輸出端一起連接到RI引腳，并通過RI引腳的外接電阻R115形成偏置電流Iref，第二運(yùn)算放大器0P32正向輸入端連接到直流電壓Vref_L，第二運(yùn)算放大器0P32負(fù)向輸入端與輸出端一起連接到第六電阻R31的一端，第一運(yùn)算放大器0P31正向輸入端連接到邏輯控制電壓選通電路310的輸出端Vs，第一運(yùn)算放大器0P31負(fù)向輸入端連接到第六電阻R31的另一端和接地引腳端晶體管N34的源端，第一運(yùn)算放大器0P31的輸出端連接到接地引腳端晶體管N34的柵端；接地引腳端晶體管N34的漏端連接到振蕩器第二電流1sc2端晶體管P32的漏端和柵端1sc2，振蕩器第二電流1sc2端晶體管P32的源端連接到振蕩器第一電流1scl端晶體管P31的柵端和漏端1scl，振蕩器第一電流1scl端晶體管P31的源端連接到內(nèi)部低壓電源LVDD，邏輯控制電壓選通電路310的第一輸入引腳與C0MP31的輸出端相連；第二輸入引腳與C0MP32的輸出端相連；第三輸入引腳與C0MP31的負(fù)向輸入端Vref_H相連；第四輸入引腳與C0MP31和C0MP32的正向輸入端FB_d相連；第五輸入引腳與C0MP32的負(fù)向輸入端Vref_B相連；310的輸出端與0P31的正向輸入端相連；其中邏輯控制電壓選通電路310用于通過判斷FB_d的電壓范圍，輸出不同的電壓值，當(dāng)FB_d≥Vref_H的時(shí)候，Vs = Vref H，Vref_H為第一參考電壓，振蕩器充放電
T Fref H - Vref L
電流 =—振蕩器以固定的工作頻率發(fā)波；當(dāng)Vref_H < FB_d ≥ Vref_M_Vos 的時(shí)候，Vs = FB_d, Vref_M 為第三參考電壓，振
r FB d - Vref L
蕩器充放電電流/GSC = ~— ^3I ~振蕩器的工作頻率開始隨著輸出負(fù)載的降低而減小頻率；當(dāng)FB_d < Vref_M-Vos的時(shí)候，Vs = Vref_B，vref_B為第二參考電壓，振蕩器充
r Vref B - Vref L放電電流/osc=—輸出負(fù)載輕載或空載狀態(tài)下，振蕩器以最小工作頻率間
歇性發(fā)波。進(jìn)一步，邏輯控制電壓選通電路310包括:包括晶體管N31、晶體管N32、晶體管N33、反相器INV31、反相器INV32、與門AND31、與門AND32、與門AND33，所述晶體管N31的柵極接所述與門AND31的輸出端，所述晶體管N31的源極接運(yùn)算放大器0P31的正向輸入端Vs，晶體管N31的漏極接直流電壓Vref_H，所述晶體管N32的柵極接所述與門AND32的輸出端，所述晶體管N32的源極接所述運(yùn)算放大器0P31的正向輸入端Vs，晶體管N32的漏極接所述采樣信號FB_d輸出端的采樣電壓FB_d ;晶體管N33的柵極接與門AND33的輸出端，晶體管N33的源極接運(yùn)算放大器0P31的正向輸入端Vs，晶體管N33的漏極接接直流電壓Vref_B ;反相器INV31和反相器INV32的輸出端分別連接與門AND32和與門AND33的輸入端；所述比較器C0MP31的輸出端接所述反相器INV31的輸入端和與門AND31的一個(gè)輸入端，所述遲滯比較器C0MP32的輸出端接所述反相器INV32的輸入端、與門AND31的另一個(gè)輸入端和與門AND32的一個(gè)輸入端。進(jìn)一步，方波發(fā)生電路205包括:所述CS峰值電流比較器C0MP22正向輸入端接連接到2選I選擇器的輸出電壓Vref 2，負(fù)向輸入端連接所述PWM開關(guān)電源控制器的電流監(jiān)測端引腳CS，所述CS峰值電流比較器的輸出端連接到與非門121的一輸入端；所述誤差比較器C0MP23正向輸入端連接到采樣信號FB_d輸出端，負(fù)向輸入端連接電流監(jiān)測端引腳即，誤差比較器C0MP23的輸出端連接到與非門121的另一輸入端；非門121的輸出端通過邏輯器件連接RS觸發(fā)器的R端，所述RS觸發(fā)器輸出端控制軟驅(qū)動電路Soft Driver，軟驅(qū)動電路輸出邏輯分別連接到晶體管N21和晶體管N22的柵端；所述振蕩器OSC的輸入端與Vrefl、Vref2、1scl和1sc2信號連接,所述振蕩器的輸出連接到RS觸發(fā)器的S端，振蕩器OSC利用偏置電流1scl和1sc2對振蕩器OSC內(nèi)部電容C41充電，當(dāng)振蕩器OSC內(nèi)部電容C41電壓大于Vrefl時(shí)，偏置電流1scl和1sc2開始對振蕩器OSC內(nèi)部電容C41放電，當(dāng)振蕩器OSC電容電壓小于Vref2時(shí)，偏置電流1scl和1sc2又開始對振蕩器OSC內(nèi)部電容C41充電，如此循環(huán)使得輸出為震蕩方波信號。所述振蕩器OSC還決定了所述PWM開關(guān)電源控制器的最大工作占空比。進(jìn)一步，振蕩器OSC包括:包括晶體管P41、晶體管P42、晶體管P43、晶體管P44、晶體管P45、晶體管N41、晶體管N42、晶體管N43、晶體管N44、晶體管N45、振蕩器OSC內(nèi)部電容C41、比較器C0MP41、比較器C0MP42、與門AND41、與門AND42、反相器INV41、反相器INV42、反相器INV43、反相器INV44和反相器INV45 ；所述晶體管P41的柵極接偏置電壓1scl，所述晶體管P41的源極接所述第二電壓源LVDD，所述晶體管P41的漏極接所述晶體管P42的源極；所述晶體管P42的柵極接偏置電壓1sc2，所述晶體管P42的漏極接晶體管N42的漏極、晶體管N42的柵極和晶體管N44的柵極；晶體管P43的柵極接偏置電壓1scl，晶體管P41的源極接所述第二電壓源LVDD，晶體管P43的漏極接晶體管P44的源極；晶體管P44的柵極接偏置電壓1sc2，晶體管P44的漏極接晶體管P45的源極，晶體管P45的柵極接反相器INV44的輸出端和反相器INV45的輸入端，晶體管P45的漏極接晶體管N45的漏端、所述振蕩器OSC內(nèi)部電容C41正極、比較器C0MP41的負(fù)向輸入端和比較器C0MP42的正向輸入端；晶體管N42的源極接晶體管N41的漏極、晶體管N41的柵極和晶體管N43的柵極；晶體管N41的源極接地，晶體管N43的源極接地，晶體管N43的漏極接晶體管N44的源極；晶體管N45的源極接晶體管N44的漏極，晶體管N45的柵極接反相器INV42的輸出端、反相器INV43的輸入端和與門AND41的一個(gè)輸入端；比較器C0MP41的正向輸入端接第一基準(zhǔn)電壓Vref 1，比較器C0MP41的輸出端接與門AND41的另一個(gè)輸入端；
比較器C0MP42的負(fù)向輸入端接電壓2選I的輸出基準(zhǔn)電壓Vref 2，比較器C0MP42的輸出端接與門AND42的一個(gè)輸入端；與門AND41的輸出端接反相器INV41的輸入端，反相器INV41的輸出端接與門AND42的另一個(gè)輸入端，與門AND42的輸出端接反相器INV42的輸入端，反相器INV43的輸出端接反相器INV44的輸入端,反相器INV45的輸出端形成振蕩器方波信號CLK。進(jìn)一步，方波發(fā)生電路205還包括前沿消隱電路LEB，所述前沿消隱電路LEB的輸入端連接到方波信號PWM端，并由所述方波信號PWM的上升沿觸發(fā)前沿消隱電路LEB屏蔽時(shí)間延遲，所述前沿消隱電路LEB的輸出端連接到與非門122的一個(gè)輸入端，與非門121的輸出端連接到非門122的另一個(gè)輸入端，與非門122的輸出端連接到RS觸發(fā)器的R端；或方波發(fā)生電路205還包括反相電路，第一非門121的輸出端通過反相電路連接RS觸發(fā)器的R端。本發(fā)明的實(shí)施例提供一種脈沖寬度調(diào)制開關(guān)電源控制器，通過誤差放大器的反饋電壓信號FB的采樣信號FB_d大小判定系統(tǒng)負(fù)載狀態(tài)，從而確定PWM開關(guān)電源控制器的工作模式，然后通過電流模式選擇模塊產(chǎn)生相應(yīng)的工作電流用于控制振蕩器工作頻率，實(shí)現(xiàn)不同負(fù)載下系統(tǒng)工作頻率的自適應(yīng)?？梢允瓜到y(tǒng)的工作頻率隨負(fù)載的減小而降低，最大限度的減小功耗，提升效率。為方便解釋，以下討論參考反激拓?fù)銩C/DC開關(guān)電源，但所屬技術(shù)領(lǐng)域的技術(shù)人員將了解到，本發(fā)明還可應(yīng)用于其它類型的PWM模式AC/DC開關(guān)電源系統(tǒng)。同時(shí)為了使本技術(shù)領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面將結(jié)合附圖和實(shí)施方式對本發(fā)明的實(shí)施例作進(jìn)一步的詳細(xì)說明。如前脈沖寬度調(diào)制開關(guān)電源控制器，包括軟啟動電路201、FB采樣電路202、電流模式選擇電路203、頻率自適應(yīng)振蕩器204、CS峰值電流比較器C0MP22、誤差比較器C0MP23、RS觸發(fā)器、前沿消隱電路LEB、軟驅(qū)動電路Soft Driver、電阻R25、二極管D23、晶體管N21和N22、與非門 121和122。由圖2中可知，軟啟動電路201在頻率自適應(yīng)振蕩器204的輸出方波CLK的每一
個(gè)周期內(nèi)控制基準(zhǔn)電流Iref對電荷泵PUMP固定充電一段時(shí)間，因此電荷泵PUMP的輸出電
壓SS隨著每一個(gè)CLK周期不斷增加。當(dāng)SS < vthl的時(shí)候，Vref2 = SS ;當(dāng)SS > vthl的
時(shí)候，Vref2 = vthl。電荷泵PUMP的輸出電壓SS同時(shí)與CS峰值電流比較器C0MP22和頻
率自適應(yīng)振蕩器204相關(guān)，因此在軟啟動期間CS峰值電流和自適應(yīng)振蕩器頻率都隨著SS
的電壓升高而增加。FB采樣電路202采樣檢測FB端反饋電流的大小，并將反饋電流變化轉(zhuǎn)
化成FB_d的電壓變化，從而通過誤差比較器C0MP23與CS電壓比較，從而控制功率開關(guān)管
107的導(dǎo)通占空比，同時(shí)電流模式選擇電路203根據(jù)FB_d的電壓范圍產(chǎn)生對應(yīng)的振蕩器電
流1scl和1sc2用于控制振蕩器工作頻率，實(shí)現(xiàn)不同負(fù)載下系統(tǒng)工作頻率的自適應(yīng)。FB_
d與FB端的電壓關(guān)系近似等于:
/ 24FB d = FBx--(I)
—R23+R24V，自適應(yīng)振蕩器204的輸出方波CLK經(jīng)過RS觸發(fā)器觸發(fā)軟驅(qū)動電路Soft Driver驅(qū)動GATE功能引腳為高，從而使功率開關(guān)管107導(dǎo)通。CS峰值電流比較器C0MP22和誤差比較器C0MP23則在前沿消隱電路LEB屏蔽時(shí)間以后控制功率開關(guān)管107關(guān)斷時(shí)間點(diǎn)，功率開關(guān)管107的最大導(dǎo)通時(shí)間由自適應(yīng)振蕩器204的輸出方波CLK決定。如前控制自適應(yīng)振蕩器頻率的電流模式選擇電路，包括邏輯控制電壓選通電路310、晶體管N34、晶體管P31、晶體管P32、比較器C0MP31、遲滯比較器C0MP32、運(yùn)算放大器0P31、運(yùn)算放大器0P32、運(yùn)算放大器0P33、電阻R31。運(yùn)算放大器0P33正向輸入端接2V的基準(zhǔn)電壓，其輸出端與負(fù)向輸入端短接形成源隨放大器，并連接到PWM開關(guān)電源101得RI功能引腳端，并與電阻115 —起形成偏置電流Iref:
權(quán)利要求
1.一種脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于:包括供電電壓引腳、接地引腳、反饋引腳fb、控制輸出端引腳gate、電流監(jiān)測端引腳CS和偏置電流設(shè)置端口 RI引腳；以及 FB采樣電路202，其輸入端口接反饋引腳fb，并基于反饋引腳fb反饋電流的大小，將反饋電流變化轉(zhuǎn)化成電壓采樣信號FB_d并輸出； 電流模式選擇電路203,電流模式選擇電路203的第一輸入端接米樣信號FB_d輸出端，并根據(jù)電壓米樣信號FB_d的電壓范圍,產(chǎn)生對應(yīng)的振蕩器第一電流1scl和第二電流1sc2 ； 方波發(fā)生電路205,方波發(fā)生電路205的第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第六輸入端，分別接電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端弓I腳CS、采樣信號FB_d輸出端、第一基準(zhǔn)電壓Vrefl、振蕩器第一電流1scl輸出端和第二電流1sc2輸出端,205的第一輸出邏輯信號輸出端、第二輸出邏輯信號輸出端，分別連接到第一晶體管N21和第二晶體管N22的柵端，205根據(jù)電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl、電流監(jiān)測端引腳CS信號、采樣信號FB_d、第一基準(zhǔn)電壓Vrefl、振蕩器第一電流1scl和第二電流1sc2得到開關(guān)電源控制器的第一輸出邏輯信號和第二輸出邏輯信號； 第一晶體管N21的柵端還經(jīng)過第一二極管D23到地的反向擊穿電壓嵌位，第一晶體管N21的漏端連接到供電電壓引腳VDD端，第二晶體管N22的源端連接到地，第一晶體管N21的源端與第二晶體管N22的漏端連接以后再連接到所述PWM開關(guān)電源控制器的控制輸出端GATE功能引腳，所述GATE功能引腳端到地串聯(lián)一個(gè)第一電阻R25。
2.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，電流模式選擇電路203的第二輸入端接RI引腳，并據(jù)此得到基準(zhǔn)電流Iref，205還根據(jù)第一基準(zhǔn)電壓Vrefl和第二基準(zhǔn)電壓Vref2輸出時(shí)鐘方波CLK，其中，第二基準(zhǔn)電壓Vref2為電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl，還包括軟啟動電路201，軟啟動電路201的第一輸入端接基準(zhǔn)電流Iref輸出端，軟啟動電路201的第二輸入端接時(shí)鐘方波CLK輸出端，并在輸出時(shí)鐘方波CLK的控制下，采用基準(zhǔn)電流Iref充電使得輸出端上升到電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl。
3.根據(jù)權(quán)利要求2所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，軟啟動電路201包括電荷泵PUMP電路，所述電荷泵PUMP電路輸入端由振蕩器輸出方波信號CLK和基準(zhǔn)電流Iref共同控制，其輸出電壓SS連接到軟啟動終止比較器C0MP21得正向輸入端，與COMP21負(fù)向輸入端電壓vthl比較的結(jié)果輸出選擇控制信號,2選I選擇器的第一輸入端接選擇控制信號輸出端，并根據(jù)選擇控制信號從輸入的電流監(jiān)測端引腳CS輸入電壓的峰值限制電壓vthl和電荷泵PUMP電路輸入電壓SS中進(jìn)行選擇，輸出第二基準(zhǔn)電壓Vref2。
4.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，F(xiàn)B采樣電路202還包括第二二極管D21、第三二極管D22、第二電阻R21、第三電阻R22、第四電阻R23、第五電阻R24，所述第二二極管D21的負(fù)極接反饋引腳fb，并與第二電阻R21的負(fù)極相連，第二二極管D21的正極接第三電阻R22的負(fù)極，并與第三二極管D22的正極相連，所述第二電阻R21正極與第二電源LVDD相連，第三電阻R22正極與第二電源LVDD相連，第四電阻R23的正極與第三二極管D22的負(fù)極相連，第四電阻R23的負(fù)極與第五電阻R24的正極相連，第五電阻R24的負(fù)極連接到接地引腳。
5.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，電流模式選擇電路203還包括:邏輯控制電壓選通電路310、接地引腳端晶體管N34、振蕩器第一電流1scl端晶體管P31、振蕩器第二電流1sc2端晶體管P32、第一比較器C0MP31、遲滯比較器C0MP32、第一運(yùn)算放大器0P31、第二運(yùn)算放大器0P32、第三運(yùn)算放大器0P33、第六電阻R31，第三運(yùn)算放大器0P33正向輸入端連接到2V直流電壓，負(fù)向輸入端與輸出端一起連接到RI引腳，并通過RI引腳的外接電阻R115形成偏置電流Iref，第二運(yùn)算放大器0P32正向輸入端連接到第四參考電壓Vref_L，第二運(yùn)算放大器0P32負(fù)向輸入端與輸出端一起連接到第六電阻R31的一端，第一運(yùn)算放大器0P31正向輸入端連接到邏輯控制電壓選通電路310的輸出端Vs，第一運(yùn)算放大器0P31負(fù)向輸入端連接到第六電阻R31的另一端和接地引腳端晶體管N34的源端，第一運(yùn)算放大器0P31的輸出端連接到接地引腳端晶體管N34的柵端；接地引腳端晶體管N34的漏端連接到振蕩器第二電流1sc2端晶體管P32的漏端和柵端1sc2，振蕩器第二電流1sc2端晶體管P32的源端連接到振蕩器第一電流1scl端晶體管P31的柵端和漏端1scl，振蕩器第一電流1scl端晶體管P31的源端連接到內(nèi)部低壓電源LVDD，邏輯控制電壓選通電路310的第一輸入引腳與C0MP31的輸出端相連；第二輸入引腳與C0MP32的輸出端相連；第三輸入引腳與C0MP31的負(fù)向輸入端Vref_H相連；第四輸入引腳與C0MP31和C0MP32的正向輸入端FB_d相連；第五輸入引腳與C0MP32的負(fù)向輸入端Vref_B相連；310的輸出端與0P31的正向輸入端相連；其中邏輯控制電壓選通電路310用于通過判斷FB_d的電壓范圍，輸出不同的電壓值， 當(dāng)FB_d≥Vref_H的時(shí)候，Vs = Vref_H, Vref_H為第一參考電壓，振蕩器充放電電流
6.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，邏輯控制電壓選通電路310包括:包括第三晶體管N31、第四晶體管N32、第五晶體管N33、第一反相器INV31、第二反相器INV32、第一與門AND31、第二與門AND32、第三與門AND33，所述第三晶體管N31的柵極接所述第一與門AND31的輸出端，所述第三晶體管N31的源極接第一運(yùn)算放大器0P31的正向輸入端vs，所述第三晶體管N31的漏極接第三基準(zhǔn)電壓Vref_H，所述第四晶體管N32的柵極接所述第二與門AND32的輸出端，所述第四晶體管N32的源極接所述第一運(yùn)算放大器0P31的正向輸入端Vs，所述第四晶體管N32的漏極接所述采樣信號FB_d輸出端的采樣電壓FB_d ;所述第五晶體管N33的柵極接所述第三與門AND33的輸出端，所述第五晶體管N33的源極接所述第一運(yùn)算放大器0P31的正向輸入端Vs，所述第五晶體管N33的漏極接接第四基準(zhǔn)電壓Vref_B ;所述第一反相器INV31和第二反相器INV32的輸出端分別連接第二與門AND32和第三與門AND33的輸入端；所述第一比較器C0MP31的輸出端接所述第一反相器INV31的輸入端和所述第一與門AND31的一個(gè)輸入端，所述遲滯比較器C0MP32的輸出端接所述第二反相器INV32的輸入端、所述第一與門AND31的另一個(gè)輸入端和所述第二與門AND32的一個(gè)輸入端。
7.根據(jù)權(quán)利要求1所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，方波發(fā)生電路205包括: 所述CS峰值電流比較器COMP22正向輸入端接連接到2選I選擇器的輸出電壓Vref2，負(fù)向輸入端連接所述PWM開關(guān)電源控制器的電流監(jiān)測端引腳CS，所述CS峰值電流比較器的輸出端連接到第一與非門121的一輸入端；所述誤差比較器COMP23正向輸入端連接到采樣信號FB_d輸出端，負(fù)向輸入端連接電流監(jiān)測端引腳，所述誤差比較器COMP23的輸出端連接到第一與非門121的另一輸入端；第一非門121的輸出端通過邏輯器件連接RS觸發(fā)器的R端，所述RS觸發(fā)器輸出端控制軟驅(qū)動電路Soft Driver,軟驅(qū)動電路輸出邏輯分別連接到第一晶體管N21和第二晶體管N22的柵端； 所述振蕩器OSC的輸入端與Vr efl、Vref2、1scl和1sc2信號連接，所述振蕩器的輸出連接到RS觸發(fā)器的S端，振蕩器OSC利用偏置電流1scl和1sc2對振蕩器OSC內(nèi)部電容C41充電，當(dāng)振蕩器OSC內(nèi)部電容C41電壓大于Vrefl時(shí)，偏置電流1scl和1sc2開始對振蕩器OSC內(nèi)部電容C41放電，當(dāng)振蕩器OSC電容電壓小于Vref2時(shí)，偏置電流1scl和1sc2又開始對振蕩器OSC內(nèi)部電容C41充電，如此循環(huán)使得輸出為震蕩方波信號。所述振蕩器OSC還決定了所述PWM開關(guān)電源控制器的最大工作占空比。
8.根據(jù)權(quán)利要求7所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，振蕩器OSC包括:包括第六晶體管P41、第七晶體管P42、第八晶體管P43、第九晶體管P44、第十晶體管P45、第i^一晶體管N41、第十二晶體管M2、第十三晶體管M3、第十四晶體管N44、第十五晶體管N45、振蕩器OSC內(nèi)部電容C41、第二比較器C0MP41、第三比較器C0MP42、第四與門AND41、第五與門AND42、第三反相器INV41、第四反相器INV42、第五反相器INV43、第六反相器INV44和第七反相器INV45 ； 所述第六晶體管P41的柵極接偏置電壓1scl，所述第六晶體管P41的源極接所述第二電壓源LVDD，所述第六晶體管P41的漏極接所述第七晶體管P42的源極； 所述第七晶體管P42的柵極接偏置電壓1sc2，所述第七晶體管P42的漏極接所述第六晶體管N42的漏極、所述第六晶體管N42的柵極和所述第十四晶體管N44的柵極； 所述第八晶體管P43的柵極接偏置電壓1scl，所述第六晶體管P41的源極接所述第二電壓源LVDD，所述第八晶體管P43的漏極接所述第九晶體管P44的源極； 所述第九晶體管P44的柵極接偏置電壓1sc2，所述第九晶體管P44的漏極接所述第十晶體管P45的源極，所述第十晶體管P45的柵極接所述第六反相器INV44的輸出端和所述第七反相器INV45的輸入端，所述第十晶體管P45的漏極接所述第十五晶體管N45的漏端、所述振蕩器OSC內(nèi)部電容C41正極、所述第二比較器C0MP41的負(fù)向輸入端和所述第三比較器C0MP42的正向輸入端； 所述第十二晶體管N42的源極接所述第十一晶體管N41的漏極、所述第十一晶體管N41的柵極和所述第十三晶體管N43的柵極； 所述第十一晶體管N41的源極接地，所述第十三晶體管N43的源極接地，所述第十三晶體管N43的漏極接所述第十四晶體管N44的源極； 所述第十五晶體管N45的源極接所述第十四晶體管N44的漏極，所述第十五晶體管N45的柵極接所述第四反相器INV42的輸出端、所述第五反相器INV43的輸入端和所述第四與門AND41的一個(gè)輸入端； 所述第二比較器C0MP41的正向輸入端接第一基準(zhǔn)電壓Vrefl，所述第二比較器C0MP41的輸出端接所述第四與門AND41的另一個(gè)輸入端； 所述第三比較器C0MP42的負(fù)向輸入端接電壓2選I的輸出第二基準(zhǔn)電壓Vref2，所述第三比較器C0MP42的輸出端接所述第五與門AND42的一個(gè)輸入端； 所述第四與門AND41的輸出端接所述第三反相器INV41的輸入端，所述第三反相器INV41的輸出端接所述第五與門AND42的另一個(gè)輸入端,所述第五與門AND42的輸出端接所述第四反相器INV42的輸入端，所述第五反相器INV43的輸出端接所述第六反相器INV44的輸入端，所述第七反相器INV45的輸出端形成振蕩器方波信號CLK。
9.根據(jù)權(quán)利要求7所述的脈沖寬度調(diào)制開關(guān)電源控制器，其特征在于，方波發(fā)生電路205還包括前沿消隱電路LEB，所述前沿消隱電路LEB的輸入端連接到方波信號PWM端，并由所述方波信號PWM的上升沿觸發(fā)前沿消隱電路LEB屏蔽時(shí)間延遲，所述前沿消隱電路LEB的輸出端連接到第二與非門122的一個(gè)輸入端，第一與非門121的輸出端連接到第二非門122的另一個(gè)輸入端，第二與非門122的輸出端連接到RS觸發(fā)器的R端；或方波發(fā)生電路205還包括反相電路， 第一非門121的輸出端通過反相電路連接RS觸發(fā)器的R端。
10.一種開關(guān)電源，其特征在于:開關(guān)電源本體上設(shè)置有如權(quán)利要求1至9任一權(quán)利要求所述的脈沖寬度調(diào)制開關(guān)電源控制器。
全文摘要
本發(fā)明提供一種脈沖寬度調(diào)制開關(guān)電源控制器及開關(guān)電源，屬于電子集成電路技術(shù)領(lǐng)域，普遍應(yīng)用于PWM模式AC/DC開關(guān)電源系統(tǒng)，所述的PWM控制器包括FB采樣電路、電流模式選擇電路、方波發(fā)生電路等，使用本開關(guān)電源控制器后，可實(shí)現(xiàn)不同負(fù)載下系統(tǒng)工作頻率的自適應(yīng)，減少開關(guān)電源待機(jī)功耗。
文檔編號H02M7/217GK103208934SQ201210007648
公開日2013年7月17日 申請日期2012年1月11日 優(yōu)先權(quán)日2012年1月11日
發(fā)明者朱樟明, 唐波 申請人:成都啟臣微電子有限公司