專利名稱：一種靜電放電保護(hù)電路及包括該保護(hù)電路的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示領(lǐng)域，特別是一種靜電放電保護(hù)電路及包括該保護(hù)電路的顯示裝置。
背景技術(shù)：
靜電放電(Electro-Static Discharge, ESD)保護(hù)電路是顯示裝置的重要組成部分，可以保證顯示裝置在生產(chǎn)、運(yùn)輸及工作過程中免受靜電傷害。圖I為現(xiàn)有技術(shù)中顯示裝置內(nèi)部陣列及周邊ESD保護(hù)電路的結(jié)構(gòu)示意圖。參見圖I所示，在正常工作時(shí)，數(shù)據(jù)(Vdata)線11或柵極(Vgate)線12僅有很小的漏電流流向柵極高電平(VGH)線14和柵極低電平(VGL)線15 ;當(dāng)有ESD發(fā)生時(shí)，Vdata線11或Vgate線12的正電荷會(huì)通過ESD保護(hù)電路13迅速向VGH線14釋放，負(fù)電荷會(huì)通過ESD保護(hù)電路13迅速向VGL線15釋放，其中，VGH線14和VGL線15上的電平分別為柵極掃描信號(hào)的高電平和低電平。圖2為現(xiàn)有技術(shù)中ESD保護(hù)電路的結(jié)構(gòu)示意圖，參見圖2所示，圖I中的ESD保護(hù)電路13包括兩個(gè)增強(qiáng)型的P型薄膜晶體管Ml和M2，以Vdata線11為例進(jìn)行說明。薄膜晶體管Ml的柵極與Vdata線11相連、源極與Vdata線11相連、漏極與VGH線14相連；薄膜晶體管M2的柵極與VGL線15相連、源極與VGL線15相連、漏極與Vdata線11相連。在正常工作時(shí)，Vdata線11上的電平在VGH線14上的電平和VGL線15上的電平之間，此時(shí)Vdata線11不會(huì)有正向電流向VGH線14和VGL線15釋放，只有極微弱的反向漏電流向VGH線14和VGL線15釋放。在發(fā)生ESD時(shí)，當(dāng)Vdata線11上有正電荷積累時(shí)，Vdata線11上的電平高于VGH線14上的電平，薄膜晶體管Ml反向?qū)?，將Vdata線11上的正電荷釋放至Ij VGH線14上；當(dāng)Vdata線11上有負(fù)電荷積累時(shí)，Vdata線11上的電平低于VGL線15上的電平，薄膜晶體管M2反向?qū)?，將Vdata線11上的負(fù)電荷釋放到VGL線15上，以保證顯示裝置內(nèi)部陣列不受靜電傷害。目前，氧化物薄膜晶體管具有遷移率高、均勻性好及成本低等優(yōu)勢(shì)，發(fā)展迅速，但現(xiàn)有的制作エ藝決定氧化物薄膜晶體管只能為耗盡型的薄膜晶體管，如果將耗盡型的薄膜晶體管應(yīng)用于圖2所示的ESD保護(hù)電路，則會(huì)導(dǎo)致在正常工作時(shí)，Vdata線11向VGH線14和VGL線15釋放大量的電流，造成顯示裝置內(nèi)部陣列不能正常工作，甚至可能會(huì)損壞外部驅(qū)動(dòng)電路。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供ー種ESD保護(hù)電路及包括該保護(hù)電路的顯示裝置，用以利用耗盡型薄膜晶體管實(shí)現(xiàn)靜電釋放，降低ESD保護(hù)電路的成本。本發(fā)明實(shí)施例提供的ー種ESD保護(hù)電路，用于將信號(hào)線積累的靜電荷釋放到第一電平線或第二電平線，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧?，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號(hào)線相連，源極、與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連；所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。
所述分壓単元包括分壓電阻或耗盡型薄膜晶體管。優(yōu)選地，當(dāng)所述分壓単元包括耗盡型的第四薄膜晶體管時(shí)，則所述第四薄膜晶體管，漏極與所述第一薄膜晶體管的源極相連，柵極與所述第二電平線相連，源極與所述第二電平線相連。所述第四薄膜晶體管的有效溝道區(qū)寬長(zhǎng)比小于所述第一薄膜晶體管、所述第二薄膜晶體管及所述第三薄膜晶體管的有效溝道區(qū)寬長(zhǎng)比。當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時(shí)，則所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時(shí)，則所述第一電平線、所述第二電平線、所述第三電平線的電平依次升高。本發(fā)明實(shí)施例提供的一種顯示裝置包括上述任一實(shí)施例中ESD保護(hù)電路，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧?，其中，所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號(hào)線相連，源極與所述第ニ薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連；所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與第ニ電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。通過以上技術(shù)方案可知，本發(fā)明實(shí)施例中的ESD保護(hù)電路用于將信號(hào)線積累的靜電荷釋放到第一電平線或第二電平線，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧?，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號(hào)線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連；所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。本發(fā)明實(shí)施例提供的ESD保護(hù)電路采用低成本的耗盡型薄膜晶體管，在正常工作時(shí)，可以有效避免信號(hào)線向第一電平線或第二電平線釋放大量電流，保證顯示裝置內(nèi)部陣列正常工作；在發(fā)生ESD時(shí)，能迅速釋放信號(hào)線上積累的電荷，保證顯示裝置內(nèi)部陣列免受靜電傷害。因此，本發(fā)明實(shí)施例可以實(shí)現(xiàn)利用低成本的耗盡型薄膜晶體管完成靜電釋放，降低ESD保護(hù)電路的成本，從而降低包括該保護(hù)電路的顯示裝置的生產(chǎn)成本。


圖I為現(xiàn)有技術(shù)中顯示裝置內(nèi)部陣列及周邊ESD保護(hù)電路的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中ESD保護(hù)電路的結(jié)構(gòu)示意圖；圖3為本發(fā)明提供的ESD保護(hù)電路的一具體實(shí)施例的結(jié)構(gòu)示意圖；圖4為本發(fā)明提供的ESD保護(hù)電路的另一具體實(shí)施例的結(jié)構(gòu)示意圖；圖5為圖4與圖2中的ESD保護(hù)電路在正常工作時(shí)漏電流的對(duì)比圖；圖6為本發(fā)明提供的ESD保護(hù)電路的又一具體實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供的ESD保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧玫统杀镜暮谋M型薄膜晶體管實(shí)現(xiàn)靜電釋放，從而降低ESD保護(hù)電路的成本。下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例中的ESD保護(hù)電路進(jìn)行詳細(xì)闡述。圖3為本發(fā)明提供的ESD保護(hù)電路的一具體實(shí)施例的結(jié)構(gòu)示意圖。參見圖3所示，本發(fā)明實(shí)施例提供的ESD保護(hù)電路，用于將信號(hào)線35積累的靜電荷釋放到第一電平線36或第二電平線37，該保護(hù)電路包括耗盡型的第一薄膜晶體管31、耗盡型的第二薄膜晶體管32、耗盡型的第三薄膜晶體管33及分壓?jiǎn)卧?4，其中，所述第一薄膜晶體管31，漏極與所述第一電平線36相連，柵極與所述信號(hào)線35相連，源極與所述第二薄膜晶體管32的柵極以及所述分壓単元34相連；所述第二薄膜晶體管32，漏極與所述第一電平線36相連，柵極與所述第一薄膜晶體管31的源極相連，源極與所述信號(hào)線35相連；所述第三薄膜晶體管33，漏極與所述信號(hào)線35相連，柵極與第三電平線38相連，源極與所述第二電平線37相連；所述分壓単元34，連接所述第一薄膜晶體管31的源極和所述第二電平線37，且所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次降低或升聞。這里，從薄膜晶體管的制作角度考慮，漏極和源極的結(jié)構(gòu)完全相同，可以互換使用。所述信號(hào)線35包括數(shù)據(jù)線或柵極線。所述分壓単元34包括分壓電阻或耗盡型薄膜晶體管。優(yōu)選地，當(dāng)所述分壓単元34包括耗盡型的第四薄膜晶體管時(shí)，則所述第四薄膜晶體管，漏極與所述第一薄膜晶體管31的源極相連，柵極與所述第二電平線37相連，源極與所述第二電平線37相連。所述第四薄膜晶體管的有效溝道區(qū)寬長(zhǎng)比小于所述第一薄膜晶體管31、所述第二薄膜晶體管32及所述第三薄膜晶體管33的有效溝道區(qū)寬長(zhǎng)比，則所述第四薄膜晶體管的阻值較大，使得流經(jīng)所述第四薄膜晶體管的電流很小，以保持低功耗，且不影響第一電平線36和第二電平線37的電平。當(dāng)所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為 N型薄膜晶體管時(shí)，則所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次降低；當(dāng)所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為P型薄膜晶體管時(shí)，則所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次升高。優(yōu)選地，當(dāng)所述第一電平線36的電平高于所述第二電平線37的電平時(shí)，可以將VGH線作為第一電平線36，且將VGL線作為第二電平線37 ;當(dāng)所述第一電平線36的電平低于所述第二電平線37的電平時(shí)，可以將VGL線作為第一電平線36，且將VGH線作為第二電平線37，當(dāng)然，也可以添加專門用于ESD保護(hù)的引出線作為第一電平線36、第二電平線37和第三電平線38，以使顯示裝置內(nèi)部的抗干擾能力更強(qiáng)。一個(gè)實(shí)施例，當(dāng)所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為N型薄膜晶體管，且所述分壓?jiǎn)卧?4包括耗盡型的第四薄膜晶體管，且所述第四薄膜晶體管為N型薄膜晶體管吋，ESD保護(hù)電路的結(jié)構(gòu)如圖4所示，所述第一電平線 36、所述第二電平線37、所述第三電平線38的電平依次降低。為了保證在顯示裝置正常エ作時(shí)，所述第三薄膜晶體管33能夠完全關(guān)斷，則要求所述第三薄膜晶體管33柵極電位低于其源極電位，且差值大于所述第三薄膜晶體管33的閾值電壓，因此，要求所述第二電平線37與所述第三電平線38的電平差大于所述第三薄膜晶體管33的閾值電壓。在正常工作時(shí)，信號(hào)線35的電平在第一電平線36和第二電平線37的電平之間，第一薄膜晶體管31微通；第四薄膜晶體管導(dǎo)通，導(dǎo)通電流很??；第二薄膜晶體管32柵極的電位是通過第一薄膜晶體管31和第四薄膜晶體管分壓獲得的，低于其源極的電位，因此不導(dǎo)通或者微通，只有在信號(hào)線35的電平接近于第一電平線36的電平時(shí)才會(huì)微通；第三薄膜晶體管33的柵極電位低于源極的電位，因此不導(dǎo)通，綜上所述，在正常工作時(shí)，第一薄膜晶體管31微通，第二薄膜晶體管32不導(dǎo)通或者微通，第三薄膜晶體管33不導(dǎo)通，不會(huì)影響信號(hào)線35上的信號(hào)進(jìn)入內(nèi)部的像素単元，第四薄膜晶體管導(dǎo)通，電流很小以保持低功耗，且不影響第一電平線36和第二電平線37的電平。當(dāng)有ESD發(fā)生時(shí)，如果信號(hào)線35上有正電荷積累，信號(hào)線35的電位將升高，則第一薄膜晶體管31的導(dǎo)通能力增強(qiáng)，第二薄膜晶體管32柵極電位V1將升高，當(dāng)V1升高到或者高于V2+Vthl時(shí)，其中，V2為第一電平線36的電位，即第二薄膜晶體管32漏極電位，Vthl為第二薄膜晶體32的閾值電壓，由于第二薄膜晶體管32為耗盡型N型晶體管，因此Vthl < 0，此時(shí)，第二薄膜晶體管32反向?qū)?，將信?hào)線35上積累的正電荷釋放到第一電平線36上，且釋放電流與(V1-V2-Vthl)2成正比；如果信號(hào)線35上有負(fù)電荷積累，信號(hào)線35的電位將降低，即第三薄膜晶體管33漏極電位V3將降低，當(dāng)V3降低到或者低于V4-Vth2時(shí)，其中，V4為第三電平線38的電位，即第三薄膜晶體管33柵極電位，Vth2為第三薄膜晶體33的閾值電壓，由于第三薄膜晶體管33為耗盡型N型晶體管，因此Vth2 < 0，此時(shí)，第三薄膜晶體管反向?qū)ǎ瑢⑿盘?hào)線35上積累的負(fù)電荷釋放到第二電平線37上，且釋放電流與(V4-V3-Vth2)2成正比。綜上所述，在有ESD發(fā)生時(shí)，利用圖4的電路可以將信號(hào)線35積累的正負(fù)電荷迅速釋放掉。將耗盡型薄膜晶體管應(yīng)用于圖2所示的ESD保護(hù)電路，并與圖4的ESD保護(hù)電路對(duì)此正常工作時(shí)漏電流的情況，且以第一電平線為VGH線、第二電平線為VGL線、信號(hào)線為Vdata線為例進(jìn)行說明。在進(jìn)行對(duì)比時(shí)，兩個(gè)電路除了結(jié)構(gòu)以外，其他條件都相同，都采用閾值電壓為-2V，寬長(zhǎng)比為20um/4um的耗盡型N型薄膜晶體管，VGH線的電壓為7V，VGL線的電壓均為-3V，第三電平線上的電壓為-5. IV，從OV 4V掃描Vdata線的電壓，則上述兩個(gè)電路產(chǎn)生漏電流的情況如圖5所示，圖2的保護(hù)電路中的VGH線、Vdata線、VGL線上的電流分別為ら、12、I3，則圖2的保護(hù)電路在正常工作時(shí)會(huì)產(chǎn)生大于20uA的正向漏電流；圖4的保護(hù)電路中的VGH線、Vdata線、VGL線上的電流分別為14、15、16，則圖4的保護(hù)電路在正常工作時(shí)只會(huì)產(chǎn)生小于5uA的漏電流。因此，圖4所示的ESD保護(hù)電路適用于低成本的耗盡型薄膜晶體管，降低了 ESD保護(hù)電路的生產(chǎn)成本。另ー個(gè)實(shí)施例，當(dāng)所述第一薄膜晶體管31、所述第二薄膜晶體管32、所述第三薄膜晶體管33均為P型薄膜晶體管，且所述分壓?jiǎn)卧?4包括耗盡型的第四薄膜晶體管，且所述第四薄膜晶體管為P型薄膜晶體管吋，ESD保護(hù)電路的結(jié)構(gòu)如圖6所示，所述第一電平線36、所述第二電平線37、所述第三電平線38的電平依次升高。為了保證在顯示裝置正常エ作時(shí)，所述第三薄膜晶體管33能夠完全關(guān)斷，則要求所述第三薄膜晶體管33柵極電位高于其源極電位，且差值大于所述第三薄膜晶體管33的閾值電壓，因此，要求所述第三電平線38與所述第二電平線37的電平差大于所述第三薄膜晶體管33的閾值電壓。在正常工作時(shí)，信號(hào)線35的電平在第一電平線36和第二電平線37的電平之間，第一薄膜晶體管31微通；第四薄膜晶體管導(dǎo)通，導(dǎo)通電流很??；第二薄膜晶體管32柵極的電位是通過第一薄膜晶體管31和第四薄膜晶體管分壓獲得的，高于其源極的電位，因此不導(dǎo)通或者微通，只有在信號(hào)線35的電平接近于第一電平線36的電平時(shí)才會(huì)微通；第三薄膜晶體管33的柵極電位高于源極的電位，因此不導(dǎo)通，綜上所述，在正常工作時(shí)，第一薄膜晶體管31微通，第二薄膜晶體管32不導(dǎo)通或者微通，第三薄膜晶體管33不導(dǎo)通，不會(huì)影響信號(hào)線35上的信號(hào)進(jìn)入內(nèi)部的像素単元，第四薄膜晶體管導(dǎo)通，電流很小以保持低功耗，且不影響第一電平線36和第二電平線37的電平。 當(dāng)有ESD發(fā)生時(shí)，如果信號(hào)線35上有負(fù)電荷積累，信號(hào)線35的電位將降低，則第一薄膜晶體管31的導(dǎo)通能力增強(qiáng)，第二薄膜晶體管32柵極電位V5將降低，當(dāng)V5降低到或者低于v6+vth3時(shí),其中,V6為第一電平線36的電位，即第二薄膜晶體管32漏極電位，Vth3為第二薄膜晶體32的閾值電壓，由于第二薄膜晶體管32為耗盡型P型晶體管，因此Vth3 < 0，此時(shí)，第二薄膜晶體管32反向?qū)?，將信?hào)線35上積累的負(fù)電荷釋放到第一電平線36上，且釋放電流與(V5-V6-Vth3)2成正比；如果信號(hào)線35上有正電荷積累，信號(hào)線35的電位將升高，即第三薄膜晶體管33漏極電位V7將升高，當(dāng)V7升高到或者高于V8-Vth4時(shí)，其中，V8為第三電平線38的電位，即第三薄膜晶體管33柵極電位，Vth4為第三薄膜晶體33的閾值電壓，由于第三薄膜晶體管33為耗盡型P型晶體管，因此Vth4 < 0，此時(shí)，第三薄膜晶體管反向?qū)?，將信?hào)線35上積累的正電荷釋放到第二電平線37上，且釋放電流與(V8-V7-Vth4)2成正比。綜上所述，在有ESD發(fā)生時(shí)，利用圖5的電路可以將信號(hào)線35積累的正負(fù)電荷迅速釋放掉。一種顯示裝置，包括上述圖3、圖4或者圖6所示的ESD保護(hù)電路，該顯示裝置中的ESD保護(hù)電路用以迅速釋放Vdata線或Vgate線上積累的正負(fù)電荷，以保證顯示裝置內(nèi)部陣列不受靜電傷害，且該顯示裝置中ESD保護(hù)電路適用于低成本的耗盡型薄膜晶體管，因此降低了顯示裝置的生產(chǎn)成本。通過以上技術(shù)方案可知，本發(fā)明實(shí)施例中的ESD保護(hù)電路用于將信號(hào)線積累的靜電荷釋放到第一電平線或第二電平線，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧?，其中，所述第一薄膜晶體管，漏極與所述第一電平線相連，柵極與所述信號(hào)線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓単元相連；所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連；所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與所述第二電平線相連；所述分壓単元，連接所述第一薄膜晶體管的源極和所述第二電平線，且所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低或升高。本發(fā)明實(shí)施例提供的ESD保護(hù)電路采用低成本的耗盡型薄膜晶體管，在正常工作時(shí)，可以有效避免信號(hào)線向第一電平線或第二電平線釋放大量電流，保證顯示裝置內(nèi)部陣列正常工作；在發(fā)生ESD時(shí)，能迅速釋放信號(hào)線上積累的電荷，保證顯示裝置內(nèi)部陣列免受靜電傷害。因此，本發(fā)明實(shí)施例可以實(shí)現(xiàn)利用低成本的耗盡型薄膜晶體管完成靜電釋放，降低ESD保護(hù)電路的成本，從而降低包括該保護(hù)電路的顯示裝置的生產(chǎn)成本。
顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若對(duì)本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，其特征在于，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧?，其中? 所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號(hào)線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓?jiǎn)卧噙B； 所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連； 所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與第二電平線相連； 所述分壓?jiǎn)卧?，連接所述第一薄膜晶體管的源極和所述第二電平線。
2.如權(quán)利要求I所述的保護(hù)電路，其特征在于，所述分壓?jiǎn)卧ǚ謮弘娮杌蚝谋M型 薄膜晶體管。
3.如權(quán)利要求2所述的保護(hù)電路，其特征在于，當(dāng)所述分壓?jiǎn)卧ê谋M型的第四薄膜晶體管時(shí)，則 所述第四薄膜晶體管，漏極與所述第一薄膜晶體管的源極相連，柵極與所述第二電平線相連，源極與所述第二電平線相連。
4.如權(quán)利要求3所述的保護(hù)電路，其特征在于，所述第四薄膜晶體管的有效溝道區(qū)寬長(zhǎng)比小于所述第一薄膜晶體管、所述第二薄膜晶體管及所述第三薄膜晶體管的有效溝道區(qū)寬長(zhǎng)比。
5.如權(quán)利要求I所述的保護(hù)電路，其特征在于，當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時(shí)，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。
6.如權(quán)利要求I所述的保護(hù)電路，其特征在于，當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時(shí)，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次升高。
7.如權(quán)利要求I 6中任意一項(xiàng)所述的保護(hù)電路，其特征在于，所述信號(hào)線包括數(shù)據(jù)線或柵極線。
8.—種顯示裝置，其特征在于，包括權(quán)利要求I所述的保護(hù)電路，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧渲校? 所述第一薄膜晶體管，漏極與第一電平線相連，柵極與信號(hào)線相連，源極與所述第二薄膜晶體管的柵極以及所述分壓?jiǎn)卧噙B； 所述第二薄膜晶體管，漏極與所述第一電平線相連，柵極與所述第一薄膜晶體管的源極相連，源極與所述信號(hào)線相連； 所述第三薄膜晶體管，漏極與所述信號(hào)線相連，柵極與第三電平線相連，源極與第二電平線相連； 所述分壓?jiǎn)卧?，連接所述第一薄膜晶體管的源極和所述第二電平線。
9.如權(quán)利要求8所述的顯示裝置，其特征在于，當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為N型薄膜晶體管時(shí)，則 所述第一電平線、所述第二電平線、所述第三電平線的電平依次降低。
10.如權(quán)利要求8所述的顯示裝置，其特征在干，當(dāng)所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管均為P型薄膜晶體管時(shí)，則 所述第一電平線、所 述第二電平線、所述第三電平線的電平依次升高。
全文摘要
本發(fā)明公開了一種ESD保護(hù)電路及包括該保護(hù)電路的顯示裝置，該保護(hù)電路包括耗盡型的第一薄膜晶體管、耗盡型的第二薄膜晶體管、耗盡型的第三薄膜晶體管及分壓?jiǎn)卧Ｔ谡９ぷ鲿r(shí)，可以有效避免信號(hào)線釋放大量電流，保證顯示裝置內(nèi)部陣列正常工作；在發(fā)生ESD時(shí)，能迅速釋放信號(hào)線上積累的靜電荷，保證顯示裝置內(nèi)部陣列免受靜電傷害，因此，應(yīng)用本發(fā)明，可以利用低成本的耗盡型薄膜晶體管實(shí)現(xiàn)靜電釋放，降低ESD保護(hù)電路的生產(chǎn)成本，從而降低包括該保護(hù)電路的顯示裝置的生產(chǎn)成本。
文檔編號(hào)H02H9/02GK102651547SQ201210008979
公開日2012年8月29日 申請(qǐng)日期2012年1月12日 優(yōu)先權(quán)日2012年1月12日
發(fā)明者吳仲遠(yuǎn), 段立業(yè) 申請(qǐng)人:京東方科技集團(tuán)股份有限公司