本申請(qǐng)實(shí)施例涉及開(kāi)關(guān)電源，尤其涉及oring?fet控制電路及電源系統(tǒng)。

背景技術(shù)：

1、在一個(gè)由很多電源產(chǎn)品并聯(lián)輸出到一個(gè)輸出母線(xiàn)的電源系統(tǒng)中，oring(或閘)電路一般會(huì)設(shè)置在單個(gè)電源模塊和輸出母線(xiàn)之間，目的在于防止電源系統(tǒng)中的某個(gè)電源模塊發(fā)生異常而導(dǎo)致整個(gè)電源系統(tǒng)發(fā)生異常。

2、目前，常用的oring電路通?？梢园ㄒ粋€(gè)或多個(gè)fet(field-effecttransistor，場(chǎng)效應(yīng)晶體管)和一個(gè)控制它們的比較電路，該比較電路一般由兩個(gè)晶體管組成，通過(guò)兩個(gè)晶體管比較場(chǎng)效應(yīng)晶體管的源、漏極的電壓變化進(jìn)而控制場(chǎng)效應(yīng)管的通斷。

3、然而，相關(guān)技術(shù)中的比較電路是使用一個(gè)晶體管的基極-集電極電壓去匹配另一個(gè)晶體管的基極-發(fā)射極電壓，會(huì)導(dǎo)致場(chǎng)效應(yīng)管導(dǎo)通所需的閾值電壓較大，控制靈敏度不足，在場(chǎng)效應(yīng)晶體管的源、漏極的電壓接近時(shí)無(wú)法做到最快保護(hù)。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例的主要目的在于提供一種oring?fet控制電路及電源系統(tǒng)，旨在解決如何減小場(chǎng)效應(yīng)管導(dǎo)通所需的閾值電壓，提升控制靈敏度的問(wèn)題。

2、為實(shí)現(xiàn)上述目的，本申請(qǐng)實(shí)施例提供一種oring?fet控制電路，所述oring?fet控制電路連接在單個(gè)電源模塊和輸出母線(xiàn)之間，所述oring?fet控制電路包括：

3、場(chǎng)效應(yīng)管，所述場(chǎng)效應(yīng)管的源極連接所述電源模塊，所述場(chǎng)效應(yīng)管的漏極連接所述輸出母線(xiàn)；

4、第一三極管，所述第一三極管的發(fā)射極連接所述場(chǎng)效應(yīng)管的源極，所述第一三極管的集電極連接所述場(chǎng)效應(yīng)管的柵極；

5、第二三極管，所述第二三極管的第一端連接所述場(chǎng)效應(yīng)管的漏極，所述第二三極管的基極和第二端短接；

6、第三三極管，所述第三三極管的集電極連接所述第一三極管的基極，所述第三三極管的基極和發(fā)射極短接；

7、第四三極管，所述第四三極管的第一端連接所述第二三極管的基極和發(fā)射極，所述第四三極管的基極和第二端短接，并連接所述第三三極管的基極和發(fā)射極；

8、所述第一晶體管的集電極和所述第四晶體管的第二端接入工作電源。

9、此外，為實(shí)現(xiàn)上述目的，本申請(qǐng)實(shí)施例還提供一種電源系統(tǒng)，所述電源系統(tǒng)包括：至少一個(gè)電源模塊，所述電源模塊通過(guò)如上所述的oring?fet控制電路連接輸出母線(xiàn)。

10、本申請(qǐng)實(shí)施例提出一種oring?fet控制電路及電源系統(tǒng)，克服了相關(guān)技術(shù)中的比較電路會(huì)導(dǎo)致場(chǎng)效應(yīng)管導(dǎo)通所需的閾值電壓較大，控制靈敏度不足的問(wèn)題。該oring?fet控制電路包括：場(chǎng)效應(yīng)管，所述場(chǎng)效應(yīng)管的源極連接所述電源模塊，所述場(chǎng)效應(yīng)管的漏極連接所述輸出母線(xiàn)；第一三極管，所述第一三極管的發(fā)射極連接所述場(chǎng)效應(yīng)管的源極，所述第一三極管的集電極連接所述場(chǎng)效應(yīng)管的柵極；第二三極管，所述第二三極管的第一端連接所述場(chǎng)效應(yīng)管的漏極，所述第二三極管的基極和第二端短接；第三三極管，所述第三三極管的集電極連接所述第一三極管的基極，所述第三三極管的基極和發(fā)射極短接；第四三極管，所述第四三極管的第一端連接所述第二三極管的基極和發(fā)射極，所述第四三極管的基極和第二端短接，并連接所述第三三極管的基極和發(fā)射極。本申請(qǐng)實(shí)施例提供的oring?fet控制電路設(shè)置了四個(gè)三極管，在比較場(chǎng)效應(yīng)管的源、漏極電壓時(shí)，使用的是兩個(gè)三極管的基極-集電極電壓加基極-發(fā)射極電壓去匹配另外兩個(gè)三極管的基極-發(fā)射極電壓加基極-集電極電壓，相對(duì)于相關(guān)技術(shù)中的技術(shù)方案更加對(duì)稱(chēng)匹配，能夠顯著減小場(chǎng)效應(yīng)管導(dǎo)通所需的閾值電壓，提升控制靈敏度。

技術(shù)特征：

1.一種oring?fet控制電路，其特征在于，所述oring?fet控制電路連接在電源模塊和輸出母線(xiàn)之間，所述oring?fet控制電路包括：

2.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，在所述場(chǎng)效應(yīng)管的源極電壓與漏極電壓相等的情況下，第一偏置電壓與第二偏置電壓相等；其中，所述第一偏置電壓為所述第三三極管的基極與所述第一三極管的發(fā)射極之間的電壓，所述第二偏置電壓為所述第四三極管的基極與所述第二三極管的第一端之間的電壓。

3.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，所述第一三極管的集電極接入第一偏置電流，所述第四三極管的基極接入第二偏置電流，所述場(chǎng)效應(yīng)管的柵極電壓的高低根據(jù)所述第一偏置電流和所述第二偏置電流的流向確定。

4.如權(quán)利要求3所述的oring?fet控制電路，其特征在于，在所述場(chǎng)效應(yīng)管的源極電壓小于漏極電壓的情況下，所述第二三極管和所述第四三極管反向偏置，使得流入所述第三三極管的基極的所述第二偏置電流增加，流入所述第一三極管的基極的電流增加，所述第一偏置電流增大，所述第一三極管的集電極電壓降低，所述場(chǎng)效應(yīng)管的柵極電壓被拉低。

5.如權(quán)利要求3所述的oring?fet控制電路，其特征在于，在所述場(chǎng)效應(yīng)管的源極電壓大于漏極電壓的情況下，所述第二三極管和所述第四三極管正向偏置，使得流入所述第三三極管的基極的所述第二偏置電流減少，流入所述第一三極管的基極的電流減小，所述第一偏置電流減小，所述第一三極管的集電極電壓升高，所述場(chǎng)效應(yīng)管的柵極電壓被拉高。

6.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，所述第一三極管和所述第二三極管設(shè)置在第一封裝中，所述第三三極管和所述第四三極管設(shè)置在第二封裝中。

7.如權(quán)利要求6所述的oring?fet控制電路，其特征在于，所述第一封裝和所述第二封裝為dfn2020-6封裝。

8.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，所述第二三極管的第一端為集電極，所述第二三極管的第二端為發(fā)射極，所述第四三極管的第一端為發(fā)射極，所述第四三極管的第二端為集電極。

9.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，所述第二三極管的第一端為發(fā)射極，所述第二三極管的第二端為集電極，所述第四三極管的第一端為集電極，所述第四三極管的第二端為發(fā)射極。

10.如權(quán)利要求1所述的oring?fet控制電路，其特征在于，所述oring?fet控制電路還包括：

11.一種電源系統(tǒng)，其特征在于，所述電源系統(tǒng)包括：電源模塊、輸出母線(xiàn)和如權(quán)利要求1至10中任一項(xiàng)所述的oring?fet控制電路，所述電源模塊通過(guò)所述oring?fet控制電路連接所述輸出母線(xiàn)。

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例公開(kāi)了一種ORing?FET控制電路及電源系統(tǒng)，屬于開(kāi)關(guān)電源技術(shù)領(lǐng)域。該ORing?FET控制電路連接在電源模塊和輸出母線(xiàn)之間，包括：場(chǎng)效應(yīng)管，其源極連接電源模塊，其漏極連接輸出母線(xiàn)；第一三極管，其發(fā)射極連接場(chǎng)效應(yīng)管的源極，其集電極連接場(chǎng)效應(yīng)管的柵極；第二三極管，其第一端連接場(chǎng)效應(yīng)管的漏極，其基極和第二端短接；第三三極管，其集電極連接第一三極管的基極，其基極和發(fā)射極短接；第四三極管，其第一端連接第二三極管的基極和發(fā)射極，其基極和第二端短接，并連接第三三極管的基極和發(fā)射極。本申請(qǐng)實(shí)施例提供的ORing?FET控制電路能夠減小場(chǎng)效應(yīng)管導(dǎo)通所需的閾值電壓，提升控制靈敏度。

技術(shù)研發(fā)人員：閆行,王德舉
受保護(hù)的技術(shù)使用者：中興通訊股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/22