專利名稱：通過容性耦合的高電平位移的制作方法
技術領域：
本發(fā)明涉及高電平位移方法和電路。
高壓信號(高達數(shù)百伏)電平位移是現(xiàn)代電力系統(tǒng)的核心部分。高電壓信號電平位移方案需要提供控制信號和切換電源輸出之間的隔離。傳統(tǒng)地，高電平位移是通過專用的高電壓結隔離技術、霍爾效應傳感器或者通過光學隔離設備而實現(xiàn)的。所有這些方法均具有很長的傳播延遲和很低的工作速度等缺陷。然而不斷出現(xiàn)的應用和系統(tǒng)架構需要高工作速度，例如在兆赫茲范圍內(nèi)。
而且，霍爾效應傳感器或者光學隔離設備非常笨重，并且不能在芯片中集成。而且，傳統(tǒng)的高電壓結隔離(HVJI)技術與標準低電壓CMOS技術并不兼容，并且在信號在兩個非接地之間進行電平位移時需要額外的處理步驟、外圍調(diào)節(jié)電路或者多步電平位移。
在傳統(tǒng)的半橋驅(qū)動系統(tǒng)中，DC總線配置為使得負DC總線電壓為零電壓。在近來的應用中，DC總線被構造為分別供電，這意味著DC總線的中點為零電壓。在另一種近來的應用中，DC總線被配置為懸浮分別DC供電。對于這兩種DC總線配置，傳統(tǒng)的HVJI在輸入為零電壓時需要多步高電平位移，附加的高電壓DC電源以將基底保持為負DC總線，以及參考零電壓的附加輸入。

發(fā)明內(nèi)容
本發(fā)明的目標是提供一種高電平位移方案，可以避免現(xiàn)有技術的缺陷。
根據(jù)本發(fā)明的電路包括參考第一接地的輸入電路，以及參考另一個接地的輸出電路。所述輸入電路通過至少一個電容容性耦合到所述輸出電路。
在本發(fā)明的優(yōu)選實施例中，所述輸入電路提供互補輸入信號。各個互補輸入信號分別耦合到各個電容的輸入板，并且各個電容的輸出板耦合到所述輸出電路。各個電容的輸入板和輸出板通過電容介電質(zhì)而互相絕緣，從而提供所述輸入電路和輸出電路之間的歐姆隔離。然而，由于所述輸入板和輸出板之間的電荷轉(zhuǎn)移，來自輸入電路的輸入信號可以用于重建輸出信號。輸出信號可以用于操作功率半導體設備，例如功率MOSFET。例如，所述輸出電路可以供給至驅(qū)動電路的驅(qū)動級，然后所述驅(qū)動級驅(qū)動功率MOSFET、IGBT等等的柵級。
根據(jù)本發(fā)明的輸出電路能夠區(qū)分由于輸入信號導致的電荷轉(zhuǎn)移產(chǎn)生的電容輸出板的電壓改變和由于噪聲例如共模噪聲導致的電壓改變。因此，根據(jù)本發(fā)明的輸出電路將不受噪聲相關的誤操作的影響。
因此，根據(jù)本發(fā)明的電路集成了容性耦合概念和全差分信號處理。優(yōu)選地，電容兩端的信號可以參考至高達數(shù)百伏的任何懸浮接地。而且，根據(jù)本發(fā)明的電平位移方案對于固定或者懸浮DC電源配置均是單步驟電平位移方案并且不需要附加電源。
優(yōu)選地，根據(jù)本發(fā)明的輸出電路與集成驅(qū)動器IC單片集成。這種設備可以使用標準CMOS制造方法而制造。根據(jù)本發(fā)明的單片電路設備可以提供高達5MHz的工作速度下的高達數(shù)百伏的信號電平位移，高達50V/ns的共模噪聲的抗擾性，以及低至50ns的IC傳播延遲。
本發(fā)明的其他特征和優(yōu)點通過下面的參考附圖的詳細描述可以更加明白。


圖1顯示了根據(jù)本發(fā)明實施例的電平位移方案的頂層結構圖；圖2A顯示了根據(jù)本發(fā)明優(yōu)選實施例的信號偏置電路；圖2B顯示了根據(jù)本發(fā)明優(yōu)選實施例的信號偏置電路與電路的邊緣觸發(fā)邏輯部分之間的協(xié)作；圖3顯示了根據(jù)優(yōu)選實施例的在電路中邊緣觸發(fā)信號重建的電路；圖4顯示了根據(jù)本發(fā)明的信號重建和噪聲阻斷方案；圖5示意顯示了根據(jù)本發(fā)明電路的優(yōu)選應用；圖6顯示了本發(fā)明的另一個實施例；圖7A-7E顯示了在根據(jù)第二實施例的電路中實施的信號重建方案；以及圖8A和8B顯示了在根據(jù)第二實施例的電路中實施的噪聲阻斷方案。
具體實施例方式
參考圖1，根據(jù)本發(fā)明實施例的電路結構包括參考接地1和電源1的輸入電路10，以及參考接地2和電源2的輸出電路12。輸入電路10可以為能夠產(chǎn)生控制信號的任何微控制器。在本發(fā)明優(yōu)選實施例中，輸入電路10能夠產(chǎn)生互補信號，即相反極性的信號。
根據(jù)本發(fā)明一個方面，輸入電路10和輸出電路12通過至少一個電容互相容性耦合。在優(yōu)選實施例中，兩個電路14、16被用于容性耦合輸入電路10和輸出電路12。更具體的說，電容14的輸入板18以及電容16的輸入板20連接到輸入電路10，而電容14的輸出板22以及電容16的輸出板電連接到輸出電路12。因此，輸入電路10和輸出電路12被容性耦合，同時互相歐姆絕緣。因此，輸入電路10和輸出電路12可以參考不同的接地電壓。
輸出電路12優(yōu)選的包括信號偏置部分26、邊緣觸發(fā)信號檢測部分28、消隱濾波器和信號重建部分30、以及緩沖輸出部分32。優(yōu)選地，輸出電路12實現(xiàn)為單塊半導體晶片上的集成電路(IC)。信號偏置模塊26電連接到電容14的輸出板22，以及電容16的輸出板24。
具體參考圖2A，當通過輸入板18接收到正輸入信號INP時，電容14的輸出板22的電壓暫時地正向升高。當正輸入信號INP中止時，輸出板22的電壓暫時地負向降低。類似地，當通過輸入板20接收到負輸入信號INN時，輸出板24的電壓暫時地負向改變，并且當負輸入信號INN關斷時，輸出板24的電壓暫時地正向改變。輸出板22、24的暫時電壓改變是由于電荷轉(zhuǎn)移造成的。
圖2A顯示了節(jié)點V+34和V-36的偏置方案，所述節(jié)點通常參考交換接地2。D1、D2、D3和D4為齊納二極管，保持V+節(jié)點34和V-節(jié)點36等于POWER2和GROUND2。R1、R2、R3和R4為V+節(jié)點34和V-節(jié)點36提供適當?shù)腄C電平。R5、R6和R7偏置V+節(jié)點34和V-節(jié)點36的DC電壓從而為后續(xù)信號處理產(chǎn)生電源電壓參考P_REF和N_REF，從而參考電壓跟蹤V+節(jié)點34和V-節(jié)點36上的DC電壓。P_REF和N_REF跟蹤V+節(jié)點34電壓(V+)和V-節(jié)點36電壓(V-)。
輸出板22連接到V+節(jié)點34，而輸出板24電連接到V-節(jié)點36。輸出板22的電壓改變導致V+節(jié)點34的電壓改變，而輸出板24的電壓改變導致了V-節(jié)點36的電壓改變。參考圖2B，可以使用差分比較器25以檢測V+節(jié)點34和V-節(jié)點36的電壓改變并且產(chǎn)生邏輯信號，然后所述邏輯信號被用于分別確定各個輸入信號INP、INN的開始和結束邊緣，即正輸入信號INP的上升沿和下降沿以及負輸入信號INN的下降沿和上升沿。除了基于由輸入信號導致的電壓改變而產(chǎn)生邏輯信號，信號偏置模塊可以基于由噪聲，例如共模噪聲，導致的V+節(jié)點34和V-節(jié)點36的電壓改變而產(chǎn)生邏輯信號。
通過信號偏置部分26產(chǎn)生的邏輯信號由邊緣觸發(fā)信號檢測部分28接收，邊緣觸發(fā)信號檢測部分28通過執(zhí)行邏輯操作而區(qū)分與正和負輸入信號相關的邏輯信號和與噪聲相關的邏輯信號，并且相應地產(chǎn)生信號以重建接收到的輸入信號。更具體的說，邊緣觸發(fā)信號檢測部分28響應于負和正輸入信號INP、INN的開始而產(chǎn)生設置信號，并且響應于檢測到正和負輸入信號INP、INN的結束而產(chǎn)生復位信號。
消隱濾波器和信號重建部分30接收設置信號并且相應地產(chǎn)生輸出電壓，并且當接收到復位信號時關斷輸出電壓，由此重建輸入電壓。應當注意，在消隱濾波器和信號重建部分30中包含的消隱濾波器被用于延遲設置和復位信號的產(chǎn)生以濾除噪聲。而且，消隱濾波器和信號重建部分30的消隱濾波器拒絕任何由于元件、或者信號不匹配、或者由于不同寄生路徑從共模噪聲產(chǎn)生的異差模信號導致的差模噪聲。然后重建信號通過緩沖輸出部分32被提供給驅(qū)動級，例如驅(qū)動功率半導體設備的驅(qū)動級，例如功率MOSFET。
參考圖3，輸入信號INP、INN的開始和結束被如下確定。如果確定V+＞P_REF并且V-＜N_REF，則認為接收到的信號為輸入信號INN、INP的開始，并且產(chǎn)生設置信號。如果確定V+＜N_REF并且V-＞P_REF，則認為接收到的信號為輸入信號INN、INP的結束，并且產(chǎn)生復位信號。如果這些條件不滿足，則不產(chǎn)生信號。因此，由噪聲導致的輸入板22、24的電壓改變不會被識別。也就是說，噪聲被有效區(qū)分于真正的輸入信號。
更具體的說，比較器27確定是否滿足V+＞P_REF，并且如果滿足則產(chǎn)生高信號，并且比較器29確定是否滿足V-＜N_REF，并且如果滿足則產(chǎn)生高信號。然后與門35如果從比較器27和比較器29接收到兩個高信號則產(chǎn)生高信號，該信號由閂鎖電路39的設置端41接收。響應于該設置信號，閂鎖電路39鎖存，從而產(chǎn)生輸出信號，該輸出信號然后可以耦合到驅(qū)動級。類似地，比較器31確定是否滿足V+＜N_REF，并且如果滿足則產(chǎn)生高信號，并且比較器33確定是否滿足V-＜N_REF，并且如果滿足則產(chǎn)生高信號。然后與門37如果從比較器31和比較器33接收到兩個高信號則產(chǎn)生高信號，該信號由閂鎖電路39的復位端43接收。響應于復位端43接收的高信號，閂鎖電路39關斷輸出信號。
參考圖4，當輸入電路10產(chǎn)生正輸入信號INP時，電容14的輸入板18上的電壓變?yōu)檎?，這標志著正輸入信號INP的開始。類似地，當輸入電路10產(chǎn)生負輸入信號INN時，電容16的輸入板20上的電壓變?yōu)樨?，這標志著負輸入信號INN的開始。由于輸入板18、20的電壓改變，對應輸出板22、24的電壓也暫時改變。更具體的說，輸出板22的電壓38變?yōu)檎?，而輸出?4的電壓40變?yōu)樨摗?br> 另一方面，在正輸入信號INP的結束，輸入板18的電壓朝負向位移，并且在負輸入信號INN的結束，輸入板20的電壓朝正向位移。因此，輸出板22的電壓42朝負向位移，并且輸出板24的電壓44朝正向位移。
當在輸入板18、20處存在噪聲或者共模噪聲時，電壓朝負向位移導致輸出板22、24的電壓46的位移，并且輸入板18、20的電壓朝正向位移導致輸出板22、24的電壓48朝正向位移。
根據(jù)本發(fā)明，邏輯操作可以確定輸出板22、24處的電壓改變是否與輸入信號INP、INN或者噪聲相關。更具體的說，如果確定V+＞P_REF，V-＜N_REF，V+＜N_REF或者V-＞P_REF，比較器25產(chǎn)生信號50。如果確定V+＜N_REF或者V+＞P_REF，則比較器25不產(chǎn)生信號。當確定V+＞P_REF并且V-＜N_REF時，通過邊緣觸發(fā)信號檢測部分28產(chǎn)生設置信號52。設置信號52代表輸入信號INP、INN的開始并且導致通過閂鎖電路39啟動輸出信號54。當確定V+＜N_REF并且V-＞P_REF時，產(chǎn)生復位信號56。復位信號56標記結束并且導致關斷輸出信號54。由此，產(chǎn)生輸出信號54。應當注意，消隱濾波器和信號重建部分30的消隱濾波器可以導致輸出信號54的產(chǎn)生的略微時間位移。
當不滿足上述條件時，設置信號52和復位信號56均不被產(chǎn)生。因此，噪聲和共模噪聲被有效阻斷。更具體的說，當V+＜N_REF并且V-＜N_REF時不產(chǎn)生復位信號52。類似地，當V+＞P_REF并且V-＞P_REF時，不產(chǎn)生復位信號56。因此，不產(chǎn)生輸出信號54。
由輸出電路12產(chǎn)生的輸出可以用于操作功率半導體設備，例如功率MOSFET。
參考圖5，在一個實施例中，設置信號52和復位信號56可以由驅(qū)動器IC 58的驅(qū)動級接收，所述驅(qū)動器被配置為驅(qū)動一個或者多個功率MOSFET。例如，配置為在半橋結構中驅(qū)動高端功率MOSFET 60和低端功率MOSFET62的驅(qū)動器IC 58可以被修改以包含根據(jù)本發(fā)明的輸出電路12。因此，根據(jù)本發(fā)明的輸出電路12可以與驅(qū)動電路結合并且實現(xiàn)為單塊半導體晶片上的集成電路?？梢员恍薷囊园鶕?jù)本發(fā)明的輸出電路12的適當驅(qū)動器IC 58可以為IR 2112，這是本發(fā)明申請人所銷售的高端和低端驅(qū)動器，其操作在美國專利5,514,981進行了描述，該專利作為參考而結合于此。應當注意，圖6所示的值僅是示例性的，并且本領域技術人員可以理解的是所顯示的值可以根據(jù)需要而改變，但是并不背離本發(fā)明的范圍和實質(zhì)。
參考圖6，在根據(jù)本發(fā)明第二實施例的輸出電路12中，由比較器64接收P_REF，并且由比較器66接收N_REF。緩沖器68連接到V+節(jié)點34，并且緩沖器70連接到V-節(jié)點36，并且各個緩沖器68、70連接到如圖所示的運算放大器72。
應當注意，圖6所示的電阻值僅是示例性的，并且可以根據(jù)需要而改變，但是并不背離本發(fā)明。運算放大器72的輸出如圖所示連接到比較器64、66，由此輸出板22、24的電壓改變可以與P_REF和N_REF比較以識別輸入信號INP、INN的開始和結束。更具體的說，如果確定V+＞P_REF并且V-＜N_REF，則設置信號被發(fā)送到閂鎖電路39(可以通過一對交叉耦合NAND門74而形成)，由此產(chǎn)生輸出信號54。如果確定V+＜N_REF并且V-＞P_REF，則發(fā)送復位信號至閂鎖電路39，表示輸入信號INP、INN的結束，并且關斷輸出信號54。如此產(chǎn)生的輸出信號通過驅(qū)動器IC 58的驅(qū)動級而接收，然后驅(qū)動器提供門驅(qū)動信號給功率半導體設備。
現(xiàn)在參考圖6、7A-7E，在點A(圖7A)，當在輸入板22和輸入板20分別接收到輸入信號INP和INN時，輸出板22上的電壓38上升，并且輸出板24上的電壓下降。并且，一旦分別中止輸入信號INP和輸入信號INN，則輸出板22的電壓下降并且輸出板24的電壓上升。
在點B(圖7B)，緩沖器68的輸出68’和緩沖器70的輸出70’被顯示并且與輸出板電壓改變進行對比。
在點C(圖7C)，由運算放大器72接收緩沖器68、70的輸出，然后運算放大器72產(chǎn)生V+和V-信號分別表示輸入信號INP、INN的開始和結束。接著，在點D(圖7D)，比較器64、66的邏輯操作產(chǎn)生設置信號52和復位信號56。此后，閂鎖電路39產(chǎn)生如圖7E所示的輸出信號54。
現(xiàn)在參考圖8A和8B，由于噪聲產(chǎn)生的信號導致輸出板22、24在相同方向上的電壓改變(圖8A)。響應于這種信號組合，運算放大器72不產(chǎn)生信號，從而有效阻斷通過輸出電路12最終產(chǎn)生輸出信號。
圖6僅顯示了可以結合高端驅(qū)動器級使用的輸出電路12。然而應當理解，本發(fā)明并不限于高端驅(qū)動器級，而是同樣可以與低端驅(qū)動器結合。
盡管參考特定實施例描述了本發(fā)明，但是各種其他變化和修改以及其他使用對于本領域技術人員來說是顯然的。因此，優(yōu)選地，本發(fā)明并不限于在此公開的特定內(nèi)容，而是僅由所附權利要求限制。
權利要求
1.一種電路結構，包括參考第一接地的輸入電路；參考第二接地的輸出電路；以及至少一個電容，所述電容包括電連接到所述輸入電路的輸入板和電連接到所述輸出電路的輸出板。
2.根據(jù)權利要求1所述的電路結構，其進一步包括另一個電容，所述另一個電容包括電連接到所述輸入電路的輸入板和電連接到所述輸出電路的輸出板。
3.根據(jù)權利要求1所述的電路結構，其中所述輸出電路包括信號偏置部分、邊緣觸發(fā)信號檢測部分、以及信號重建部分。
4.根據(jù)權利要求3所述的電路結構，其中所述信號偏置部分基于從所述輸入電路至所述電容的所述輸入板的輸入信號而產(chǎn)生參考信號。
5.根據(jù)權利要求4所述的電路結構，其中所述邊緣觸發(fā)信號檢測部分基于由所述信號偏置部分產(chǎn)生的參考信號而檢測所述輸入信號的開始和結束，并且當檢測到所述開始時產(chǎn)生邊緣標識信號，而當檢測到所述輸入信號的結束時產(chǎn)生邊緣標識信號。
6.根據(jù)權利要求5所述的電路結構，其中所述信號重建部分基于所述邊緣標識信號產(chǎn)生輸出信號。
7.根據(jù)權利要求6所述的電路結構，其中所述輸出電路進一步包括消隱濾波器，用于在信號重建之前濾除噪聲。
8.根據(jù)權利要求6所述的電路結構，其中所述輸出電路進一步包括緩沖輸出部分。
9.一種電路結構，包括參考第一接地并且能夠產(chǎn)生互補輸入信號的輸入電路；參考第二接地的輸出電路；第一電容，所述第一電容包括電連接到所述輸入電路以接收所述互補輸入信號中一者的輸入板和電連接到所述輸出電路的輸出板；以及第二電容，所述第二電容包括電連接到所述輸入電路以接收所述互補信號中另一者的輸入板和電連接到所述輸出電路的輸出板。
10.根據(jù)權利要求9所述的電路結構，其中所述輸出電路包括信號偏置部分、邊緣觸發(fā)信號檢測部分、以及信號重建部分。
11.根據(jù)權利要求10所述的電路結構，其中所述信號偏置部分基于所述第一電容的所述輸出板的電壓的改變而產(chǎn)生參考信號，并且基于所述第二電容的所述輸出板的電壓的改變而產(chǎn)生參考信號。
12.根據(jù)權利要求11所述的電路結構，其中所述邊緣觸發(fā)信號檢測部分基于各個所述輸出板的電壓的改變而產(chǎn)生邊緣標識信號。
13.根據(jù)權利要求12所述的電路結構，其中所述信號重建部分基于所述邊緣標識信號而產(chǎn)生輸出信號。
14.根據(jù)權利要求13所述的電路結構，其中所述輸出電路進一步包括消隱濾波器，用于在產(chǎn)生所述輸出信號之前濾除噪聲。
15.根據(jù)權利要求13所述的電路結構，其中所述輸出電路進一步包括緩沖輸出部分。
16.根據(jù)權利要求13所述的電路結構，其中所述信號重建部分能夠區(qū)分與噪聲相關的所述輸出板的電壓改變和與所述互補輸入信號相關的所述輸出板的電壓改變。
17.一種高端電平位移的方法，包括將參考第一接地電壓的輸入電路容性耦合到參考第二接地電壓的輸出電路；在所述輸出電路處檢測來自所述輸入電路的輸入信號的開始；檢測所述輸入信號的結束；基于所述檢測步驟而重建輸出信號。
18.根據(jù)權利要求17所述的方法，其中響應于檢測到所述輸入信號的開始而發(fā)送設置信號至閂鎖電路，并且響應于檢測到所述輸入信號的結束而發(fā)送復位信號至所述閂鎖電路。
19.根據(jù)權利要求18所述的方法，其中響應于噪聲不發(fā)送信號至所述閂鎖電路。
20.根據(jù)權利要求17所述的方法，其中所述輸出信號被發(fā)送到驅(qū)動電路的驅(qū)動級。
全文摘要
一種電路結構，包括參考一個接地電壓(接地1)的輸入電路(10)和參考另一個接地電壓(接地2)并且通過電容(C1或者C2)容性耦合到所述輸入電路的輸出電路(12)。
文檔編號H03K5/22GK101040189SQ200580035443
公開日2007年9月19日 申請日期2005年10月19日 優(yōu)先權日2004年10月19日
發(fā)明者E·阿卜杜林 申請人:國際整流器公司