專利名稱：具有改進的邊沿速率控制的開關(guān)及相關(guān)方法
技術(shù)領(lǐng)域：
本文涉及電子電路，更具體地說，涉及電子開關(guān)電路。
背景技術(shù)：
在電子器件中使用晶體管開關(guān)以允許并協(xié)助這些器件執(zhí)行多種功能，例如在USB 開關(guān)中的數(shù)據(jù)線之間切換的功能。開關(guān)可設(shè)計成處理多種不同的切換狀況，其中一些為理想狀況而一些為非理想狀況。隨著開關(guān)和器件被設(shè)計成處理更多情況，制造開關(guān)和器件的成本對于產(chǎn)品(例如，低成本電子器件)的市場和銷售能力來說，會成為一種拖累。

發(fā)明內(nèi)容
本文所探討的一個方面為針對包括先斷后通延遲以及漸進接通的開關(guān)電路的裝置和方法。在一個示例中，開關(guān)電路可包括開關(guān)晶體管，具有控制節(jié)點并耦合至第一節(jié)點和第二節(jié)點；延遲電路，配置成接收控制信息并在延遲間隔之后提供該控制信息；和漸進接通電路，配置成從該延遲電路接收經(jīng)延遲的控制信息，并響應(yīng)于該經(jīng)延遲的控制信息在斜坡間隔內(nèi)將該晶體管從關(guān)斷狀態(tài)轉(zhuǎn)換為接通狀態(tài)。本發(fā)明還提供一種方法。在一個示例中，方法可包括在延遲電路處接收控制信息；在延遲間隔之后于該延遲電路的輸出端處提供該控制信息，其中該延遲間隔始于一旦于該延遲電路處接收到該控制信息；在開關(guān)電路的漸進接通電路處接收該經(jīng)延遲的控制信息；和響應(yīng)于該經(jīng)延遲的控制信息，使開關(guān)晶體管的控制電壓在斜坡間隔內(nèi)斜坡變化，以逐步降低在該開關(guān)電路的第一節(jié)點和第二節(jié)點之間的該開關(guān)晶體管的阻抗。此概述的目的在于提供本專利申請的主題的概覽，而非提供對本發(fā)明的排他性或窮盡性闡釋。包括有詳細說明以提供與本專利申請有關(guān)的更多信息。


附圖不一定按比例繪制，且不同附圖中的類似部件可用相同的數(shù)字指代。具有不同字母后綴的相同數(shù)字可表示類似部件的不同示例。總的來說，附圖是通過舉例(而非限制)的方式來說明本文中所探討的諸實施例。圖1是一包括先斷后通(BBM)延遲和漸進接通(GTO)電路的示例開關(guān)電路的框圖。圖2示出了 BBM延遲電路的一個示例。圖3示出了一包括示例GTO電路的示例開關(guān)電路。圖4示出了一包括漸進接通(GTO)電路的高速通用串行總線(USB)開關(guān)電路的示例。
具體實施例方式發(fā)明人已經(jīng)認識到的，除其他情況之外，一種利用先斷后通(BBM)電路與漸進接通(GTO)電路之結(jié)合來控制開關(guān)的開關(guān)電路，例如可處理多種開關(guān)情況(既有理想情況也有非理想情況)的通用串行總線(USB)開關(guān)電路。BBM電路和GTO電路的結(jié)合可響應(yīng)于開關(guān)的開關(guān)命令變化而延遲開關(guān)功能的啟用。BBM電路可在接收到開關(guān)命令變化與開關(guān)實際狀態(tài)變化之間提供一預(yù)定延遲。GTO電路可在開關(guān)的狀態(tài)變化期間，逐步耦合或斷開開關(guān)的開關(guān)端子。BBM電路和GTO電路可減少對于開關(guān)應(yīng)用設(shè)計的限制，從而使得具備BBM和GTO 性能的開關(guān)電路可處理非理想的(諸如當在數(shù)據(jù)線之間切換時的高頻干擾以及異常連接/ 斷開之類的)開關(guān)事件。在特定示例中，在開關(guān)(例如，無源開關(guān))的工作中引入延遲，可減輕器件中的非理想開關(guān)結(jié)果(例如，短路輸出和高頻干擾)。在開關(guān)的工作中結(jié)合先斷后通延遲和漸進接通這二者，可進一步降低對由其他器件處理這些不理想事件的依賴度。 在本文中，無源開關(guān)包括下述的開關(guān)在接通狀態(tài)中，不對所接收的信號進行處理但是可經(jīng)由低阻抗路徑將所接收的信號從一個節(jié)點傳遞到一個或更多個其他節(jié)點；并且在關(guān)斷狀態(tài)下，能夠?qū)⒃摴?jié)點與所述一個或更多個其他節(jié)點隔絕。先斷后通(BBM)性能可包括一條開關(guān)路徑被禁用和另一條開關(guān)路徑被使能之間的延遲時間。這種延遲能夠確保在連接其他開關(guān)路徑前適當斷開第一開關(guān)路徑。漸進接通(GTO)性能可包括從啟動一條新開關(guān)路徑到這條新開關(guān)路徑被完全使能期間的時間間隔，例如，開關(guān)路徑從高阻斷開狀態(tài)轉(zhuǎn)換為低阻連接狀態(tài)的時間間隔。在特定示例中，GTO可降低開關(guān)路徑被使能時的高頻干擾(快速開啟邊沿速率)。在特定示例中，GTO可允許在若干納秒的時段內(nèi)建立起差分路徑共模電壓。圖1示出了一個開關(guān)電路100，該開關(guān)電路100包括晶體管102、BBM延遲電路120 和GTO電路101。開關(guān)晶體管102可包括控制節(jié)點(例如柵極)以及第一和第二開關(guān)節(jié)點 (AjB)0在第一狀態(tài)(即接通狀態(tài))下，通過在第一開關(guān)節(jié)點(A)和第二開關(guān)節(jié)點(B)之間形成低阻路徑，開關(guān)晶體管102能夠?qū)⒌谝婚_關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B)耦合。在第二狀態(tài)(即關(guān)斷狀態(tài))下，開關(guān)晶體管102能夠?qū)⒌谝婚_關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B) 隔絕，且反之亦然。開關(guān)晶體管102的狀態(tài)可利用在開關(guān)晶體管102的柵極節(jié)點處接收的控制信息(EN)加以控制。在所示出的該示例中，在柵極處接收的包括高邏輯電壓電平的控制信息(EN)可將開關(guān)晶體管102設(shè)置為接通狀態(tài)，而在柵極處接收的包括低邏輯電壓電平的控制信息(EN)可將開關(guān)晶體管102設(shè)置為關(guān)斷狀態(tài)。在特定示例中，BBM延遲電路120可在開關(guān)電路100的使能輸入端115處接收控制信息(EN)。在接收到控制信息(EN)后，BBM延遲電路120可經(jīng)一延遲間隔輸出控制信息 (EN)。在特定示例中，可利用振蕩器(例如，時鐘)和數(shù)字計數(shù)器來實現(xiàn)BBM延遲電路 120。在使能一條新的開關(guān)路徑之后，可復(fù)位針對此路徑的計數(shù)器并由振蕩器遞增此計數(shù)器。當計數(shù)器達到一預(yù)定值時，可啟用開關(guān)晶體管102的開關(guān)功能。BBM延遲電路120的延遲使得連接到第一或第二開關(guān)節(jié)點(A，B)的其他電路能夠在第一和第二開關(guān)節(jié)點(A，B) 經(jīng)由開關(guān)晶體管102所提供的低阻路徑耦合在一起之前即行斷開。這種延遲可降低電路經(jīng)由第一和第二節(jié)點(A，B)而意外耦合在一起的概率。附圖2示出了 BBM延遲電路的一個示例。再參考圖1的示例，開關(guān)電路100可包括用于將開關(guān)晶體管102從關(guān)斷狀態(tài)逐步切換至接通狀態(tài)的GTO電路101。此功能可降低與將兩個節(jié)點耦合在一起相關(guān)的高頻瞬態(tài)噪聲。將開關(guān)晶體管102從關(guān)斷狀態(tài)逐步切換至接通狀態(tài)，還可限制任何信號瞬態(tài)的帶寬，以便能夠更好地對這種瞬態(tài)進行過濾。在一些示例中，GTO電路101可由BBM延遲電路 120實現(xiàn)，也可獨立于BBM延遲電路來實現(xiàn)。可利用與開關(guān)晶體管102的控制節(jié)點耦合的電阻-電容(RC)網(wǎng)絡(luò)來實現(xiàn)GTO電路101。在一個示例中，可利用與MOS開關(guān)的柵極耦合的 RC網(wǎng)絡(luò)來實現(xiàn)GTO電路101。在特定示例中，RC網(wǎng)絡(luò)的電容116可由開關(guān)晶體管102的電容來提供，因此無需獨立電容器或電容元件。在一個示例中，一旦接收到使能開關(guān)路徑的控制信息(EN)，或者說，經(jīng)BBM延遲間隔之后，電壓可施加到開關(guān)晶體管102的控制節(jié)點。GTO 電路的RC網(wǎng)絡(luò)可通過RC網(wǎng)絡(luò)的電阻器112和電容器116的充電延遲，逐步向控制節(jié)點施加電壓。在特定示例中，隨著控制節(jié)點處的電壓上升，開關(guān)電路100的開關(guān)節(jié)點(A，B)間的阻抗可隨之降低，舉例來說，阻抗可在由RC網(wǎng)絡(luò)的電阻和電容所確定的時間間隔內(nèi)按照斜坡方式降低。在一個示例中，RC電路的電阻可為大約50千歐。在一個示例中，GTO電路101 可包括一個電阻值約為5千歐到約50千歐的的電阻器112。在此示例中，寄生電容116可使得開關(guān)晶體管102在數(shù)納秒的間隔內(nèi)逐步接通?？梢岳斫?，可用其他電阻器或電阻值來實現(xiàn)所需BBM延遲，而不偏離當前主題之范圍。圖2示出了先斷后通(BBM)延遲電路220的一個示例。在特定示例中，BBM延遲電路220可包括邏輯元件222和多個延遲元件221。在一個示例中，這多個延遲元件221可包括觸發(fā)器，例如級聯(lián)的D-觸發(fā)器223-227。級聯(lián)的觸發(fā)器223-227可由在BBM延遲電路 220的時鐘輸入端2 處接收的時鐘信號(CLK)來驅(qū)動。在一個示例中，BBM延遲電路220 可包括用于提供時鐘信號(CLK)的時鐘。在特定示例中，BBM延遲電路220可在第二輸入端233處接收控制信息。在特定示例中，控制信息可包括配置成使能開關(guān)晶體管的使能信號(EN)。在特定示例中，這個使能信號(EN)可使能延遲元件223-227。在圖2的示例中， 使能信號(EN)可耦合至D觸發(fā)器223-227各自的復(fù)位輸入端(R)。在一個示例中，一旦使能信號(EN)轉(zhuǎn)換，D觸發(fā)器223-227可被清零并被使能為接收時鐘信號(CLK)。在時鐘信號(CLK)的每個脈沖，級聯(lián)的D觸發(fā)器(223-227)的輸出可被依次設(shè)置。當最后一個D觸發(fā)器227的輸出被設(shè)置時，可在BBM延遲電路220的輸出端2 處提供使能信號(EN)轉(zhuǎn)換。 在一個示例中，BBM延遲電路220可包括附加邏輯元件(例如，反相器230)，以便在BBM延遲電路220的部件處提供所需邏輯電平或者在BBM延遲電路220的一個或多個輸出端229、 231處提供所需邏輯電平?？梢岳斫?，可用其他類型或數(shù)量的延遲元件來限定所需延遲間隔，而不偏離當前主題。在特定示例中，BBM延遲電路220可包括用于在BBM延遲電路220的第二輸出端 231處提供時鐘禁用信號(CLK_DIS)的附加邏輯232。時鐘禁用信號(CLK_DIS)可用于在由BBM延遲電路220提供的延遲間隔結(jié)束時禁用時鐘。禁用時鐘可節(jié)省電力，因為若非被禁用，時鐘會在延遲間隔之外提供時鐘信號。就移動電子設(shè)備的整個工作充電壽命而言，這種電力節(jié)省意義顯著。圖3示出了包括GTO電路301的開關(guān)電路300。開關(guān)電路300可包括開關(guān)晶體管 302、阱偏壓電子器件310和包括電阻元件312的控制節(jié)點電子器件311，電阻元件312選擇性地耦合在控制電壓(VDD)和開關(guān)晶體管302的控制節(jié)點之間。在特定示例中，開關(guān)晶體管302可配置成經(jīng)由低阻路徑將第一開關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B)耦合為接通狀態(tài)； 以及，經(jīng)由高阻路徑將第一開關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B)隔絕，反之亦然。在圖3所示示例中，開關(guān)晶體管302的狀態(tài)可響應(yīng)于在輸入端313處接收的經(jīng)延遲的控制信息(BBM_ EN)。當經(jīng)延遲的控制信息(BBM_EN)包括一低邏輯電平時，開關(guān)晶體管302的控制節(jié)點或柵極可被拉低，且開關(guān)晶體管302的阱被拉至接地，從而將第一節(jié)點(A)與第二開關(guān)節(jié)點(B) 隔絕，反之亦然。在特定示例中，當經(jīng)延遲的控制信息(BBM_EN)從低邏輯電平轉(zhuǎn)換到高邏輯電平時，開關(guān)晶體管302的控制節(jié)點的邏輯電平可經(jīng)由低通濾波器(例如，由控制節(jié)點電子器件311的電阻元件312和開關(guān)晶體管302的結(jié)構(gòu)電容形成的電阻-電容(RC)網(wǎng)絡(luò))從低電壓電平斜坡上升至高電壓電平。在一些示例中，控制節(jié)點電子器件311可包括一不構(gòu)成開關(guān)晶體管302 —部分的電容元件，用于形成GTO電路低通濾波器的一部分。在特定示例中，阱偏壓電子器件310可將開關(guān)晶體管302的阱偏壓在接通狀態(tài)，從而使得開關(guān)晶體管 302的體二極管效應(yīng)基本上不影響第一和第二開關(guān)節(jié)點(A，B)之間傳遞的信號的保真度。在特定示例中，當經(jīng)延遲的控制信息(BBM_EN)從高邏輯電平轉(zhuǎn)換到低邏輯電平時，利用將開關(guān)晶體管302的柵極耦合接地的PMOS控制開關(guān)314，開關(guān)晶體管302的控制節(jié)點的邏輯電平可從高電壓電平切換到較低電壓電平。在特定示例中，通過在開關(guān)晶體管302 的柵極與地之間添加第二電阻元件，能夠以更為和緩的方式實現(xiàn)開關(guān)晶體管302柵極從高電壓電平向較低電壓電平的斜坡下降?？梢岳斫?，可以采用諸如PMOS開關(guān)晶體管之類的附加部件，而不偏離當前主題的范圍。圖4示出了高速(HS)通用串行總線(USB)開關(guān)電路400的一個示例，該HS USB 開關(guān)電路400包括漸進接通(GTO)電路401，并配置成接收來自BBM延遲電路(未在圖4中示出，圖2中的BBM延遲電路220為其一個示例)的經(jīng)延遲的控制信號。HS USB開關(guān)電路 400可包括形成GTO電路401 —部分的開關(guān)晶體管402。開關(guān)晶體管402可耦合至第一節(jié)點㈧和第二節(jié)點(B)。HS USB開關(guān)電路400還可包括配置成將第一供電軌404耦合至第一供電電壓 VDD(或開關(guān)節(jié)點A或B處提供的電壓)的過壓電路403。第一供電軌404可為HS USB開關(guān)電路400的至少一部分供電，并按照HS USB開關(guān)電路400的特定工作模式驅(qū)動開關(guān)晶體管402。在特定示例中，HS USB開關(guān)電路400可包括配置成與第二供電電壓(例如，電荷泵電壓(VCP))耦合，以便驅(qū)動開關(guān)晶體管402的控制節(jié)點。HS USB開關(guān)電路400可包括二極管(例如，齊納二極管406)，該二極管用于在第二供電電壓(VCP)關(guān)閉時將第一供電軌404 耦合至第二供電軌405，以及在第二供電電壓(VCP)開啟時將第一供電軌404與第二供電軌405隔絕，其中第二供電軌404較之第一供電軌405處于更高的電壓電平。在特定示例中，HS USB開關(guān)電路400還可包括用于向開關(guān)晶體管402提供適當?shù)倪壿嬰娖娇刂菩盘柕碾娖揭莆浑娐?07。在一些示例中，HS USB開關(guān)電路400可包括附加邏輯器件408以便為 HS UBS開關(guān)電路的各種部件提供適當?shù)倪壿嬰娖叫盘柣蛘邔S UBS開關(guān)電路400的各種信號進行緩沖。在特定示例中，開關(guān)晶體管402可配置成經(jīng)由低阻路徑，將第一開關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B)耦合為接通狀態(tài)；以及通過高阻路徑，將第一開關(guān)節(jié)點(A)與第二開關(guān)節(jié)點(B)隔絕，而反之亦然。在圖4所示示例中，開關(guān)晶體管402的狀態(tài)可響應(yīng)于在輸入端 413處接收的經(jīng)延遲的控制信息(BBM_EN)。當經(jīng)延遲的控制信息(BBM_EN)包括低邏輯電平時，開關(guān)晶體管402的控制節(jié)點或柵極可被拉低，且開關(guān)晶體管402的阱可經(jīng)由阱偏壓電子器件410被拉至接地，從而將第一開關(guān)節(jié)點(A)和第二開關(guān)節(jié)點(B)隔絕，反之亦然。在特定示例中，當經(jīng)延遲的控制信息(BBM_EN)從低邏輯電平轉(zhuǎn)換到高邏輯電平時，開關(guān)晶體管402的控制節(jié)點的邏輯電平可經(jīng)由低通濾波器(例如，由控制節(jié)點電子器件411的電阻元件412和開關(guān)晶體管302的結(jié)構(gòu)電容形成的電阻-電容(RC)網(wǎng)絡(luò))從低電壓電平斜坡上升到高電壓電平。在一些示例中，控制節(jié)點電子器件411可包括一不構(gòu)成開關(guān)晶體管402 一部分的電容元件，用于形成GTO電路低通濾波器的一部分。在特定示例中，阱偏壓電子器件410可將開關(guān)晶體管402的阱偏壓在接通狀態(tài)，從而使得開關(guān)晶體管402的體二極管效應(yīng)基本上不影響第一和第二開關(guān)節(jié)點(A，B)之間傳遞的信號的保真度。在特定示例中，一個或多個第一和第二開關(guān)端子可耦合到USB端口(例如，移動電子設(shè)備的USB端口)的端子上。附加說明在示例1中，開關(guān)電路可限定接通狀態(tài)和關(guān)斷狀態(tài)。當處于該接通狀態(tài)時，該開關(guān)電路可將第一節(jié)點與第二節(jié)點耦合，而當處于該關(guān)斷狀態(tài)時，該開關(guān)電路可將該第一節(jié)點與該第二節(jié)點隔絕。該開關(guān)電路包括開關(guān)晶體管，具有控制節(jié)點并耦合至該第一節(jié)點和該第二節(jié)點；延遲電路，配置成接收控制信息并在延遲間隔之后提供該控制信息；和漸進接通電路，配置成從該延遲電路接收該經(jīng)延遲的控制信息，并響應(yīng)于該經(jīng)延遲的控制信息在斜坡間隔內(nèi)將該晶體管從該關(guān)斷狀態(tài)轉(zhuǎn)換為該接通狀態(tài)。在示例2中，示例1的延遲電路可選地包括具有預(yù)定閾值計數(shù)值的計數(shù)器；和配置成向該計數(shù)器提供時鐘信息的振蕩器，所述時鐘信息配置成順序遞增該計數(shù)器的計數(shù)值。在示例3中，示例1-2中任一個或更多個的延遲電路可選地包括多個級聯(lián)的延遲元件。在示例4中，示例1-3中任一個或更多個的多個級聯(lián)的延遲元件中的一個或更多個可選地包括觸發(fā)器。在示例5中，示例1-4中任一個或更多個的延遲電路可選地包括用于在所述延遲間隔期間驅(qū)動所述多個級聯(lián)的延遲元件的時鐘。在示例6中，示例1-5中任一個或更多個的延遲電路可選地配置成在所述延遲間隔之后禁用該時鐘。在示例7中，示例1-6中任一個或更多個的漸進接通電路可選地包括耦合至所述開關(guān)晶體管的所述控制節(jié)點上的電阻元件，并且示例1-6中任一個或更多個的所述電阻元件和所述開關(guān)晶體管的電容可選地被配置成在所述斜坡間隔內(nèi)降低在所述第一節(jié)點和所述第二節(jié)點之間的所述開關(guān)晶體管的阻抗，并且示例1-6中任一個或更多個的斜坡間隔大體上由所述電阻元件的阻值和所述開關(guān)電容的電容值確定。在示例8中，示例1-7中任一個或更多個的開關(guān)晶體管、延遲電路和漸進接通電路可可選地包括在集成電路中。在示例9中，示例1-8中任一個或更多個的開關(guān)電路可選地包括耦合至所述第一節(jié)點和/或所述第二節(jié)點的通用串行總線(USB)端子。在示例10中，示例1-9中任一個或更多個的開關(guān)電路可選地包括配置成在所述接通狀態(tài)和/或所述關(guān)斷狀態(tài)期間向所述開關(guān)晶體管的所述控制節(jié)點提供控制電壓的電荷泵。在示例11中，示例1-10中任一個或更多個的開關(guān)電路可選地包括高電壓變換器， 該高電壓變換器配置成在該電壓變換器的供給電壓高于所述電荷泵的電壓的情況下提供所述控制電壓。在示例12中，示例1-11中任一個或更多個的電壓變換器的供給電壓可選地包括以下電壓中的至少一個所述第一節(jié)點處的電壓、所述第二節(jié)點處的電壓、或供電電壓。在示例13中，一種方法可包括在延遲電路處接收控制信息；在延遲間隔之后于該延遲電路的輸出端處提供所述控制信息，其中所述延遲間隔始于一旦于該延遲電路處接收到該控制信息；在開關(guān)電路的漸進接通電路處接收該經(jīng)延遲的控制信息；和響應(yīng)于該經(jīng)延遲的控制信息，使開關(guān)晶體管的控制電壓在斜坡間隔內(nèi)斜坡變化，以逐步降低在該開關(guān)電路的第一節(jié)點和第二節(jié)點之間的該開關(guān)晶體管的阻抗。在示例14中，根據(jù)示例1-13中任一個或更多個的控制電壓斜坡變化可選地包括 通過耦合到所述開關(guān)晶體管的控制節(jié)點上的電阻元件對所述開關(guān)晶體管的電容進行充電。在示例15中，根據(jù)示例1-14中任一個或更多個的提供所述控制信息可選地包括 利用多個級聯(lián)的延遲元件對所述控制信息進行延遲。在示例16中，根據(jù)示例1-15中任一個或更多個的對所述控制信息進行延遲可選地包括利用時鐘的輸出通過所述多個延遲元件來傳遞所述控制信息。在示例17中，根據(jù)示例1-16中任一個或更多個的提供所述控制信息可選地包括 在所述延遲間隔之后禁用所述時鐘以節(jié)省電力。示例18可包括示例1-18中任一個或更多個的任何部分或任何部分之結(jié)合，或可選地與示例1-18中任一個或更多個的任何部分或任何部分之結(jié)合相結(jié)合，以涵蓋可包括以下裝置或以下非臨時性機器可讀媒質(zhì)的主題用于執(zhí)行示例1-18之任一項或更多項功能的裝置，或者當被機器運行時能使該機器執(zhí)行示例1-18之任一項或更多項功能的非臨時性可讀計算機媒質(zhì)。上述詳細說明書參照了附圖，附圖也是所述詳細說明書的一部分。附圖以圖解的方式顯示了可應(yīng)用本發(fā)明的具體實施例。這些實施例在本發(fā)明中被稱作“示例”。本發(fā)明所涉及的所有出版物、專利及專利文件全部作為本發(fā)明的參考內(nèi)容，盡管它們是分別加以參考的。如果本發(fā)明與參考文件之間存在用途差異，則將參考文件的用途視作本發(fā)明的用途的補充，若兩者之間存在不可調(diào)和的差異，則以本發(fā)明的用途為準。在本發(fā)明中，與專利文件通常使用的一樣，術(shù)語“一”或“某一”表示包括一個或多個，但其他情況或在使用“至少一個”或“一個或多個”時應(yīng)除外。在本發(fā)明中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“A或B”包括“A但不是B”、“B但不是A” 以及“A和B”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個術(shù)語“包括”和“其中”的通俗英語。同樣，在下面的權(quán)利要求中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、 裝置、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些元件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語“第一”、“第二”和 “第三”等僅僅用作標簽，并非對對象有數(shù)量要求。本發(fā)明所述的方法示例可至少部分地由機器或電腦執(zhí)行。上述說明的作用在于解說而非限制。例如上述示例(或示例的一個或多個方面)可結(jié)合使用。可以在理解上述說明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實施例。遵照37C.F.R. § 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。 提交本摘要時要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實施方式
中，各種特征可歸類成將本公開合理化。這不應(yīng)理解成未要求的公開特征對任何權(quán)利要求必不可少。相反，本發(fā)明的主題可在于的特征少于特定公開的實施例的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實施方式
中，每個權(quán)利要求均作為一個單獨的實施例。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本發(fā)明的范圍。
權(quán)利要求
1.一種開關(guān)電路，其限定接通狀態(tài)和關(guān)斷狀態(tài)，該開關(guān)電路當處于該接通狀態(tài)時將第一節(jié)點與第二節(jié)點耦合，當處于該關(guān)斷狀態(tài)時將該第一節(jié)點與該第二節(jié)點隔絕，該開關(guān)電路包括開關(guān)晶體管，具有控制節(jié)點并耦合至該第一節(jié)點和該第二節(jié)點；延遲電路，配置成接收控制信息并在延遲間隔之后提供該控制信息；和漸進接通電路，配置成從該延遲電路接收該經(jīng)延遲的控制信息，并響應(yīng)于該經(jīng)延遲的控制信息在斜坡間隔內(nèi)將該晶體管從該關(guān)斷狀態(tài)轉(zhuǎn)換為該接通狀態(tài)。
2.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中所述延遲電路包括具有預(yù)定閾值計數(shù)值的計數(shù)器；和配置成向該計數(shù)器提供時鐘信息的振蕩器，所述時鐘信息配置成順序遞增該計數(shù)器的計數(shù)值。
3.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中所述延遲電路包括多個級聯(lián)的延遲元件。
4.根據(jù)權(quán)利要求3所述的開關(guān)電路，其中所述多個級聯(lián)的延遲元件中的一個或更多個包括觸發(fā)器。
5.根據(jù)權(quán)利要求3所述的開關(guān)電路，其中所述延遲電路包括用于在所述延遲間隔期間驅(qū)動所述多個級聯(lián)的延遲元件的時鐘。
6.根據(jù)權(quán)利要求5所述的開關(guān)電路，其中所述延遲電路配置成在所述延遲間隔之后禁用該時鐘。
7.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中所述漸進接通電路包括耦合至所述開關(guān)晶體管的所述控制節(jié)點上的電阻元件；其中所述電阻元件和所述開關(guān)晶體管的電容被配置成在所述斜坡間隔內(nèi)降低在所述第一節(jié)點和所述第二節(jié)點之間的所述開關(guān)晶體管的阻抗；其中所述斜坡間隔大體上由所述電阻元件的阻值和所述開關(guān)電容的電容值確定。
8.根據(jù)權(quán)利要求1-7中任一項所述的開關(guān)電路，其中所述開關(guān)晶體管、所述延遲電路和所述漸進接通電路可包括在集成電路中。
9.根據(jù)權(quán)利要求1-7中任一項所述的開關(guān)電路，包括耦合至所述第一節(jié)點和/或所述第二節(jié)點的通用串行總線(USB)端子。
10.根據(jù)權(quán)利要求1-7中任一項所述的開關(guān)電路，包括配置成在所述接通狀態(tài)和/或所述關(guān)斷狀態(tài)期間向所述開關(guān)晶體管的所述控制節(jié)點提供控制電壓的電荷泵。
11.根據(jù)權(quán)利要求10所述的開關(guān)電路，包括高電壓變換器，該高電壓變換器配置成在該電壓變換器的供給電壓高于所述電荷泵的電壓的情況下提供所述控制電壓。
12.根據(jù)權(quán)利要求11所述的開關(guān)電路，其中所述電壓變換器的供給電壓包括以下電壓中的至少一個所述第一節(jié)點處的電壓、所述第二節(jié)點處的電壓、或供電電壓。
13.一種方法，包括在延遲電路處接收控制信息；在延遲間隔之后于該延遲電路的輸出端處提供該控制信息，其中該延遲間隔始于一旦于該延遲電路處接收到該控制信息；在開關(guān)電路的漸進接通電路處接收該經(jīng)延遲的控制信息；和響應(yīng)于該經(jīng)延遲的控制信息，使開關(guān)晶體管的控制電壓在斜坡間隔內(nèi)斜坡變化，以逐步降低在該開關(guān)電路的第一節(jié)點和第二節(jié)點之間的該開關(guān)晶體管的阻抗。
14.根據(jù)權(quán)利要求13所述的方法，其中使所述控制電壓斜坡變化包括通過耦合到所述開關(guān)晶體管的控制節(jié)點上的電阻元件對所述開關(guān)晶體管的電容進行充電。
15.根據(jù)權(quán)利要求13-14中任一項所述的方法，其中提供所述控制信息包括利用多個級聯(lián)的延遲元件對所述控制信息進行延遲。
16.根據(jù)權(quán)利要求15所述的方法，其中對所述控制信息進行延遲包括利用時鐘的輸出通過所述多個延遲元件來傳遞所述控制信息。
17.根據(jù)權(quán)利要求16所述的方法，其中提供所述控制信息包括在所述延遲間隔之后禁用所述時鐘以節(jié)省電力。
全文摘要
本文涉及具有改進的邊沿速率控制的開關(guān)及相關(guān)方法。本文所探討的一個方面為針對包括先斷后通延遲以及漸進接通的開關(guān)電路的裝置和方法。在一個示例中，開關(guān)電路可包括開關(guān)晶體管，具有控制節(jié)點并耦合至第一節(jié)點和第二節(jié)點；延遲電路，配置成接收控制信息并在延遲間隔之后提供該控制信息；和漸進接通電路，配置成從該延遲電路接收經(jīng)延遲的控制信息，并響應(yīng)于該經(jīng)延遲的控制信息在斜坡間隔內(nèi)將該晶體管從關(guān)斷狀態(tài)轉(zhuǎn)換為接通狀態(tài)。
文檔編號H03K17/28GK102594313SQ201210004268
公開日2012年7月18日 申請日期2012年1月9日 優(yōu)先權(quán)日2011年1月7日
發(fā)明者G·菲利普斯 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司