與本公開的示例實施方式一致的裝置涉及基于考慮局部布局效應(lle)設(shè)計的半導體單元塊的半導體器件。

背景技術(shù)：

1、半導體器件的集成電路包括多個邏輯電路(或邏輯門)，其執(zhí)行一個或更多個邏輯操作或功能(諸如and、or、not(反相器)、nand、nor、xor、xnor、aoi、多路復用及其組合，但不限于此)。這些邏輯電路是集成電路的構(gòu)建塊，并且可以在一個或更多個半導體單元或半導體單元塊中實現(xiàn)。此后，半導體單元和半導體單元塊分別稱為單元和單元塊。此外，單元可以指在設(shè)計集成電路時使用的單元庫的標準單元或者半導體器件的單元架構(gòu)。集成電路的單元可以包括一個或更多個有源區(qū)和柵極結(jié)構(gòu)，其形成無源器件和配置為執(zhí)行邏輯操作或功能的晶體管中的一個或更多個。

2、在半導體器件的單元架構(gòu)中，一個或更多個邏輯電路的單元塊通?？梢杂梢粋€或更多個其它單元圍繞或與一個或更多個其它單元相鄰放置。這些單元相對于單元塊的布局(包括它們與單元塊的接近度)影響由單元塊實現(xiàn)的半導體器件的性能。這被稱為局部布局效應(lle)或布局依賴效應(lde)。

3、隨著單元和單元塊的尺寸響應于對高密度半導體器件的需求而減小，lle的影響增加，因此，需要一種能夠最小化單元塊上的lle并提高基于單元布局形成的半導體器件的性能的單元布局，特別是當半導體器件由三維(3d)晶體管結(jié)構(gòu)或多堆疊晶體管結(jié)構(gòu)形成時。

4、本背景技術(shù)部分中公開的信息在實現(xiàn)本申請的實施方式之前已經(jīng)為發(fā)明人所知，或者是在實現(xiàn)本文描述的實施方式的過程中獲取的技術(shù)信息。因此，它可能包含不構(gòu)成現(xiàn)有技術(shù)的、已為公眾所知的信息。

技術(shù)實現(xiàn)思路

1、各種示例實施方式提供了一種基于單元塊的半導體器件，其包括考慮局部布局效應(lle)而形成的多個單元。

2、根據(jù)一個或更多個實施方式，提供了一種基于單元塊的半導體器件，其可以包括：第一單元，包括在第一方向上延伸的第一下部有源區(qū)和第一上部有源區(qū)，第一上部有源區(qū)在第二方向上的寬度小于第一下部有源區(qū)在第二方向上的寬度，并且第一上部有源區(qū)在第三方向上與第一下部有源區(qū)部分重疊；以及第二單元，在第二方向上與第一單元鄰接，并且包括在第一方向上延伸的第二下部有源區(qū)和第二上部有源區(qū)，第二上部有源區(qū)在第二方向上的寬度小于第二下部有源區(qū)在第二方向上的寬度，并且第二上部有源區(qū)在第三方向上與第二下部有源區(qū)部分重疊，其中第三方向與彼此水平相交的第一方向和第二方向垂直相交，以及其中第二單元在第二方向上相對于第一單元取向，使得第一單元中第一下部有源區(qū)上方的、未與第一上部有源區(qū)重疊的第一區(qū)域在第二方向上面向第二單元中第二下部有源區(qū)上方的、未與第二上部有源區(qū)重疊的第二區(qū)域。

3、根據(jù)一個或更多個實施方式，提供了一種基于單元塊的半導體器件，其可以包括：第一單元，包括在第一方向上延伸的第一下部有源區(qū)和第一上部有源區(qū)，第一上部有源區(qū)在第二方向上的寬度小于第一下部有源區(qū)在第二方向上的寬度，并且第一上部有源區(qū)在第三方向上與第一下部有源區(qū)部分重疊；以及第二單元，在第二方向上與第一單元鄰接，并且包括在第一方向上延伸的第二下部有源區(qū)和第二上部有源區(qū)，第二上部有源區(qū)在第二方向上的寬度小于第二下部有源區(qū)在第二方向上的寬度，并且第二上部有源區(qū)在第三方向上與第二下部有源區(qū)部分重疊，其中第二上部有源區(qū)的寬度小于第一上部有源區(qū)的寬度，以及其中第二下部有源區(qū)的寬度小于第一下部有源區(qū)的寬度。

4、根據(jù)一個或更多個實施方式，提供了一種基于單元塊的半導體器件，其可以包括：第一單元，包括第一下部有源區(qū)和在第三方向上位于第一下部有源區(qū)上方的第一上部有源區(qū)，第一下部有源區(qū)和第一上部有源區(qū)均在第一方向上延伸；第二單元，包括第二下部有源區(qū)和在第三方向上位于第二下部有源區(qū)上方的第二上部有源區(qū)，第二下部有源區(qū)和第二上部有源區(qū)均在第一方向上延伸；以及在第二方向上位于第一單元和第二單元之間的單元間隔物，其中單元間隔物中未形成有源區(qū)。

5、根據(jù)一個或更多個實施方式，第一上部有源區(qū)在第二方向上可以具有比第一下部有源區(qū)小的寬度，使得第一上部有源區(qū)在第三方向上與第一下部有源區(qū)部分重疊，并且第二上部有源區(qū)在第二方向上也可以具有比第二下部有源區(qū)小的寬度，使得第二上部有源區(qū)在第三方向上與第二下部有源區(qū)部分重疊。

6、根據(jù)一個或更多個實施方式，第二單元可以是在第二方向上的第一單元的翻轉(zhuǎn)形式，使得第一下部有源區(qū)上方的未與第一上部有源區(qū)重疊的區(qū)域在第二方向上面向第二下部有源區(qū)上方的未與第二上部有源區(qū)重疊的區(qū)域。

技術(shù)特征：

1.一種基于單元塊的半導體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導體器件，其中所述第一單元和所述第二單元中的每個的第一邊界和第二邊界中的每個在所述第三方向上與連接到正電壓源和負電壓源中的一個的第一電源軌重疊，所述第一邊界和所述第二邊界在所述第二方向上彼此相反。

3.根據(jù)權(quán)利要求2所述的半導體器件，其中第二電源軌形成為在所述第三方向上與所述第一單元和所述第二單元中的每個的內(nèi)部重疊，以及

4.根據(jù)權(quán)利要求1所述的半導體器件，還包括將所述第一單元和所述第二單元連接到一個或更多個電壓源的多個背面電源軌，

5.根據(jù)權(quán)利要求1所述的半導體器件，其中所述第二上部有源區(qū)的所述寬度與所述第一上部有源區(qū)的所述寬度不同，以及

6.根據(jù)權(quán)利要求1所述的半導體器件，還包括：

7.根據(jù)權(quán)利要求6所述的半導體器件，其中所述第二上部有源區(qū)在所述第二方向上的所述寬度與所述第一上部有源區(qū)在所述第二方向上的所述寬度和所述第三上部有源區(qū)在所述第二方向上的所述寬度中的至少一個不同，以及

8.一種基于單元塊的半導體器件，包括：

9.根據(jù)權(quán)利要求8所述的半導體器件，其中，在所述第二方向上，所述第一單元中在所述第一下部有源區(qū)上方的與所述第一上部有源區(qū)重疊的區(qū)域面向所述第二單元中在所述第二下部有源區(qū)上方的與所述第二上部有源區(qū)不重疊的區(qū)域。

10.根據(jù)權(quán)利要求8所述的半導體器件，其中所述第二單元在所述第二方向上相對于所述第一單元取向，使得在所述第二方向上，所述第一單元中在所述第一下部有源區(qū)上方的與所述第一上部有源區(qū)不重疊的第一區(qū)域面向所述第二單元中在所述第二下部有源區(qū)上方的與所述第二上部有源區(qū)不重疊的第二區(qū)域。

11.根據(jù)權(quán)利要求10所述的半導體器件，還包括第三單元，其在所述第二方向上與所述第一單元鄰接，并且包括第三下部有源區(qū)和第三上部有源區(qū)，所述第三下部有源區(qū)和所述第三上部有源區(qū)均在所述第一方向上延伸，所述第三上部有源區(qū)在所述第二方向上的寬度小于所述第三下部有源區(qū)在所述第二方向上的寬度，并且所述第三上部有源區(qū)在所述第三方向上與所述第三下部有源區(qū)部分重疊，

12.根據(jù)權(quán)利要求8所述的半導體器件，還包括將所述第一單元和所述第二單元連接到一個或更多個電壓源的多個背面電源軌，

13.一種基于單元塊的半導體器件，包括：

14.根據(jù)權(quán)利要求13所述的半導體器件，其中所述單元間隔物包括一個或更多個柵極結(jié)構(gòu)。

15.根據(jù)權(quán)利要求14所述的半導體器件，其中所述一個或更多個柵極結(jié)構(gòu)在所述第二方向上分別連接到所述第一單元中的一個或更多個柵極結(jié)構(gòu)。

16.根據(jù)權(quán)利要求13所述的半導體器件，其中所述單元間隔物的在所述第二方向上彼此相反的第一邊界和第二邊界在所述第三方向上分別與所述第一單元在所述第二方向上的第一邊界或第二邊界重疊，并且與所述第二單元在所述第二方向上的第一邊界或第二邊界重疊。

17.根據(jù)權(quán)利要求13所述的半導體器件，其中所述單元間隔物的在所述第二方向上彼此相反的第一邊界和第二邊界中的每個在所述第三方向上與電源軌重疊，以及

18.根據(jù)權(quán)利要求13所述的半導體器件，其中所述第一上部有源區(qū)在所述第二方向上具有比所述第一下部有源區(qū)小的寬度，使得所述第一上部有源區(qū)在所述第三方向上與所述第一下部有源區(qū)部分重疊。

19.根據(jù)權(quán)利要求18所述的半導體器件，其中所述第二上部有源區(qū)在所述第二方向上具有比所述第二下部有源區(qū)小的寬度，使得所述第二上部有源區(qū)在所述第三方向上與所述第二下部有源區(qū)部分重疊。

20.根據(jù)權(quán)利要求19所述的半導體器件，其中所述第二單元在所述第二方向上相對于所述第一單元取向，使得在所述第二方向上，所述第二單元中在所述第一下部有源區(qū)上方的未與所述第一上部有源區(qū)重疊的第一區(qū)域面向所述第二單元中在所述第二下部有源區(qū)上方的未與所述第二上部有源區(qū)重疊的第二區(qū)域。

技術(shù)總結(jié)
提供了一種基于單元塊的半導體器件，其可以包括：第一單元，包括第一下部有源區(qū)和在第三方向上位于第一下部有源區(qū)上方的第一上部有源區(qū)，二者均在第一方向上延伸；第二單元，包括第二下部有源區(qū)和在第三方向上位于第二下部有源區(qū)上方的第二上部有源區(qū)，二者均在第一方向上延伸；以及在第二方向上在第一單元和第二單元之間的單元間隔物，其中在單元間隔物中未形成有源區(qū)。

技術(shù)研發(fā)人員：金珍泰,辛曉宗,樸判濟,徐康一
受保護的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/19