本申請(qǐng)涉及fct測(cè)試，具體涉及一種cpld及其fct解鎖電路以及功率變換電路的控制板。

背景技術(shù)：

1、目前，功率變換電路的控制板主要由dsp芯片(dsp，digital?signal?processing，數(shù)字信號(hào)處理)和cpld芯片(cpld，complex?programmable?logic?device，復(fù)雜可編程邏輯器件)構(gòu)成，在控制板出廠前，一般需要對(duì)cpld芯片進(jìn)行fct測(cè)試(fct，functional?circuittest，功能測(cè)試)，即進(jìn)行下線功能測(cè)試。現(xiàn)有的cpld的fct測(cè)試電路在cpld正常運(yùn)行時(shí)，容易受到干擾或軟件誤操作等原因而誤啟動(dòng)，從而容易導(dǎo)致功率變換電路的控制板發(fā)生故障。

技術(shù)實(shí)現(xiàn)思路

1、鑒于此，本申請(qǐng)?zhí)峁┮环Ncpld及其fct解鎖電路以及功率變換電路的控制板，用于降低干擾、軟件誤操作等原因?qū)е碌膄ct測(cè)試電路誤啟動(dòng)的可能性，從而提高cpld的穩(wěn)定性，進(jìn)而降低功率變換電路的控制板發(fā)生故障的可能性。本申請(qǐng)技術(shù)方案如下：

2、本申請(qǐng)第一方面提供一種cpld的fct解鎖電路，所述cpld包括fct測(cè)試電路，所述fct測(cè)試電路用于在解鎖后進(jìn)行下線功能測(cè)試；所述fct解鎖電路包括使能端口、時(shí)鐘端口以及計(jì)數(shù)模塊，所述計(jì)數(shù)模塊連接所述使能端口、所述時(shí)鐘端口以及所述fct測(cè)試電路；所述計(jì)數(shù)模塊用于通過(guò)所述使能端口接收到使能信號(hào)，且通過(guò)所述時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路解鎖。

3、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)模塊還用于在停止接收到所述使能信號(hào)時(shí)，傳輸鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

4、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)模塊還用于在接收到所述使能信號(hào)但停止接收到所述載波信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

5、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)模塊包括與門單元及計(jì)數(shù)器，所述與門單元的第一輸入端連接所述使能端口，所述與門單元的第二輸入端連接所述時(shí)鐘端口，所述與門單元的輸出端連接所述計(jì)數(shù)器，所述計(jì)數(shù)器連接所述fct測(cè)試電路；所述與門單元用于通過(guò)所述使能端口接收到使能信號(hào)，且通過(guò)所述時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，傳輸計(jì)數(shù)控制信號(hào)至所述計(jì)數(shù)器；所述計(jì)數(shù)器用于接收到所述控制信號(hào)時(shí)開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至所述fct測(cè)試電路。

6、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)器還用于在所述fct測(cè)試電路解鎖后，且停止接收到所述控制信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

7、本申請(qǐng)第二方面提供一種cpld，包括fct測(cè)試電路和fct解鎖電路，所述fct測(cè)試電路用于在解鎖后進(jìn)行下線功能測(cè)試；所述fct解鎖電路包括使能端口、時(shí)鐘端口以及計(jì)數(shù)模塊，所述計(jì)數(shù)模塊連接所述使能端口、所述時(shí)鐘端口以及所述fct測(cè)試電路；所述計(jì)數(shù)模塊用于通過(guò)所述使能端口接收到使能信號(hào)，且通過(guò)所述時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路解鎖。

8、在本申請(qǐng)一實(shí)施例中，還包括常態(tài)工作電路，所述常態(tài)工作電路與所述計(jì)數(shù)模塊連接；所述常態(tài)工作電路用于在啟動(dòng)后控制所述cpld正常工作；所述計(jì)數(shù)模塊還用于在停止接收到所述使能信號(hào)時(shí)，傳輸鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定，并傳輸啟動(dòng)信號(hào)至所述常態(tài)工作電路，以使所述常態(tài)工作電路啟動(dòng)。

9、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)模塊還用于在接收到所述使能信號(hào)但停止接收到所述載波信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定，并傳輸啟動(dòng)信號(hào)至所述常態(tài)工作電路，以使所述常態(tài)工作電路啟動(dòng)。

10、在本申請(qǐng)一實(shí)施例中，所述計(jì)數(shù)模塊包括與門單元及計(jì)數(shù)器，所述與門單元的第一輸入端連接所述使能端口，所述與門單元的第二輸入端連接所述時(shí)鐘端口，所述與門單元的輸出端連接所述計(jì)數(shù)器，所述計(jì)數(shù)器連接所述fct測(cè)試電路；所述與門單元用于通過(guò)所述使能端口接收到使能信號(hào)，且通過(guò)所述時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，傳輸計(jì)數(shù)控制信號(hào)至所述計(jì)數(shù)器；所述計(jì)數(shù)器用于接收到所述控制信號(hào)時(shí)開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至所述fct測(cè)試電路。

11、本申請(qǐng)第三方面提供一種功率變換電路的控制板，包括dsp芯片及所述的cpld，所述dsp芯片用于在接收到測(cè)試指令時(shí)，傳輸使能信號(hào)及預(yù)設(shè)頻率的載波信號(hào)至所述cpld。

12、本申請(qǐng)的cpld通過(guò)增加fct解鎖電路，該fct解鎖電路包括使能端口、時(shí)鐘端口以及計(jì)數(shù)模塊，計(jì)數(shù)模塊在通過(guò)使能端口接收到使能信號(hào)，且通過(guò)時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至fct測(cè)試電路，以使fct測(cè)試電路解鎖，可以降低干擾、軟件誤操作等原因?qū)е碌膄ct測(cè)試電路誤啟動(dòng)的可能性，從而提高cpld的穩(wěn)定性。

技術(shù)特征：

1.一種cpld的fct解鎖電路，其特征在于，所述cpld包括fct測(cè)試電路，所述fct測(cè)試電路用于在解鎖后進(jìn)行下線功能測(cè)試；

2.如權(quán)利要求1所述的fct解鎖電路，其特征在于，所述計(jì)數(shù)模塊還用于在停止接收到所述使能信號(hào)時(shí)，傳輸鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

3.如權(quán)利要求1所述的fct解鎖電路，其特征在于，所述計(jì)數(shù)模塊還用于在接收到所述使能信號(hào)但停止接收到所述載波信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

4.如權(quán)利要求1所述的fct解鎖電路，其特征在于，所述計(jì)數(shù)模塊包括與門單元及計(jì)數(shù)器，所述與門單元的第一輸入端連接所述使能端口，所述與門單元的第二輸入端連接所述時(shí)鐘端口，所述與門單元的輸出端連接所述計(jì)數(shù)器，所述計(jì)數(shù)器連接所述fct測(cè)試電路；

5.如權(quán)利要求4所述的fct解鎖電路，其特征在于，所述計(jì)數(shù)器還用于在所述fct測(cè)試電路解鎖后，且停止接收到所述控制信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定。

6.一種cpld，其特征在于，包括fct測(cè)試電路和fct解鎖電路，所述fct測(cè)試電路用于在解鎖后進(jìn)行下線功能測(cè)試；

7.如權(quán)利要求6所述的cpld，其特征在于，還包括常態(tài)工作電路，所述常態(tài)工作電路與所述計(jì)數(shù)模塊連接；

8.如權(quán)利要求7所述的cpld，其特征在于，所述計(jì)數(shù)模塊還用于在接收到所述使能信號(hào)但停止接收到所述載波信號(hào)時(shí)，按照預(yù)設(shè)時(shí)間間隔開(kāi)始累減計(jì)數(shù)值，在所述計(jì)數(shù)值為零時(shí)，輸出鎖定信號(hào)至所述fct測(cè)試電路，以使所述fct測(cè)試電路鎖定，并傳輸啟動(dòng)信號(hào)至所述常態(tài)工作電路，以使所述常態(tài)工作電路啟動(dòng)。

9.如權(quán)利要求6所述的cpld，其特征在于，所述計(jì)數(shù)模塊包括與門單元及計(jì)數(shù)器，所述與門單元的第一輸入端連接所述使能端口，所述與門單元的第二輸入端連接所述時(shí)鐘端口，所述與門單元的輸出端連接所述計(jì)數(shù)器，所述計(jì)數(shù)器連接所述fct測(cè)試電路；

10.一種功率變換電路的控制板，其特征在于，包括dsp芯片及如權(quán)利要求6至9中任一項(xiàng)所述的cpld，所述dsp芯片用于在接收到測(cè)試指令時(shí)，傳輸使能信號(hào)及預(yù)設(shè)頻率的載波信號(hào)至所述cpld。

技術(shù)總結(jié)
本申請(qǐng)公開(kāi)了一種CPLD及其FCT解鎖電路以及功率變換電路的控制板，所述CPLD包括FCT測(cè)試電路，所述FCT測(cè)試電路用于在解鎖后進(jìn)行下線功能測(cè)試；所述FCT解鎖電路包括使能端口、時(shí)鐘端口以及計(jì)數(shù)模塊，所述計(jì)數(shù)模塊連接所述使能端口、所述時(shí)鐘端口以及所述FCT測(cè)試電路；所述計(jì)數(shù)模塊用于通過(guò)所述使能端口接收到使能信號(hào)，且通過(guò)所述時(shí)鐘端口接收到預(yù)設(shè)頻率的載波信號(hào)后，開(kāi)始計(jì)數(shù)，在達(dá)到預(yù)設(shè)計(jì)數(shù)值后傳輸解鎖信號(hào)至所述FCT測(cè)試電路，以使所述FCT測(cè)試電路解鎖。本申請(qǐng)可降低FCT測(cè)試電路誤啟動(dòng)的可能性，從而提高CPLD穩(wěn)定性，進(jìn)而降低功率變換電路的控制板發(fā)生故障的可能性。

技術(shù)研發(fā)人員：鐘小帆,鹿志慧,周瑜,陶金
受保護(hù)的技術(shù)使用者：浙江艾羅網(wǎng)絡(luò)能源技術(shù)股份有限公司
技術(shù)研發(fā)日：20240729
技術(shù)公布日：2025/5/15