本發(fā)明涉及一種sar?adc開關(guān)電容切換策略電路，屬于模擬集成電路，主要應(yīng)用于sar?adc模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

1、逐次逼近型adc(sar?adc)因其結(jié)構(gòu)簡單、芯片面積小、功耗低以及良好的數(shù)字工藝兼容性而受到生物醫(yī)療、傳感器等低功耗需求方面關(guān)注。隨著精度的逐漸提高，對saradc的要求也逐漸提高，比如cdac電容的數(shù)量以2的指數(shù)倍增長以及在切換cadc電容陣列時產(chǎn)生的功耗開銷的提高。傳統(tǒng)開關(guān)切換策略通過先預(yù)測結(jié)果后進(jìn)行比較的方法，隨后針對比較結(jié)果修改上次預(yù)測結(jié)果或繼續(xù)預(yù)測下一次的結(jié)果，這種切換策略需要對開關(guān)進(jìn)行反復(fù)切換，造成大量的功耗開銷，并且對開關(guān)切換速度要求高，往往速度會成為瓶頸。之后單調(diào)開關(guān)切換策略被提出來，采用先比較后切換的方式，每次比較后將電壓從vref切換到gnd，避免的頻繁的開關(guān)切換，相比傳統(tǒng)切換策略能效優(yōu)勢明顯，但開關(guān)切換時參考電壓值變化大，因此切換時產(chǎn)生的功耗開銷仍然很大。以上這些研究證明了以vcm作為中間參考電壓的開關(guān)切換策略在功耗方面的優(yōu)勢，但cdac的電容呈倍數(shù)增長，因此架構(gòu)本身帶來的功耗開銷呈2的指數(shù)倍增加，只有同精度情況下優(yōu)化cdac架構(gòu)才會對功耗開銷帶來質(zhì)的改變，因此我們將基于vcm作為參考電壓從優(yōu)化cdac架構(gòu)入手進(jìn)一步降低能耗情況。提出了一種架構(gòu)更加簡化的雙cdac開關(guān)切換策略，該切換策略通過兩個子cdac結(jié)構(gòu)，首次比較確定cdac的選取，隨后的比較只涉及到cdac中單一位置上電容的切換，最高兩位的分辨不產(chǎn)生功耗，該切換策略能夠在相同cdac電容數(shù)量下實現(xiàn)更高精度的分辨率，并且每次切換時的能耗開銷更低。

2、綜上所述，盡管sar?adc已經(jīng)屬于低功耗的adc，但在cdac的結(jié)構(gòu)以及切換策略的研究和開發(fā)方面仍有很大的空間，以實現(xiàn)更高的性能和更低的功耗。本專利旨在提出一種新型的sar?adc切換電路，相比傳統(tǒng)的sar的cdac的結(jié)構(gòu)，在相同精度條件下，雖然增加一路cdac，cadc的電容數(shù)量由傳統(tǒng)的2n-1個減少到2n-2個，節(jié)省了一半的電容開銷，達(dá)到減小總共電容數(shù)量的目的來減小版圖面積，并優(yōu)化切換策略來減小功耗提升sar?adc的性能。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的是克服已有技術(shù)的不足，提出一種sar?adc的新型cadc切換電路，通過簡單的改進(jìn)其切換的方式，實現(xiàn)sar?adc的超低功耗的目標(biāo)，并且該切換策略能夠在相同的cdac電容數(shù)量下，實現(xiàn)更高精度的分辨率。

2、實現(xiàn)本發(fā)明目的技術(shù)方案是：

3、一種應(yīng)用在sar?adc的高效雙cdac單電容開關(guān)的切換電路，其中包括非交疊時鐘發(fā)生源；開關(guān)電容電路，用于實現(xiàn)sar?adc的采樣和量化；新型的開關(guān)切換電路應(yīng)用在cdac中，實現(xiàn)sar?adc超低功耗的設(shè)計目標(biāo)。

4、圖1中所示開關(guān)s1-s16中，其中s1、s3、s5、s7為自舉開關(guān)，其余開關(guān)均為cmos開關(guān)。所述的4bit雙cdac開關(guān)電容電路包括c1-c8電容，以及s1-s8開關(guān)。其中c1-c4和s1-s4，c5-c8和s5-s8分別構(gòu)成兩個子cdac，其中c1、c2和c3、c4為其中一子cdac的差分輸入p、n兩端的電容陣列，c5、c6和c7、c8為另一子cdac的差分輸入p、n兩端的電容陣列，其電容值都為單位電容c。

5、在上側(cè)的子cdac中，s1和s3分別其中一端接到輸入端的vip和vin，另一端接到c1、c2和c3、c4的上極板，s2和s4分別其中一端接到比較器的vxp和vxn，另一端接到c1、c2和c3、c4的上極板，s9和s10其中一端分別接到c1和c2的下極板，另一端分別接到電壓基準(zhǔn)vref、vcm、gnd上，s11和s12其中一端分別接到c3和c4的下極板，另一端分別接到電壓基準(zhǔn)vref、vcm、gnd上，其中vcm為vref的一半；在下側(cè)的子cdac中，s5和s7分別其中一端接到輸入端的vip和vin，另一端接到c5、c6和c7、c8的上極板，s6和s8分別其中一端接到比較器的vxp和vxn，另一端接到c5、c6和c7、c8的上極板，s13和s14其中一端分別接到c5和c6的下極板，另一端分別接到電壓基準(zhǔn)vref、vcm、gnd上，s15和s16其中一端分別接到c7和c8的下極板，另一端分別接到電壓基準(zhǔn)vref、vcm、gnd上，其中vcm為vref的一半。

技術(shù)特征：

1.一種應(yīng)用在sar?adc的雙cdac開關(guān)切換策略電路，其特征在于，開關(guān)s1-s16中，其中s1、s3、s5、s7為自舉開關(guān)，其余開關(guān)均為cmos開關(guān)；所述的4bit雙cdac開關(guān)電容電路包括c1-c8電容，以及s1-s8開關(guān)；其中c1-c4和s1-s4，c5-c8和s5-s8分別構(gòu)成兩個子cdac，其中c1、c2和c3、c4為其中一子cdac的差分輸入p、n兩端的電容陣列，c5、c6和c7、c8為另一子cdac的差分輸入p、n兩端的電容陣列；

技術(shù)總結(jié)
本發(fā)明提出了一種應(yīng)用于SAR?ADC的雙CDAC單電容開關(guān)切換電路，其中包括非交疊時鐘發(fā)生源，含創(chuàng)新的CDAC以及CADC相關(guān)切換電路對應(yīng)的SAR邏輯等結(jié)構(gòu)。本發(fā)明中的新型開關(guān)電路通過兩個子CADC的結(jié)構(gòu)，首次切換進(jìn)行了子CADC的選擇，隨后一次轉(zhuǎn)換采用整體參考電壓切換，之后的開關(guān)切換也僅涉及到單個電容的切換，其切換方式簡單并且實現(xiàn)了SAR?ADC低功耗的目標(biāo)，同時減少了電容的總個數(shù)，減小了整個模塊的面積，節(jié)約了成本。

技術(shù)研發(fā)人員：萬培元,劉尚聰,李炳杰,陳志杰,劉素娟
受保護(hù)的技術(shù)使用者：北京工業(yè)大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15