本公開涉及半導體，特別涉及一種半導體結(jié)構(gòu)及其制造方法。

背景技術(shù)：

1、金屬氧化物半導體場效應管(metal?oxide?semiconductor?field?effecttransistor，mosfet，簡稱場效應晶體管)是硅芯片的基礎元件。硅芯片遵循著摩爾定律發(fā)展至今，隨著器件尺寸的不斷減小，晶體管的尺寸不斷縮小。然而晶體管的尺寸減小會使晶體管的一些性能惡化。因此，在后摩爾時代，同時實現(xiàn)更高的晶體管密度、更快的速度和更低的泄漏電流正變得越來越具有挑戰(zhàn)性。

技術(shù)實現(xiàn)思路

1、鑒于此，本公開實施例提供了一種半導體結(jié)構(gòu)及其制造方法。

2、根據(jù)本公開的第一個方面，提供了一種半導體結(jié)構(gòu)的制造方法，包括：

3、在襯底第一面形成堆疊結(jié)構(gòu)；所述堆疊結(jié)構(gòu)包括交替層疊的第一犧牲層和第二犧牲層；

4、形成貫穿所述堆疊結(jié)構(gòu)且與所述襯底接觸的半導體柱；

5、在所述堆疊結(jié)構(gòu)內(nèi)形成溝槽，所述溝槽的側(cè)壁顯露出每個所述第二犧牲層；

6、通過所述溝槽刻蝕每個所述第二犧牲層至顯露出所述半導體柱的側(cè)壁；

7、刻蝕所述半導體柱顯露出的側(cè)壁，以在所述半導體柱顯露出的側(cè)壁表面形成凹槽；

8、去除所述半導體柱側(cè)壁的所述第一犧牲層；

9、在所述半導體柱的側(cè)壁依次形成柵介質(zhì)層和柵極。

10、在一些實施例中，所述形成貫穿所述堆疊結(jié)構(gòu)且與所述襯底接觸的半導體柱，包括：

11、形成貫穿所述堆疊結(jié)構(gòu)且顯露出所述襯底的孔；

12、在所述孔內(nèi)采用外延生長工藝形成單晶半導體柱。

13、在一些實施例中，所述刻蝕所述半導體柱顯露出的側(cè)壁，包括：

14、采用對所述單晶半導體柱的多個晶面具有不同刻蝕速率的刻蝕液刻蝕所述單晶半導體柱的側(cè)壁；其中，所述單晶半導體柱的側(cè)壁晶向不同使得所述凹槽的垂直于所述襯底的截面形狀不同。

15、在一些實施例中，所述單晶半導體柱的材料為單晶硅，所述刻蝕液為堿性溶液。

16、在一些實施例中，所述凹槽的垂直于所述第一面的截面為三角形、梯形、弓形中的一種。

17、在一些實施例中，所述制造方法還包括：

18、向所述半導體柱內(nèi)摻雜，形成間隔設置的第一源漏區(qū)和第二源漏區(qū)；其中，所述第一源漏區(qū)和所述第二源漏區(qū)之間的所述半導體柱形成溝道區(qū)。

19、根據(jù)本公開的第二個方面，提供了一種半導體結(jié)構(gòu)，包括：

20、襯底；

21、半導體柱，位于所述襯底的第一面且沿豎直方向延伸，所述半導體柱的側(cè)壁形成有至少一個平行于所述襯底的第一面的凹槽；所述豎直方向垂直于所述第一面；

22、柵介質(zhì)層，位于所述半導體柱的形成有所述凹槽的側(cè)壁表面；

23、柵極，位于所述柵介質(zhì)層表面。

24、在一些實施例中，所述凹槽的垂直于所述第一面的截面為三角形、梯形、弓形中的一種。

25、在一些實施例中，在所述半導體柱的垂直于所述第一面的截面中，所述半導體柱的側(cè)壁呈波浪形。

26、在一些實施例中，所述半導體柱為單晶半導體柱。在一些實施例中，所述半導體柱為單晶半導體柱。

27、本實施例提供的半導體器件的制造方法，先在襯底上形成交替層疊的第一犧牲層和第二犧牲層，之后形成貫穿第一犧牲層和第二犧牲層的半導體柱，接著去除第二犧牲層并在去除第二犧牲層的位置刻蝕半導體柱，從而在半導體柱的側(cè)壁形成平行于襯底第一面的凹槽。這些凹槽使得半導體柱的側(cè)壁在垂直于襯底的截面圖中呈現(xiàn)為波浪形。相較于未形成凹槽而在垂直于襯底的截面圖中呈直線形的側(cè)壁，具有凹槽的側(cè)壁能增大半導體柱與柵極的接觸面積，從而能增大溝道區(qū)的寬度，使柵極對溝道區(qū)的控制能力得以增強，提高晶體管的效率，進而提高芯片運行效率。此外，溝道區(qū)的寬度增大，利于減小漏電流，提高晶體管的性能。

技術(shù)特征：

1.一種半導體結(jié)構(gòu)的制造方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法，其特征在于，所述形成貫穿所述堆疊結(jié)構(gòu)且與所述襯底接觸的半導體柱，包括：

3.根據(jù)權(quán)利要求2所述的半導體結(jié)構(gòu)的制造方法，其特征在于，所述刻蝕所述半導體柱顯露出的側(cè)壁，包括：

4.根據(jù)權(quán)利要求3所述的半導體結(jié)構(gòu)的制造方法，其特征在于，所述單晶半導體柱的材料為單晶硅，所述刻蝕液為堿性溶液。

5.根據(jù)權(quán)利要求3所述的半導體結(jié)構(gòu)的制造方法，其特征在于，所述凹槽的垂直于所述第一面的截面為三角形、梯形、弓形中的一種。

6.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法，其特征在于，所述制造方法還包括：

7.一種半導體結(jié)構(gòu)，其特征在于，包括：

8.根據(jù)權(quán)利要求7所述的半導體結(jié)構(gòu)，其特征在于，所述凹槽的垂直于所述第一面的截面為三角形、梯形、弓形中的一種。

9.根據(jù)權(quán)利要求7所述的半導體結(jié)構(gòu)，其特征在于，在所述半導體柱的垂直于所述第一面的截面中，所述半導體柱的側(cè)壁呈波浪形。

10.根據(jù)權(quán)利要求7所述的半導體結(jié)構(gòu)，其特征在于，所述半導體柱為單晶半導體柱。

技術(shù)總結(jié)
本公開實施例提供了一種半導體結(jié)構(gòu)及其制造方法，所述制造方法包括：在襯底表面形成堆疊結(jié)構(gòu)；所述堆疊結(jié)構(gòu)包括交替層疊的第一犧牲層和第二犧牲層；形成貫穿所述堆疊結(jié)構(gòu)且與所述襯底接觸的半導體柱；在所述堆疊結(jié)構(gòu)內(nèi)形成溝槽，所述溝槽的側(cè)壁顯露出每個所述第二犧牲層；通過所述溝槽去除所述半導體柱側(cè)壁的每個所述第二犧牲層；刻蝕所述半導體柱顯露出的側(cè)壁，以在所述半導體柱顯露出的側(cè)壁表面形成凹槽；去除所述半導體柱側(cè)壁的所述第一犧牲層；在所述半導體柱的側(cè)壁依次形成柵介質(zhì)層和柵極。

技術(shù)研發(fā)人員：王坤,程威
受保護的技術(shù)使用者：湖北江城芯片中試服務有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15