一種噴墨打印機噴頭控制板及可打印數(shù)據(jù)傳輸方法
【專利摘要】本發(fā)明公開了一種噴墨打印機噴頭控制板及可打印數(shù)據(jù)傳輸方法，噴頭控制板一端連接主控制板，接收經(jīng)處理后的串行打印數(shù)據(jù)，另一端連接噴頭，將校驗無誤的可打印數(shù)據(jù)發(fā)送給噴頭，噴頭控制板主要包括FPGA、解串行器（DES）、CAN芯片發(fā)送端（PHY）、電源模塊以及外圍控制接口單元，其特征在于，噴頭控制板上增設(shè)一同步動態(tài)隨機存儲器（SDRAM），SDRAM與FPGA連接，SDRAM與FPGA可進行雙向數(shù)據(jù)傳輸，SDRAM用來存儲經(jīng)FPGA校驗無誤的可打印數(shù)據(jù)，并最終將校驗無誤的可打印數(shù)據(jù)輸出至至少一個噴頭進行打印。SDRAM設(shè)置若干分區(qū)，分區(qū)數(shù)量與打印機噴頭數(shù)量一致，且每一分區(qū)對應(yīng)存儲一個噴頭所需的校驗無誤的可打印數(shù)據(jù)，打印時SDRAM將存儲的校驗無誤的可打印數(shù)據(jù)發(fā)送給對應(yīng)噴頭進行圖文打印，可避免造成在噴頭打印后數(shù)據(jù)在傳給噴頭時出現(xiàn)錯誤，完善噴頭控制板功能，提高噴繪效率。
【專利說明】一種噴墨打印機噴頭控制板及可打印數(shù)據(jù)傳輸方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種噴墨打印機噴頭控制板及可打印數(shù)據(jù)傳輸方法，具體說涉及一種增加同步動態(tài)隨機存儲器(SDRAM)的噴墨打印機噴頭控制板及利用SDRAM的可打印數(shù)據(jù)傳
輸方法。
【背景技術(shù)】
[0002]噴墨打印機打印圖文的過程，通常是將作為打印目標的圖像數(shù)據(jù)存儲在PC主機中，該圖像數(shù)據(jù)包括圖像或者文本，圖像數(shù)據(jù)通過光柵圖像處理(RIP)將該圖像數(shù)據(jù)變換為可打印格式的變換數(shù)據(jù)，最終將RIP后的可打印數(shù)據(jù)傳給噴頭進行圖文打印。噴頭控制板是噴墨打印機控制系統(tǒng)到噴頭的接頭電路板，每種噴頭都需要自己的接口電路，它的一端連接噴頭，另一端連接主控制板。噴頭控制板上的FPGA接收主控制板發(fā)送出的串行打印數(shù)據(jù)，并經(jīng)過處理等過程為噴頭提供打印數(shù)據(jù)、控制信號和功率驅(qū)動信號。噴墨打印機為了提高打印速度一般采用多個噴頭并行工作，多個噴頭一起工作時需要大量的打印數(shù)據(jù)，在噴頭小車運動到對應(yīng)位置時噴頭會在相應(yīng)位置噴出對應(yīng)數(shù)據(jù)，所以主控制板與噴頭控制板之間數(shù)據(jù)傳輸?shù)臏蚀_度直接影響到噴繪質(zhì)量和噴繪效率，由于FPGA中的存儲器內(nèi)存有限，不能一次存儲全部可打印數(shù)據(jù)，所以在一邊發(fā)送給噴頭打印的過程中一邊接收新的可打印數(shù)據(jù)，如若在傳輸過程中途出現(xiàn)數(shù)據(jù)出錯，將直接影響到已經(jīng)進行著的噴繪打印圖文和打印過程。此過程無法預(yù)先存儲檢驗無誤的可打印數(shù)據(jù)，如若數(shù)據(jù)在傳輸過程中的出錯，不僅會出現(xiàn)墨水、介質(zhì)浪費的可能，提高了噴繪成本，還會使打印效率受到影響。

【發(fā)明內(nèi)容】

[0003]針對以上問題，本發(fā)明的目的在于提供一種先將校驗無誤的可打印數(shù)據(jù)進行預(yù)存儲、然后再將校驗無誤的可打印信息傳輸至噴頭進行打印的噴墨打印機噴頭控制板及可打印數(shù)據(jù)傳輸方法。
[0004]為實現(xiàn)上述目的，本發(fā)明提出一種噴墨打印機噴頭控制板，一端連接主控制板，接收經(jīng)處理后的串行打印數(shù)據(jù)，另一端連接噴頭，將校驗無誤的可打印數(shù)據(jù)發(fā)送給噴頭，噴頭控制板主要包括FPGA、解串行器(DES)、CAN芯片發(fā)送端(PHY)、電源模塊以及外圍控制接口單元，其特征在于，噴頭控制板上增設(shè)一同步動態(tài)隨機存儲器(SDRAM)，SDRAM與FPGA連接，SDRAM與FPGA可進行雙向數(shù)據(jù)傳輸，SDRAM用來存儲經(jīng)FPGA校驗無誤的可打印數(shù)據(jù)，并最終將校驗無誤的可打印數(shù)據(jù)輸出至至少一個噴頭進行打印。
[0005]在上述的噴墨打印機噴頭控制板中，所述的SDRAM設(shè)置不同分區(qū)，分區(qū)數(shù)量與打印機噴頭數(shù)量相同，每一分區(qū)對應(yīng)存儲一個噴頭所需的校驗無誤的可打印數(shù)據(jù)。
[0006]在上述的噴墨打印機噴頭控制板中，所述的DES用于將接收的串行打印數(shù)據(jù)轉(zhuǎn)化成并行打印數(shù)據(jù)，并將低電壓差分信號轉(zhuǎn)化為單端信號。
[0007]在上述的噴墨打印機噴頭控制板中，所述的串行打印數(shù)據(jù)經(jīng)過LVDS (低電壓差分信號)傳輸線傳輸至噴頭控制板。[0008]在上述的噴墨打印機噴頭控制板中，所述的FPGA對經(jīng)DES轉(zhuǎn)化后的并行打印數(shù)據(jù)進行編號缺失校驗及循環(huán)冗余校驗(CRC檢驗)。
[0009]在上述的噴墨打印機噴頭控制板中，所述的FPGA將校驗報告通過PHY經(jīng)CAN總線反饋給主控制板，若校驗有誤，主控制板重新發(fā)送串行打印數(shù)據(jù)至噴頭控制板；若校驗無誤，主控制板繼續(xù)發(fā)送新的串行打印數(shù)據(jù)至噴頭控制板。
[0010]本發(fā)明提出一種噴墨打印機可打印數(shù)據(jù)傳輸方法，其特征在于，可打印數(shù)據(jù)傳輸?shù)牟襟E具體為:a)主控制板將經(jīng)處理后的串行打印數(shù)據(jù)傳輸至噴頭控制板的DES ；b)噴頭控制板的DES將串行打印數(shù)據(jù)轉(zhuǎn)化成并行打印數(shù)據(jù)，并將并行打印數(shù)據(jù)傳輸給噴頭控制板上的FPGA ；c) FPGA對并行打印數(shù)據(jù)進行校驗，若并行打印數(shù)據(jù)有誤，反饋有誤報告并通知主控制板重新發(fā)送串行打印數(shù)據(jù)繼續(xù)校驗；若并行打印數(shù)據(jù)無誤，即為校驗無誤的可打印數(shù)據(jù)，校驗無誤的可打印數(shù)據(jù)被存儲至噴頭控制板的SDRAM中，同時反饋無誤報告并通知主控制板繼續(xù)發(fā)送新的串行打印數(shù)據(jù)進行校驗；d)程序發(fā)出打印命令，SDRAM將校驗無誤的可打印數(shù)據(jù)傳送至至少一個噴頭進行打印。
[0011]在上述的可打印數(shù)據(jù)傳輸方法中，所述的步驟a)中經(jīng)處理后的串行打印數(shù)據(jù)經(jīng)LVDS傳輸線傳輸至噴頭控制板的DES ;所述步驟c)中有誤報告或無誤報告通過噴頭控制板的PHY經(jīng)CAN總線反饋給主控制板。
[0012]本發(fā)明在噴頭控制板上增設(shè)一個SDRAM，用于存儲經(jīng)FPGA校驗無誤的可打印數(shù)據(jù)，同時將SDRAM劃分為若干分區(qū)，分區(qū)數(shù)量與打印機噴頭數(shù)量一致，且每一分區(qū)對應(yīng)存儲一個噴頭所需的校驗無誤的可打印數(shù)據(jù)，SDRAM將存儲的校驗無誤的可打印數(shù)據(jù)再發(fā)送給噴頭進行圖文打印，可避免造成在噴頭打印后數(shù)據(jù)在傳給噴頭時出現(xiàn)錯誤，完善噴頭控制板功能，提高噴繪效率。在開始打印時，程序控制發(fā)送打印命令，將SDRAM中預(yù)先已積累的校驗無誤的可打印數(shù)據(jù)傳送給噴頭，即可保證數(shù)據(jù)及時供應(yīng)。打印過程中，當打印圖文并未完全覆蓋整個打印介質(zhì)情況時，在噴頭不噴射圖文的間隙，SDRAM能夠繼續(xù)存儲校驗無誤的可打印數(shù)據(jù)，積累更多的可打印數(shù)據(jù)以提高傳輸效率。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明中數(shù)據(jù)傳輸模型基本組成框圖；
圖2為本發(fā)明實施例中噴頭控制板主要配置單元的方框圖；
圖3為本發(fā)明實施例中噴頭控制板的SDRAM內(nèi)部分區(qū)與噴頭對應(yīng)關(guān)系示意圖；
圖4為本發(fā)明中噴頭控制板控制打印過程的流程圖。
【具體實施方式】
[0014]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0015]圖1為本發(fā)明中數(shù)據(jù)傳輸模型的基本組成框圖，在數(shù)據(jù)發(fā)送時，PC通過直接內(nèi)存訪問(DMA方式)把經(jīng)光柵圖像處理(RIP)后的打印數(shù)據(jù)傳送到主控制板，主控制板為PCIE板，主控制板中包括存儲器(SDRAM1)、可編程邏輯器(FPGA1)、發(fā)送端和接收端，SDRAMl將接收的RIP后的打印數(shù)據(jù)傳送至主控制板的FPGA1，F(xiàn)PGA1再將數(shù)據(jù)處理傳輸給主控制板的發(fā)送端，發(fā)送端將并行數(shù)據(jù)轉(zhuǎn)為串行數(shù)據(jù)，同時將單端信號轉(zhuǎn)化為LVDS差分信號，轉(zhuǎn)化后的串行打印數(shù)據(jù)經(jīng)LVDS傳輸線傳給打印機噴頭控制板的解串行器(DES)，DES將串行打印數(shù)據(jù)轉(zhuǎn)化為并行打印數(shù)據(jù)，并將LVDS差分信號轉(zhuǎn)化為單端信號，再將并行打印數(shù)據(jù)傳送至噴頭控制板上的FPGA內(nèi)，由于并行打印數(shù)據(jù)量巨大，F(xiàn)PGA內(nèi)部存儲器不能存儲全部并行打印數(shù)據(jù)，F(xiàn)PGA —邊接收并行打印數(shù)據(jù)、進行并行打印數(shù)據(jù)是否傳輸有誤的校驗；一邊將開始接收并校驗無誤的可打印數(shù)據(jù)傳送至同步動態(tài)隨機存儲器(SDRAM)中，以騰出FPGA中新的空間繼續(xù)接收和校驗新傳入的并行打印數(shù)據(jù)。噴頭控制板的SDRAM和FPGA中的校驗無誤的可打印數(shù)據(jù)能夠進行雙向傳輸。若校驗的并行打印數(shù)據(jù)有誤，軟件控制將有誤報告通過CAN芯片發(fā)送端(PHY)經(jīng)CAN總線反饋給打印機主控制板，主控制板重新發(fā)送串行打印數(shù)據(jù)至噴頭控制板進行校驗；若校驗的并行打印數(shù)據(jù)無誤，軟件控制將無誤信號通過CAN芯片發(fā)送端(PHY)經(jīng)CAN總線反饋給打印機主控制板，主控制板繼續(xù)發(fā)送新的串行打印數(shù)據(jù)至噴頭控制板進行校驗。當程序發(fā)出打印命令后，噴頭控制板的SDRAM中存儲的校驗無誤的可打印數(shù)據(jù)傳出經(jīng)FPGA再傳給一個或多個噴頭進行圖文打印。
[0016]圖2為本發(fā)明實施例中噴頭控制板主要配置單元的方框圖，噴頭控制板主要配置單元包括FPGA、解串行器(DES)、CAN芯片發(fā)送端(PHY)、SDRAM、電源模塊以及外圍控制接口單元。主控制板將處理后的串行打印數(shù)據(jù)以LVDS差分信號形式經(jīng)LVDS傳輸線傳送至噴頭控制板，噴頭控制板上的DES將接收的串行打印數(shù)據(jù)轉(zhuǎn)化成并行打印數(shù)據(jù)、由LVDS差分信號轉(zhuǎn)化成單端信號；FPGA用于接收經(jīng)DES轉(zhuǎn)化后的并行打印數(shù)據(jù)，并對并行打印數(shù)據(jù)進行臨時存儲和校驗，從而為打印過程提供數(shù)據(jù)、波形、供墨、加熱等信息；CAN芯片發(fā)送端(PHY)用于將FPGA校驗的結(jié)果發(fā)送給主控制板；SDRAM用于存儲校驗無誤的可打印數(shù)據(jù)，SDRAM最終將存儲的校驗無誤的可打印數(shù)據(jù)再經(jīng)FPGA傳送至噴頭進行打??；電源模塊為噴頭控制板提供電源；外圍控制接口單元控制墨泵、墨閥、液位指示等的工作。
[0017]噴頭控制板的SDRAM中設(shè)置若干分區(qū)，分區(qū)的數(shù)量與打印機噴頭的數(shù)量一致，每一分區(qū)中對應(yīng)存儲某一噴頭所需的校驗無誤的可打印數(shù)據(jù)，如圖3所示，以一個具有四個噴頭的噴墨打印機為例，SDRAM中對應(yīng)設(shè)置四個分區(qū)分別存放四個噴頭所需的校驗無誤的可打印數(shù)據(jù)，即第一分區(qū)、第二分區(qū)、第三分區(qū)、第四分區(qū)，在將校驗無誤的可打印數(shù)據(jù)傳給噴頭進行打印的過程中，第一噴頭的打印數(shù)據(jù)來自于第一分區(qū)，第二噴頭的打印數(shù)據(jù)來自于第二分區(qū)，第三噴頭的打印數(shù)據(jù)來自于第三分區(qū)，第四噴頭的打印數(shù)據(jù)來自于第四分區(qū)。
[0018]接下來對噴頭控制板執(zhí)行打印處理的過程進行描述，如圖4所示，在步驟SI，噴頭控制板中的FPGA接收RIP后經(jīng)處理的串行打印數(shù)據(jù)，數(shù)據(jù)以若干數(shù)據(jù)行的形式存在，即第一數(shù)據(jù)行、第二數(shù)據(jù)行、第三數(shù)據(jù)行、第四數(shù)據(jù)行等，數(shù)據(jù)行包括行頭信息和行打印數(shù)據(jù)信息，行頭信息包括行編號，如0、1、2、3，以此類推，行頭信息還包括對應(yīng)子噴頭序號，即用于判斷此數(shù)據(jù)行傳輸給第幾噴頭用于打印，行打印數(shù)據(jù)信息即控制噴頭打印對應(yīng)的圖文信息。在步驟S2中，F(xiàn)PGA根據(jù)數(shù)據(jù)行編號判斷數(shù)據(jù)行是否存在丟失，行編號應(yīng)為連續(xù)的非負整數(shù)，數(shù)據(jù)行應(yīng)以連續(xù)編號依次傳入FPGA中，若判斷行編號不連續(xù)而存在丟失，通過PHY經(jīng)CAN總線反饋此行數(shù)據(jù)出現(xiàn)錯誤并將該數(shù)據(jù)行刪除，執(zhí)行步驟S7，主控制板重新發(fā)送此數(shù)據(jù)行至噴頭控制板，繼續(xù)執(zhí)行Sf S2的步驟；若檢測數(shù)據(jù)行的行編號連續(xù)沒有丟失，待接收完整行數(shù)據(jù)后，執(zhí)行步驟S3，對數(shù)據(jù)行進行CRC校驗，并判斷數(shù)據(jù)行中的打印數(shù)據(jù)信息是否正確，即步驟S4，若CRC校驗數(shù)據(jù)出錯，有誤報告通過PHY經(jīng)CAN總線反饋給主控制板并將該數(shù)據(jù)行刪除，執(zhí)行步驟S7，由主控制板重新發(fā)送此數(shù)據(jù)行至噴頭控制板，繼續(xù)執(zhí)行Sf S4的步驟；若CRC校驗數(shù)據(jù)正確，執(zhí)行步驟S5，將此數(shù)據(jù)行發(fā)送至SDRAM中進行存儲，在存儲過程中，根據(jù)行頭信息中對應(yīng)的子噴頭序號將此數(shù)據(jù)行存儲至子噴頭對應(yīng)的SDRAM分區(qū)中。待程序發(fā)出打印命令后，執(zhí)行步驟S6，SDRAM將存儲的已完成行頭校驗和CRC校驗的無誤可打印數(shù)據(jù)經(jīng)FPGA傳出給噴頭，校驗無誤的可打印數(shù)據(jù)根據(jù)SDRAM中不同分區(qū)傳給對應(yīng)的噴頭執(zhí)行打印作業(yè)，直至打印任務(wù)結(jié)束。
[0019]需要指出的是，噴頭的數(shù)量由打印機配置決定，噴頭控制板的SDRAM中的分區(qū)只需與噴頭數(shù)量對應(yīng)即可，本發(fā)明對打印機噴頭數(shù)量并無限制。
[0020]需要指出的是根據(jù)本發(fā)明的【具體實施方式】所做出的任何變形，均不脫離本發(fā)明的精神以及權(quán)力要求記載的范圍。
【權(quán)利要求】
1.一種噴墨打印機噴頭控制板，一端連接主控制板，接收經(jīng)處理后的串行打印數(shù)據(jù)，另一端連接噴頭，將校驗無誤的可打印數(shù)據(jù)發(fā)送給噴頭，噴頭控制板主要包括FPGA、解串行器(DES)、CAN芯片發(fā)送端(PHY)、電源模塊以及外圍控制接口單元，其特征在于，噴頭控制板上增設(shè)一同步動態(tài)隨機存儲器(SDRAM)，SDRAM與FPGA連接，SDRAM與FPGA可進行雙向數(shù)據(jù)傳輸，SDRAM用來存儲經(jīng)FPGA校驗無誤的可打印數(shù)據(jù)，并最終將校驗無誤的可打印數(shù)據(jù)輸出至至少一個噴頭進行打印。
2.如權(quán)利要求1所述的噴墨打印機噴頭控制板，其特征在于，所述SDRAM設(shè)置不同分區(qū)，分區(qū)數(shù)量與打印機噴頭數(shù)量相同，每一分區(qū)對應(yīng)存儲一個噴頭所需的校驗無誤的可打印數(shù)據(jù)。
3.如權(quán)利要求1所述的噴墨打印機噴頭控制板，其特征在于，所述DES用于將接收的串行打印數(shù)據(jù)轉(zhuǎn)化成并行打印數(shù)據(jù)，并將低電壓差分信號轉(zhuǎn)化為單端信號。
4.如權(quán)利要求1所述的噴墨打印機噴頭控制板，其特征在于，所述串行打印數(shù)據(jù)經(jīng)過LVDS (低電壓差分信號)傳輸線傳輸至噴頭控制板。
5.如權(quán)利要求1所述的噴墨打印機噴頭控制板，其特征在于，所述FPGA對經(jīng)DES轉(zhuǎn)化后的并行打印數(shù)據(jù)進行編號缺失校驗及循環(huán)冗余校驗(CRC檢驗)。
6.如權(quán)利要求1所述的噴墨打印機噴頭控制板，其特征在于，所述FPGA將校驗報告通過PHY經(jīng)CAN總線反饋給主控制板，若校驗有誤，主控制板重新發(fā)送串行打印數(shù)據(jù)至噴頭控制板；若校驗無誤，主控制板繼續(xù)發(fā)送新的串行打印數(shù)據(jù)至噴頭控制板。
7.—種噴墨打印機可打印數(shù)據(jù)傳輸方法，其特征在于，可打印數(shù)據(jù)傳輸?shù)牟襟E具體為:a)主控制板將經(jīng)處理后的串行打印數(shù)據(jù)傳輸至噴頭控制板的DES ；b)噴頭控制板的DES將串行打印數(shù)據(jù)轉(zhuǎn)化成并行打印數(shù)據(jù)，并將并行打印數(shù)據(jù)傳輸給噴頭控制板上的FPGA ；c)FPGA對并行打印數(shù)據(jù)進行校驗，若并行打印數(shù)據(jù)有誤，反饋有誤報告并通知主控制板重新發(fā)送串行打印數(shù)據(jù)繼續(xù)校驗；若并行打印數(shù)據(jù)無誤，即為校驗無誤的可打印數(shù)據(jù)，校驗無誤的可打印數(shù)據(jù)被存儲至噴頭控制板的SDRAM中，同時反饋無誤報告并通知主控制板繼續(xù)發(fā)送新的串行打印數(shù)據(jù)進行校驗；d)程序發(fā)出打印命令，SDRAM將校驗無誤的可打印數(shù)據(jù)傳送至至少一個噴頭進行打印。
8.如權(quán)利要求7所述的可打印數(shù)據(jù)傳輸方法，其特征在于，所述步驟a)中經(jīng)處理后的串行打印數(shù)據(jù)經(jīng)LVDS傳輸線傳輸至噴頭控制板的DES ;所述步驟c)中有誤報告或無誤報告通過噴頭控制板的PHY經(jīng)CAN總線反饋給主控制板。
【文檔編號】B41J2/01GK103885734SQ201410129397
【公開日】2014年6月25日 申請日期:2014年4月2日 優(yōu)先權(quán)日:2014年4月2日
【發(fā)明者】張原
申請人:北京美科藝數(shù)碼科技發(fā)展有限公司