專利名稱：基于u盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及大屏幕拼接控制器實現(xiàn)高清晰度底圖技術(shù)，底圖的分辨 率要求能于大屏拼接器的物理顯示分辨率對應(yīng)，做得點對點顯示遠高于單個
顯示單元的照片、圖片或者其他信號，主要是指一種基于u盤或/和閃存實
現(xiàn)拼接高清晰底圖顯示的顯示裝置。
背景技術(shù)：
目前技術(shù)實現(xiàn)底圖的方法有1.通過VGA接口輸入底圖信號，再利用 拼接控制器的放大功能，把經(jīng)過VGA傳輸?shù)牡讏D信號放大到拼接墻上，此種 方法可以非常簡單地實現(xiàn)底圖顯示，但是底圖的分辨率由于受到VGA接口傳 輸帶寬的顯示， 一般最高只能傳輸?shù)経XGA的信號(1600*1200)、最終顯示的 信號是在此基礎(chǔ)上作物理放大顯示，而導(dǎo)致顯示效果不佳。2.采用多屏顯 卡同時輸出底圖的不同部分，在拼接墻體上最終組合成大幅完整的高清晰圖 片，多屏顯示的不同輸出端子各輸出XGA的圖片信號，不同端子的內(nèi)容不同。 采用此方法，可以顯示來自電腦/圖像工作站的高清晰動態(tài)畫面，從而構(gòu)成 像素疊加的拼接效果，由于采用高性能電腦和顯卡，系統(tǒng)的成本比較高。
發(fā)明內(nèi)容
本實用新型的目的是提供一種基于U盤或/和閃存實現(xiàn)拼接高清晰底圖 顯示的方法及其顯示裝置，通過采用最優(yōu)的性價比實現(xiàn)像素疊加的高清晰度 底圖和圖片，比較適合于相對固定的底圖畫面和信號，如果需要活動畫面可 以通過該技術(shù)的DVI通道接收底圖信號，達到簡單有效地實現(xiàn)高像素的底圖 顯示，克服了現(xiàn)有技術(shù)存在的不足。
實現(xiàn)本實用新型的方法是這種方法包括圖像信號的拼接處理和控制， 其中所述圖像信號的拼接處理方法包括圖像解碼、圖像縮放、圖像疊加、圖像輸出，DVI接收，閃存控制，U盤控制，微處理控制，其中圖像解碼接收 外部輸入信號，經(jīng)解碼后輸出給圖像縮放，圖像疊加接收DVI接收輸入底圖 圖像信號或是通過閃存控制/U盤控制讀取圖片信號并與圖像縮放后的輸入
圖像疊加，圖像疊加后再經(jīng)過圖像輸出實現(xiàn)輸出標(biāo)準(zhǔn)視頻信號；
主板控制接收外部計算機控制信號和紅外遙控信號，發(fā)送命令給各個輸 入通道的微處理控制，完成圖像解碼的信號切換，設(shè)定圖像縮放輸出大小， 控制輸入圖像是否疊加顯示，設(shè)定輸出信號的格式，背景底圖的顯示與切換。
該方法還包括
所述方法還包括每個輸入通道有自己的設(shè)備ID，主板控制通過發(fā)出帶有 不同的ID命令包實現(xiàn)對不同的圖像拼接處理單元的控制。
所述閃存控制包括通過閃存控制器控制FLASH存儲芯片，來實現(xiàn)保存圖 像處理單元微處理控制的程序，和存儲高清晰的底圖圖片。
所述U盤控制包括采用USB控制芯片，通過微處理控制I/O來控制USB 芯片的讀取U盤中存儲的清晰圖片，并把圖片傳入圖像疊加。
實現(xiàn)本實用新型的顯示裝置是這種顯示裝置包括圖像信號的拼接處理 單元和主板單元，其中所述圖像信號的拼接處理單元包括圖像解碼部分、圖 像縮放部分、圖像疊加部分、圖像輸出部分、DVI接收部分、閃存控制器部 分、U盤控制器部分、微控制器部分和主板控制單元、電源接口、控制總線 接口組成的主板單元；其中圖像解碼部分經(jīng)圖像縮放部分接圖像疊加部分， 微控制器部分經(jīng)閃存控制器部分接圖像疊加部分，圖像疊加部分還分別接 DVI接收部分、U盤控制器部分和圖像輸出部分，主板控制單元經(jīng)控制總線 接口接微控制器部分。
該顯示裝置還包括
所述圖像解碼部分:外部的CVBS信號通過JP17輸入，經(jīng)過RD271、CD213、LD38、 LD37、 CD214、 CD215、 RD148構(gòu)成的濾波電路通過CD212耦合進入圖 像解碼；VGA信號經(jīng)過PI接口輸入，行同步信號HSYNCO與場同步VSYNCO 直接連接圖像解碼，紅色信號RAIN、綠色信號GAIN、藍色信號BAIN分別經(jīng) RD160、 RD161、 RD162、歐姆電阻到地，經(jīng)LD46、 CD245、 CD239元件后連接 圖像解碼，其中的GAIN輸入通道連接有RD159進入圖像解碼，圖像解碼的 輸出經(jīng)圖像縮放到圖像疊加單元。
所述圖像縮放與圖像疊加部分包含一顆高性能的DSP和與之連接的兩 顆DDR SDRM1存儲芯片，其中圖像疊加把DVI接收器輸入的底圖圖像、U盤 控制器/閃存控制器讀取的底圖圖片，三者任意一個與經(jīng)過圖像縮放過來的 視頻圖像疊加。
所述微控制器部分采用一顆增強型80186控制器，協(xié)調(diào)圖像解碼、圖 像縮放與圖像疊加，閃存控制器、U盤控制器，圖像輸出、DVI接收器之間 相互有序的工作，接收主板控制信號并作出相應(yīng)的處理，本控制器集成的閃 存控制器控制FLASH存儲芯片UD9，用來保存圖像處理單元控制器的程序， 同時可以存儲高清晰的底圖圖片，JP9微控制器的仿真器接口，用于進行系 統(tǒng)仿真，提高系統(tǒng)開發(fā)進度。
所述DVI接收器部分采用TFP401芯片，實現(xiàn)DVI信號到TTL信號的
轉(zhuǎn)換，并輸入到圖像疊加。
所述U盤控制器部分采用一顆USB控制芯片(SL811)實現(xiàn)，通過微 控制器I/O來控制USB芯片的讀取U盤中存儲的改清晰圖片，并傳入圖像疊 加。
所述圖像輸出部分包括VGA輸出和DVI輸出，其中VGA輸出由三路 lObit高速視頻DA轉(zhuǎn)換器組成，所用芯片是一個三路高速、數(shù)模轉(zhuǎn)換器的單 片集成電路，它包括三路高速、IO位輸入的視頻DA轉(zhuǎn)換器、標(biāo)準(zhǔn)的TTL輸入和互補輸出高阻抗的模擬輸出電流源，DVI輸出有專用的TTL轉(zhuǎn)DVI芯片 TFP410實現(xiàn)。
本實用新型具有的有益效果通過增加U盤控制器和閃存控制器，很好
的解決了高清晰底圖的問題，實現(xiàn)高清晰底圖的完美拼接，具有可以方便快
捷的更換底圖圖片，可以通過DVI輸入實時變換的底圖信號(高分辨率的GIS
地圖)，不需要專業(yè)人員操作，減少人力成本等特點。


圖1是本實用新型的整體結(jié)構(gòu)原理框圖。
圖2是本實用新型的拼接圖像處理流程圖。
圖3是本實用新型的主板控制流程圖。
圖4是圖1的圖像解碼電路原理圖。
圖5是圖1的圖像縮放和圖像疊加電路原理圖。
圖6是圖1的微控制器和閃存控制器電路原理圖。
圖7是圖1的DVI接收器的電路原理圖。
圖8是圖1的U盤控制器控制器電路原理圖。
圖9是圖1的圖像輸出的電路原理圖。
圖10是圖1的主板控制電路原理圖。
圖ll是圖1的電源接口電路原理圖。
圖12是圖1的控制總線接口電路原理圖。
圖中l(wèi)拼接處理單元、ll圖像疊加、12U盤控制器、13閃存控制器、 14 DVI接收器、15圖像解碼、16圖像縮放、17圖像輸出、18微控制器、2 主板單元、21控制總線接口、 22主板控制單元、23電源接口。
具體實施方式

以下結(jié)合附圖對本實用新型作進一步說明該裝置的原理框圖如圖1，包括拼接處理單元1和主板單元2。其中圖 像處理單元1包括圖像解碼15、圖像縮放16 、 DVI接收器14、圖像疊加11、 圖像輸出17、閃存控制器13、 U盤控制器12、微控制器18。主板單元2包 括控制總線接口 21、主板控制單元22和電源接口 23。本發(fā)明所述圖像處理 單元1中包括的圖像解碼15可以連接外部的復(fù)合同步視頻信號(CVBS)，制 式包括PAL、 NTSC、計算機以及其他圖形處理設(shè)備輸出的VGA信號。圖像解 碼15與圖像縮放16連接，圖像縮放16與圖像疊加11連接，圖像疊加11 與圖像輸出17、 DVI接收器14、 U盤控制器12、閃存控制器13連接。微控 制器18與控制總線接口 21連接。圖像輸出17可以連接外部的各種顯示終 端(PDP， LCDTV， CRT, DLP)，控制單元22連接控制總線接口 21、電源接口 23和外部計算機，電源接口 23連接ATX電源。
本實用新型的一個拼接處理單元1就是一個完整的系統(tǒng)，差別是每個 拼接單元l的底圖圖片，是一幅完整圖片的其中某一部分，多個處理單元l 的底圖組成一幅完整圖片。每個處理通道有自己的設(shè)備ID，相當(dāng)于地址，控 制單元22通過發(fā)出帶有不同的ID命令包實現(xiàn)對不同的圖像處理單元的控 制。微控制器18能接收中央控制單元22發(fā)出的各種命令包，如輸入通道的 切換、圖像大小設(shè)定、亮度對比度調(diào)節(jié)、高清晰底圖的切換……。
具體的工作方式，控制單元22、微控制器18接收到命令包后，通過命 令解析，判斷命令包中ID碼是否與自己的ID碼相符合，符合就執(zhí)行相應(yīng)的 指令，不符合就丟掉該命令包。例如微控制器18接收到的是與自己ID相應(yīng) 的通道切換的命令包，微控制器18切換輸入通道，自動識別輸入信號的模 式，圖像解碼15進行相應(yīng)的解碼工作，圖像縮放16根據(jù)微控制器18設(shè)定 的值對圖像解碼15的圖像放大縮小到指定的大小，圖像疊加11完成圖像縮 放16后的圖像與DVI接收器14輸入的底圖圖像或是U盤控制器l2、閃存控制器13讀取的底圖圖片信號疊加功能，同時輸出疊加后的信號給圖像輸出
17，微控制器18可以控制拼接處理單元1中的各個部分協(xié)調(diào)工作。流程圖 見圖2。
畫面分割器的主板控制單元22，主要是接收計算機、紅外遙控器的控制 信號，然后發(fā)出不同的命令包給不同的拼接處理單元1，起到命令轉(zhuǎn)換，分 發(fā)的作用。流程圖見圖3。
本實用新型基于U盤或/和閃存的實現(xiàn)拼接器高清晰底圖的裝置，通過 在原有拼接處理單元基礎(chǔ)上，加上U盤控制器12和閃存控制器13，很好的 解決了高清晰底圖的問題，實現(xiàn)高清晰底圖的完美拼接。圖4是一個拼接處 理單元的原理圖，其中包括圖像解碼15、圖像縮放16、圖像疊加ll、微控 制器18、 DVI接收器14、圖像輸出17、 U盤控制器12、閃存控制器13幾個 部分原理圖。圖像解碼15、圖像縮放16、圖像疊加ll、微控制器18、閃存 控制器13在具體的芯片體現(xiàn)上是一個整體，為了配合說明本發(fā)明的具體工 作原理，特意劃分開來。
圖像解碼15:外部的CVBS信號通過JP17輸入，經(jīng)過RD271、 CD213、 LD38、 LD37、 CD214、 CD215、 RD148構(gòu)成的濾波電路通過CD212耦合進入圖 像解碼15。 VGA信號經(jīng)過Pl接口輸入，行同步信號HSYNC0，與場同步VSYNC0 直接連接圖像解碼15、紅色信號RAIN、綠色信號GAIN、藍色信號BAIN分別 經(jīng)RD160、 RD161、 RD162、 75歐姆電阻到地，通過LD46、 CD245、 CD239 等元件后連接圖像解碼15。其中的GAIN輸入通道連接有RD159進入圖像解 碼15，可以輸入同步信號符合在綠色通道的信號。圖像解碼15的輸出到圖 像縮放16與圖像疊加11單元。
圖像縮放16與圖像疊加11單元是由包含一顆高性能的DSP，同時配 有兩顆DDR SDRAM存儲芯片組成。圖像疊加11可以把DV工接收器14輸入的底圖圖像、U盤控制器/閃存控制器讀取的底圖圖片，三者任意一個與經(jīng)過圖
像縮放16過來的視頻圖像疊加。
微控制器18:采用一顆增強型80186架構(gòu)的控制器，協(xié)調(diào)圖像解碼15、 圖像縮放16與圖像疊加11，閃存控制器13、 U盤控制器12，圖像輸出17、 DVI接收器14之間相互有序的工作，接收主板控制信號并作出相應(yīng)的處理。 本控制器集成的閃存控制器13控制FLASH存儲芯片UD9，用來保存圖像處理 單元控制器的程序，同時可以存儲高清晰的底圖圖片。JP9微控制器的仿真 器接口，能方便的進行系統(tǒng)仿真，提高系統(tǒng)開發(fā)進度。
DVI接收器14:采用TFP401芯片實現(xiàn)DVI信號到TTL信號的轉(zhuǎn)換，輸
入到圖像疊加11.
U盤控制器12:采用一顆USB控制芯片(SL811)實現(xiàn)，通過微控制器 I/O來控制USB芯片的讀取U盤中存儲的改清晰圖片，并傳入圖像疊加11 單元。
圖像輸出14:分為VGA輸出和DVI輸出。VGA輸出由三路10bit高速視 頻DA轉(zhuǎn)換器組成。本電路所用芯片是一個三路高速、數(shù)模轉(zhuǎn)換器的單片集 成電路，它包括三路高速、10位輸入的視頻DA轉(zhuǎn)換器、標(biāo)準(zhǔn)的TTL輸入和 互補輸出高阻抗的模擬輸出電流源。DVI輸出有專用的TTL轉(zhuǎn)DVI芯片TFP410實現(xiàn)。
主板2電路分為三部分，電源接口23、主板控制單元22、控制總線接 口 21。電源接口 23使用ATX電源引腳插座，能方便的使用現(xiàn)有的ATX電源， 并可以實現(xiàn)軟開關(guān)機功能，ATX電源引腳為20腳，其中第一腳為方型，其 余為圓型，引腳定義如下，
1、 3.3V提供+3.3V電源，
2、 3. 3V提供+3. 3V電源，3 、 GND地線，
4、 5V提供+5V電源，
5、 GND地線，
6 、 5V提供+5V電源，
7、 GND地線，
8、 PW-OK Power 0K，指示電源正常工作，
9、 5VSB提供+5V Stand by電源，供電源啟動電路用，
10、 12V提供+12V電源，
11、 3.3V提供+3. 3V電源，
12、 -12V提供-12V電源， 13 、 GND地線，
14、 PS-0N電源啟動信號，低電平-電源開啟，高電平-電源關(guān)閉，
15、 GND地線，
16、 GND地線，
17、 GND地線，
18、 -5V提供-5V電源，
19、 5V提供+5V電源， 20 、 5V提供+5V電源
9腳5VSB提供+5V Stand by電源用來給單片機AT89S52供電，該單片 機的功耗很小，5VSB完全能滿足需要，單片機的P0. 0腳來軟控制通過兩個 與非門后控制ATX電源引腳14實現(xiàn)電源的啟動與關(guān)閉。
主板控制單元22控制單元中單片機AT89S52通過U6 MAX232電平轉(zhuǎn)換 后可以直接連接計算機串行接口，以及經(jīng)USB接口轉(zhuǎn)換的串行接口，接收計 算機的控制命令。紅外遙控接收頭的信號輸入到U8單片機AT89S52的引腳8，在單片機內(nèi)部進行解碼。單片機對每個圖像處理單元1的控制通過U8的引 腳7輸出，U9的緩沖放大后分為8路輸出到各圖像處理單元l，通訊方式 19200BPS波特率，MCS-51串行口通訊方式1: 8位數(shù)據(jù)位，1位停止位，無 校驗位。
控制總線接口 21在圖9中畫出了其中的四個，每個接口上有設(shè)備ID號 的設(shè)置位，通過B46、 B47、 B48、 B49、 B59電阻的連接實現(xiàn)不同的變換。由 于設(shè)備ID的位數(shù)為5，級聯(lián)可以做到32級，可以有32個圖像處理單元，這 在實際工程中完全滿足需要。輸入控制信號是經(jīng)U9的緩沖放大MCU—TXD0連 接J1、 J2、 J3、 J4， MCUJTXD1連接J5、 J6、 J7、 J8， MCU—TXD2連接J9、 JIO、 Jll、 J12……。
權(quán)利要求1、一種基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的顯示裝置，包括圖像信號的拼接處理單元和主板單元，其特征是所述圖像信號的拼接處理單元包括圖像解碼部分、圖像縮放部分、圖像疊加部分、圖像輸出部分、DVI接收部分、閃存控制器部分、U盤控制器部分、微控制器部分和主板控制單元、電源接口、控制總線接口組成的主板單元；其中圖像解碼部分經(jīng)圖像縮放部分接圖像疊加部分，微控制器部分經(jīng)閃存控制器部分接圖像疊加部分，圖像疊加部分還分別接DVI接收部分、U盤控制器部分和圖像輸出部分，主板控制單元經(jīng)控制總線接口接微控制器部分。
2、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的 顯示裝置，其特征是所述圖像解碼部分外部的CVBS信號通過JP17輸入， 經(jīng)過RD271、 CD213、 LD38、 LD37、 CD214、 CD215、 RD148構(gòu)成的濾波電路通 過CD212耦合進入圖像解碼；VGA信號經(jīng)過Pl接口輸入，行同步信號HSYNC0 與場同步VSYNCO直接連接圖像解碼，紅色信號RAIN、綠色信號GAIN、藍色 信號BAIN分別經(jīng)RD160、 RD161、 RD162、歐姆電阻到地，經(jīng)LM6、 CD245、 CD239元件后連接圖像解碼，其中的GAIN輸入通道連接有RD159進入圖像解 碼，圖像解碼的輸出經(jīng)圖像縮放到圖像疊加單元。
3、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的 顯示裝置，其特征是所述圖像縮放與圖像疊加部分包含一顆高性能的DSP 和與之連接的兩顆DDR SDRAM存儲芯片，其中圖像疊加把DVI接收器輸入的 底圖圖像、U盤控制器/閃存控制器讀取的底圖圖片，三者任意一個與經(jīng)過圖像縮放過來的視頻圖像疊加。
4、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的顯示裝置，其特征是所述微控制器部分采用一顆增強型80186控制器，控 制圖像解碼、圖像縮放與圖像疊加，和閃存控制器、U盤控制器，和圖像輸出、DVI接收器之間相互有序的工作；該80186控制器接收主板控制信號并 作出相應(yīng)的處理；該80186控制器集成的閃存控制器控制FLASH存儲芯片 UD9，用來保存圖像處理單元控制器的程序，同時存儲高清晰的底圖圖片； JP9微控制器設(shè)有用于進行系統(tǒng)仿真的仿真器接口 。
5、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的 顯示裝置，其特征是所述DVI接收器部分采用TFP401芯片，實現(xiàn)DVI信 號到TTL信號的轉(zhuǎn)換，并輸入到圖像疊加。
6、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的 顯示裝置，其特征是所述U盤控制器部分采用一顆USB控制芯片(SL811) 實現(xiàn)，通過微控制器I/O來控制USB芯片的讀取U盤中存儲的改清晰圖片， 并傳入圖像疊加。
7、 如權(quán)利要求1所述的基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的 顯示裝置，其特征是所述圖像輸出部分包括VGA輸出和DVI輸出，其中VGA 輸出由三路10bit高速視頻DA轉(zhuǎn)換器組成，所用芯片是一個三路高速、數(shù) 模轉(zhuǎn)換器的單片集成電路，它包括三路高速、IO位輸入的視頻DA轉(zhuǎn)換器、 標(biāo)準(zhǔn)的TTL輸入和互補輸出高阻抗的模擬輸出電流源;DVI輸出有專用的TTL轉(zhuǎn)DVI芯片TFP410實現(xiàn)。
專利摘要一種基于U盤或/和閃存實現(xiàn)拼接高清晰底圖顯示的顯示裝置，包括圖像信號的拼接處理單元和主板單元，其特征是所述圖像信號的拼接處理單元包括圖像解碼部分、圖像縮放部分、圖像疊加部分、圖像輸出部分、DVI接收部分、閃存控制器部分、U盤控制器部分、微控制器部分和主板控制單元、電源接口、控制總線接口組成的主板單元；其中圖像解碼部分經(jīng)圖像縮放部分接圖像疊加部分，微控制器部分經(jīng)閃存控制器部分接圖像疊加部分，圖像疊加部分還分別接DVI接收部分、U盤控制器部分和圖像輸出部分，主板控制單元經(jīng)控制總線接口接微控制器部分。本裝置通過增加U盤控制器和閃存控制器，很好的解決了高清晰底圖的問題，實現(xiàn)高清晰底圖的完美拼接。
文檔編號G09G5/00GK201243360SQ200820095369
公開日2009年5月20日 申請日期2008年7月11日 優(yōu)先權(quán)日2008年7月11日
發(fā)明者林春育, 川 高 申請人:深圳市創(chuàng)凱電子有限公司