本發(fā)明涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動(dòng)電路。

背景技術(shù)：

隨著顯示技術(shù)的發(fā)展，越來(lái)越多的顯示面板集成了觸控功能，其觸控原理分為互電容觸控技術(shù)和自電容觸控技術(shù)，其中，所述自電容觸控技術(shù)由于相較于互電容觸控技術(shù)只需一層觸控電極，更適應(yīng)于顯示面板輕薄化的發(fā)展。

目前自電容式觸控顯示面板通過(guò)將所述顯示面板中的公共電極層分成多個(gè)公共電極單元，采用分時(shí)驅(qū)動(dòng)的方式，將所述公共電極單元復(fù)用為觸控電極單元，以進(jìn)一步降低所述顯示面板的厚度，同時(shí)，還提高了生產(chǎn)效率，降低了生產(chǎn)成本。

具體的，在觸控檢測(cè)階段，需要將觸控顯示面板中各柵極線的電位拉低，使其保持低電平，以減弱各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度。對(duì)此，現(xiàn)有觸控顯示面板的柵極驅(qū)動(dòng)電路，通常采用額外增加控制電極線電連接至各柵極線對(duì)應(yīng)的掃描單元的輸出端的方式，來(lái)實(shí)現(xiàn)觸控檢測(cè)階段各柵極線的電位拉低，但是，由于觸控顯示面板中，柵極線的數(shù)量較多，使得柵極驅(qū)動(dòng)電路中電連接至部分柵極線對(duì)應(yīng)的掃描單元的電連接線長(zhǎng)度較長(zhǎng)，寬度較大，從而導(dǎo)致觸控顯示面板的邊框區(qū)面積較大，不利于窄邊框的實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，以減小包括該柵極驅(qū)動(dòng)電路的觸控顯示面板的邊框面積，從而有利于窄邊框的實(shí)現(xiàn)。

為解決上述問(wèn)題，本發(fā)明實(shí)施例提供了如下技術(shù)方案：

一種柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路包括n級(jí)掃描單元，所述n級(jí)掃描單元為第一級(jí)掃描單元至第n級(jí)掃描單元，n為不小于2的整數(shù)；其中，每一級(jí)掃描單元包括：第一掃描單元、第二掃描單元、第一電壓端、第二電壓端、第三電壓端、第一控制端；

所述第一掃描單元包括：第一輸入模塊、第一上拉控制模塊、第二上拉控制模塊、第一生成模塊、第一下拉控制模塊、第二下拉控制模塊、第一上拉節(jié)點(diǎn)、第一下拉節(jié)點(diǎn)、第一信號(hào)端、第一時(shí)鐘信號(hào)端、第二控制端和第一輸出模塊、第一控制模塊、第二控制端；

所述第二掃描單元包括：第二輸入模塊、第三輸入模塊、第三上拉控制模塊、第四上拉控制模塊、第二生成模塊、第三下拉控制模塊、第四下拉控制模塊、第二上拉節(jié)點(diǎn)、第二下拉節(jié)點(diǎn)、第三控制端、第四控制端、第二信號(hào)端、第二時(shí)鐘信號(hào)端和第二輸出模塊、第二控制模塊；其中，

所述第一輸入模塊響應(yīng)于所述第一控制端的信號(hào)控制所述第一電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端和所述第一下拉節(jié)點(diǎn)之間的接通狀態(tài)，并響應(yīng)于所述第二控制端的信號(hào)控制所述第二電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)，所述第一電壓端和所述第二電壓端輸出信號(hào)的電平相反；

所述第一上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第一下拉節(jié)點(diǎn)與所述第三電壓端之間的接通狀態(tài)以及所述第三電壓端與所述第一生成模塊之間的接通狀態(tài)；

所述第二上拉控制模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端與所述第一生成模塊之間的接通狀態(tài)；

所述第一生成模塊在所述第三電壓端和所述第一生成模塊不接通時(shí)，響應(yīng)于所述第一信號(hào)端的信號(hào)控制所述第一信號(hào)端與所述第一下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第一下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端和所述第一輸出端之間的接通狀態(tài)；

所述第二下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)、所述第三電壓端和所述第一輸出端之間的接通狀態(tài)；

所述第一輸出模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第一時(shí)鐘信號(hào)端與所述第一輸出端之間的接通狀態(tài)；

所述第一控制模塊響應(yīng)于所述第一信號(hào)端和所述第二信號(hào)端的信號(hào)，控制所述第三電壓端與所述第一輸出端之間的接通狀態(tài)；

所述第二輸入模塊響應(yīng)于所述第三控制端的信號(hào)控制所述第一電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)，并響應(yīng)于所述第四控制端的信號(hào)控制所述第二電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第三輸入模塊響應(yīng)于所述第一控制端的信號(hào)，控制所述第三電壓端與所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第三上拉控制模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端與所述第二生成模塊之間的接通狀態(tài)；

所述第四上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第二生成模塊與所述第三電壓端之間的接通狀態(tài)；

所述第二生成模塊在所述第三電壓端與所述第二生成模塊不接通時(shí)，響應(yīng)于所述第二信號(hào)端的信號(hào)控制所述第二信號(hào)端與所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第三下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端和所述第二輸出端之間的接通狀態(tài)；

所述第四下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端和所述第二輸出端之間的接通狀態(tài)；

所述第二輸出模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第二時(shí)鐘信號(hào)端與所述第二輸出端之間的接通狀態(tài)；

所述第二控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，控制所述第三電壓端與所述第二輸出端之間的接通狀態(tài)；

其中，所述第一控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，在顯示階段控制所述第三電壓端與所述第一輸出端之間不通過(guò)第一控制模塊，在觸控階段控制所述第三電壓端和所述第一輸出端之間通過(guò)第一控制模塊導(dǎo)通；所述第二控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，在顯示階段控制所述第三電壓端與所述第二輸出端之間不通過(guò)第二控制模塊接通，在觸控階段控制所述第三電壓端和所述第二輸出端之間導(dǎo)通通過(guò)第二控制模塊接通。

可選的，所述第一信號(hào)端輸入的信號(hào)在第一時(shí)間段恒為第一電平信號(hào)，在第二時(shí)間段具有至少一個(gè)第二電平信號(hào)，所述第一電平信號(hào)的脈沖寬度大于所述第二電平信號(hào)的脈沖寬度；所述第二信號(hào)端輸入的信號(hào)在第一時(shí)間段具有至少一個(gè)第二電平信號(hào)，第二時(shí)間段恒為第一電平信號(hào)，其中，第一時(shí)間段和第二時(shí)間段交錯(cuò)設(shè)置。

可選的，所述第三電壓端包括第一子電壓端和第二子電壓端，其中，所述第二子電壓端的電壓小于或等于所述第一子電壓端的電壓。

可選的，所述第一控制模塊包括：

第二十七晶體管和第二十八晶體管，所述第二十七晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接至所述第一子電壓端，第二端電連接至所述第二十八晶體管的第一端；所述第二十八晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第一輸出端；

所述第二控制模塊包括：第三十五晶體管和第三十六晶體管，所述第三十五晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接所述第一子電壓端，第二端電連接至所述第三十六晶體管的第一端；所述第三十六晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第二輸出端。

可選的，所述第一下拉控制模塊包括：第五晶體管和第六晶體管，其中，所述第五晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第一上拉節(jié)點(diǎn)；所述第六晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第一輸出端；

所述第二下拉控制模塊包括：第七晶體管和第八晶體管；其中，所述第七晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；

所述第八晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接所述第一輸出端。

可選的，所述第三下拉控制模塊包括：第十八晶體管和第十七晶體管，其中，所述第十八晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第二上拉節(jié)點(diǎn)；所述第十七晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第二輸出端；

所述第四下拉控制模塊包括第十六晶體管和第十四晶體管，其中，所述第十六晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)；所述第十四晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接至所述第二輸出端。

可選的，所述第一輸出模塊包括：第九晶體管和第一電容，所述第九晶體管的控制端電連接所述第一上拉節(jié)點(diǎn)，第一端連接所述第一時(shí)鐘信號(hào)端，第二端電連接所述第一輸出端；所述第一電容的第一端電連接所述第一上拉節(jié)點(diǎn)，第二端電連接所述第一輸出端；

所述第二輸出模塊包括：第十五晶體管和第二電容，所述第十五晶體管的控制端電連接所述第二上拉節(jié)點(diǎn)，第一端電連接所述第二時(shí)鐘信號(hào)端，第二端電連接所述第二輸出端；所述第二電容第一端電連接所述第二上拉節(jié)點(diǎn)，第二端電連接所述第二輸出端。

可選的，所述第一輸出端包括：第一子輸出端和第二子輸出端；所述第二輸出端包括第三子輸出端和第四子輸出端。

可選的，所述第一控制模塊包括：

第二十七晶體管和第二十八晶體管，所述第二十七晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接至所述第一子電壓端，第二端電連接至所述第二十八晶體管的第一端；所述第二十八晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第一子輸出端；

所述第二控制模塊包括：第三十五晶體管和第三十六晶體管，所述第三十五晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接所述第一子電壓端，第二端電連接至所述第三十六晶體管的第一端；所述第三十六晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第三子輸出端。

可選的，所述第一下拉控制模塊包括：第五晶體管、第六晶體管和第三十一晶體管，其中，所述第五晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第一上拉節(jié)點(diǎn)；所述第六晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第一子輸出端；所述第三十一晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第二子輸出端；

所述第二下拉控制模塊包括：第七晶體管、第八晶體管、第三十晶體管；其中，所述第七晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第八晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接所述第一子輸出端；所述第三十晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二子輸出端。

可選的，所述第三下拉控制模塊包括：包括：第十八晶體管、第十七晶體管和第三十三晶體管，其中，所述第十八晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第二上拉節(jié)點(diǎn)；所述第十七晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第三子輸出端；所述第三十三晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第四子輸出端；

所述第四下拉控制模塊包括第十六晶體管、第十四晶體管和第三十四晶體管，其中，所述第十六晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)；所述第十四晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接至所述第三子輸出端；所述第三十四晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第四子輸出端。

可選的，所述第一輸出模塊包括：第九晶體管、第一電容和第二十九晶體管，所述第九晶體管的控制端電連接所述第一上拉節(jié)點(diǎn)，第一端連接所述第一時(shí)鐘信號(hào)端，第二端電連接所述第一子輸出端；所述第一電容的第一端電連接所述第一上拉節(jié)點(diǎn)，第二端電連接所述第一子輸出端；所述第二十九晶體管的控制端電連接所述第一上拉節(jié)點(diǎn)，第一端電連接所述第一時(shí)鐘信號(hào)端，第二端電連接所述第二子輸出端；

所述第二輸出模塊包括：第十五晶體管、第二電容和第三十二晶體管，所述第十五晶體管的控制端電連接所述第二上拉節(jié)點(diǎn)，第一端電連接所述第二時(shí)鐘信號(hào)端，第二端電連接所述第三子輸出端；所述第二電容第一端電連接所述第二上拉節(jié)點(diǎn)，第二端電連接所述第三子輸出端；所述第三十二晶體管的控制端電連接所述第二上拉節(jié)點(diǎn)，第一端電連接所述第二時(shí)鐘信號(hào)端，第二端電連接所述第四子輸出端。

可選的，還包括第五控制端，所述第一掃描單元還包括：第七控制模塊，所述第七控制模塊響應(yīng)于所述第五控制端的信號(hào)，控制所述第二子電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)；所述第二掃描單元還包括第八控制模塊，所述第八控制模塊響應(yīng)于所述第五控制端的信號(hào)，控制所述第二子電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)。

可選的，所述第七控制模塊包括第三十七晶體管，所述第三十七晶體管的控制端連接至所述第五控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第八控制模塊包括第三十八晶體管，所述第三十八晶體管的控制端電連接至所述第五控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)。

可選的，所述第一輸入模塊包括：第一晶體管、第二晶體管和第三晶體管，所述第一晶體管的控制端電連接至所述第一控制端，第一端電連接至所述第一電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第二晶體管的控制端電連接至所述第二控制端，第一端電連接至所述第二電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第三晶體管的控制端電連接至所述第一控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第一下拉節(jié)點(diǎn)；

所述第二輸入模塊包括：第二十五晶體管和第二十六晶體管，其中，所述第二十五晶體管的控制端電連接至所述第三控制端，第一端電連接至所述第一電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)；所述第二十六晶體管的控制端電連接至所述第四控制端，第一端電連接至所述第二電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)；

所述第三輸入模塊包括第二十三晶體管，所述第二十三晶體管的控制端電連接至所述第一控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述第一上拉控制模塊包括第四晶體管和第十三晶體管，所述第四晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一下拉節(jié)點(diǎn)；所述第十三晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至第二子電壓端，第二端電連接所述第一生成模塊；

所述第二上拉控制模塊包括第十二晶體管，所述第十二晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一生成模塊；

所述第三上拉控制模塊包括第二十晶體管和第二十一晶體管，所述第二十一晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二下拉節(jié)點(diǎn)；所述第二十晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二生成模塊；

所述第四上拉控制模塊包括第二十二晶體管，所述第二十二晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二生成模塊。

可選的，所述第一生成模塊包括第十晶體管和第十一晶體管，其中，所述第十晶體管的控制端和第一端均電連接至所述第一信號(hào)端，第二端同時(shí)電連接所述第一下拉控制模塊和所述第二上拉控制模塊；所述第十一晶體管的控制端電連接所述第十晶體管的第二端，第一端電連接所述第一信號(hào)端，第二端電連接所述第一下拉節(jié)點(diǎn)；

所述第二生成模塊包括第十九晶體管和第二十四晶體管，所述第二十四晶體管的控制端和第一端均電連接至所述第二信號(hào)端，第二端同時(shí)電連接所述第三上拉控制模塊和所述第四上拉控制模塊；第十九晶體管的控制端電連接所述第二十四晶體管的第二端，第一端電連接至所述第二信號(hào)端，第二端電連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述第十三晶體管和第十二晶體管的寬長(zhǎng)比均大于所述第十晶體管的寬長(zhǎng)比；

所述第二十晶體管和第二十二晶體管的寬長(zhǎng)比均大于所述第二十四晶體管的寬長(zhǎng)比。

可選的，定義相鄰兩級(jí)所述掃描單元為第i級(jí)掃描單元和第i+1級(jí)掃描單元，i為不大于n的正整數(shù)；

所述第i級(jí)掃描單元的第一輸出端與所述第i+1級(jí)掃描單元的第一控制端相連，所述第i+1級(jí)掃描單元的第一輸出端與所述第i級(jí)掃描單元的第二控制端相連；

所述第i級(jí)掃描單元的第二輸出端與所述第i+1級(jí)掃描單元的第三控制端相連，所述第i+1級(jí)掃描單元的第二輸出端與所述第i級(jí)掃描單元的第四控制端相連；

以及，奇數(shù)級(jí)所述掃描單元的第一時(shí)鐘信號(hào)端為同一信號(hào)端、且第二時(shí)鐘信號(hào)端為同一信號(hào)端，偶數(shù)級(jí)所述掃描單元的第一時(shí)鐘信號(hào)端為同一信號(hào)端、且第二時(shí)鐘信號(hào)端為同一信號(hào)端。

可選的，當(dāng)所述第一輸出端包括第一子輸出端和第二子輸出端，所述第二輸出端包括第三子輸出端和第四子輸出端時(shí)，

所述第i級(jí)掃描單元的第二子輸出端與所述第i+1級(jí)掃描單元的第一控制端相連，所述第i+1級(jí)掃描單元的第二子輸出端與所述第i級(jí)掃描單元的第二控制端相連；

所述第i級(jí)掃描單元的第四子輸出端與所述第i+1級(jí)掃描單元的第三控制端相連，所述第i+1級(jí)掃描單元的第四子輸出端與所述第i級(jí)掃描單元的第四控制端相連。

一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括n級(jí)掃描單元，所述n級(jí)掃描單元為第一級(jí)掃描單元至第n級(jí)掃描單元，n為不小于2的整數(shù)；其中，每一級(jí)掃描單元包括：第一掃描單元、第二掃描單元、第一電壓端、第二電壓端、第三電壓端、控制節(jié)點(diǎn)；

所述第一掃描單元包括：第一輸入模塊、第一上拉控制模塊、第二上拉控制模塊、第一生成模塊、第一下拉控制模塊、第二下拉控制模塊、第一上拉節(jié)點(diǎn)、第一下拉節(jié)點(diǎn)、第一信號(hào)端、第一時(shí)鐘信號(hào)端、第一控制端、第二控制端和第一輸出模塊、第一控制模塊、第三控制模塊、；

所述第二掃描單元包括：第二輸入模塊、第三上拉控制模塊、第四上拉控制模塊、第二生成模塊、第三下拉控制模塊、第四下拉控制模塊、第二上拉節(jié)點(diǎn)、第二下拉節(jié)點(diǎn)、第三控制端、第四控制端、第二信號(hào)端、第二時(shí)鐘信號(hào)端和第二輸出模塊、第二控制模塊、第四控制模塊；其中，

所述第一輸入模塊響應(yīng)于所述第一控制端的信號(hào)控制所述第一電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第一電壓端與所述控制節(jié)點(diǎn)之間的接通狀態(tài)，并響應(yīng)于所述第二控制端的信號(hào)控制所述第二電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)，所述第一電壓端和所述第二電壓端輸出信號(hào)的電平相反；

所述第一上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第一下拉節(jié)點(diǎn)與所述第三電壓端之間的接通狀態(tài)以及所述第三電壓端與所述第一生成模塊之間的接通狀態(tài)；

所述第二上拉控制模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端與所述第一生成模塊之間的接通狀態(tài)；

所述第一生成模塊在所述第三電壓端和所述第一生成模塊不接通時(shí)，響應(yīng)于所述第一信號(hào)端的信號(hào)控制所述第一信號(hào)端與所述第一下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第一下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)、所述第三電壓端和所述第一輸出端之間的接通狀態(tài)以及所述第三電壓端與所述控制節(jié)點(diǎn)之間的接通狀態(tài)；

所述第二下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)、所述第三電壓端和所述第一輸出端之間的接通狀態(tài)；

所述第一輸出模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第一時(shí)鐘信號(hào)端與所述第一輸出端之間的接通狀態(tài)；

所述第一控制模塊響應(yīng)于所述第一信號(hào)端和所述第二信號(hào)端的信號(hào)，控制所述第三電壓端與所述第一輸出端之間的接通狀態(tài)；

所述第三控制模塊響應(yīng)于所述控制節(jié)點(diǎn)的信號(hào)，控制所述第三電壓端與所述第一下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第二輸入模塊響應(yīng)于所述第三控制端的信號(hào)控制所述第一電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)，并響應(yīng)于所述第四控制端的信號(hào)控制所述第二電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第二電壓端與所述控制節(jié)點(diǎn)之間的接通狀態(tài)；

所述第三上拉控制模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端與所述第二生成模塊之間的接通狀態(tài)；

所述第四上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的信號(hào)控制所述第二生成模塊與所述第三電壓端之間的接通狀態(tài)；

所述第二生成模塊在所述第三電壓端與所述第二生成模塊不接通時(shí)，響應(yīng)于所述第二信號(hào)端的信號(hào)控制所述第二信號(hào)端與所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)；

所述第三下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)、所述第三電壓端和所述第二輸出端之間的接通狀態(tài)以及所述第三電壓端與所述控制節(jié)點(diǎn)之間的接通狀態(tài)；

所述第四下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的信號(hào)控制所述第三電壓端和所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)以及所述第三電壓端和所述第二輸出端之間的接通狀態(tài)；

所述第二輸出模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的信號(hào)控制所述第二時(shí)鐘信號(hào)端與所述第二輸出端之間的接通狀態(tài)；

所述第二控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，控制所述第三電壓端與所述第二輸出端之間的接通狀態(tài)；

所述第四控制模塊響應(yīng)于所述控制節(jié)點(diǎn)的信號(hào)，控制所述第三電壓端與所述第二下拉節(jié)點(diǎn)之間的接通狀態(tài)；

其中，所述第一控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，在顯示階段控制所述第三電壓端與所述第一輸出端之間不通過(guò)第一控制模塊接通，在觸控階段控制所述第三電壓端和所述第一輸出端之間通過(guò)第一控制模塊接通；所述第二控制模塊響應(yīng)于所述第一信號(hào)端和第二信號(hào)端的信號(hào)，在顯示階段控制所述第三電壓端與所述第二輸出端之間不通過(guò)第二控制模塊接通，在觸控階段控制所述第三電壓端和所述第二輸出端之間導(dǎo)通通過(guò)第二控制模塊接通。

可選的，所述第一信號(hào)端輸入的信號(hào)在第一時(shí)間段恒為第一電平信號(hào)，在第二時(shí)間段具有至少一個(gè)第二電平信號(hào)，所述第一電平信號(hào)的脈沖寬度大于所述第二電平信號(hào)的脈沖寬度；所述第二信號(hào)端輸入的信號(hào)在第一時(shí)間段具有至少一個(gè)第二電平信號(hào)，第二時(shí)間段恒為第一電平信號(hào)，其中，第一時(shí)間段和第二時(shí)間段交錯(cuò)設(shè)置。

可選的，所述第三電壓端包括第一子電壓端和第二子電壓端，其中，所述第二子電壓端的電壓小于或等于所述第一子電壓端的電壓。

可選的，所述第一控制模塊包括：

第二十七晶體管和第二十八晶體管，所述第二十七晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接至所述第一子電壓端，第二端電連接至所述第二十八晶體管的第一端；所述第二十八晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第一輸出端；

所述第二控制模塊包括：第三十五晶體管和第三十六晶體管，所述第三十五晶體管的控制端電連接至所述第一信號(hào)端，第一端電連接所述第一子電壓端，第二端電連接至所述第三十六晶體管的第一端；所述第三十六晶體管的控制端電連接至所述第二信號(hào)端，第二端電連接至所述第二輸出端。

可選的，所述第一下拉控制模塊包括：第五晶體管、第六晶體管和第四十三晶體管，其中，所述第五晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第一上拉節(jié)點(diǎn)；所述第六晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第一輸出端；所述第四十三晶體管的控制端電連接所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)；

所述第二下拉控制模塊包括：第七晶體管和第八晶體管；其中，所述第七晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第八晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接所述第一輸出端。

可選的，所述第三下拉控制模塊包括：第十八晶體管、第十七晶體管和第四十四晶體管，其中，所述第十八晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第二子電壓端，第二端電連接所述第二上拉節(jié)點(diǎn)；所述第十七晶體管的控制端電連接所述第二下拉節(jié)點(diǎn)，第一端電連接所述第一子電壓端，第二端電連接所述第二輸出端；所述第四十四晶體管的控制端電連接至所述第二下拉節(jié)點(diǎn)，第一端連接所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)；

所述第四下拉控制模塊包括第十六晶體管和第十四晶體管，其中，所述第十六晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)；所述第十四晶體管的控制端電連接至所述第一下拉節(jié)點(diǎn)，第一端電連接至所述第一子電壓端，第二端電連接至所述第二輸出端。

可選的，所述第一輸出模塊包括：第九晶體管和第一電容，所述第九晶體管的控制端電連接所述第一上拉節(jié)點(diǎn)，第一端連接所述第一時(shí)鐘信號(hào)端，第二端電連接所述第一輸出端；所述第一電容的第一端電連接所述第一上拉節(jié)點(diǎn)，第二端電連接所述第一輸出端；

所述第二輸出模塊包括：第十五晶體管和第二電容，所述第十五晶體管的控制端電連接所述第二上拉節(jié)點(diǎn)，第一端電連接所述第二時(shí)鐘信號(hào)端，第二端電連接所述第二輸出端；所述第二電容第一端電連接所述第二上拉節(jié)點(diǎn)，第二端電連接所述第二輸出端。

可選的，所述第三控制模塊包括第三十九晶體管，所述第三十九晶體管的控制端電連接至所述控制節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一下拉節(jié)點(diǎn)；所述第四控制模塊包括第四十晶體管，所述第四十晶體管的控制端電連接至所述控制節(jié)點(diǎn)，第一端電連接至第二子電壓端，第二端電連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述第一掃描單元還包括第五控制模塊，所述第五控制模塊的控制端電連接至所述第一輸出端，第一端電連接至所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)；所述第二掃描單元還包括第六控制模塊，所述第六控制模塊的控制端電連接至所述第二輸出端，第一端電連接至所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)。

可選的，所述第五控制模塊包括第四十一晶體管，所述第四十一晶體管的控制端電連接至所述第一輸出端，第一端電連接至所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)；所述第六控制模塊包括第四十二晶體管，所述第四十二晶體管的控制端電連接至所述第二輸出端，第一端電連接至所述第二子電壓端，第二端電連接至所述控制節(jié)點(diǎn)。

可選的，還包括第五控制端，所述第一掃描單元還包括：第七控制模塊，所述第七控制模塊響應(yīng)于所述第五控制端的信號(hào)，控制所述第二子電壓端與所述第一上拉節(jié)點(diǎn)之間的接通狀態(tài)；所述第二掃描單元還包括第八控制模塊，所述第八控制模塊響應(yīng)于所述第五控制端的信號(hào)，控制所述第二子電壓端與所述第二上拉節(jié)點(diǎn)之間的接通狀態(tài)。

可選的，所述第七控制模塊包括第三十七晶體管，所述第三十七晶體管的控制端連接至所述第五控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第一上拉節(jié)點(diǎn)；所述第八控制模塊包括第三十八晶體管，所述第三十八晶體管的控制端電連接至所述第五控制端，第一端電連接至所述第二子電壓端，第二端電連接至所述第二上拉節(jié)點(diǎn)。

可選的，所述第一上拉控制模塊包括第四晶體管和第十三晶體管，所述第四晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一下拉節(jié)點(diǎn)；所述第十三晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至第二子電壓端，第二端電連接所述第一生成模塊；

所述第二上拉控制模塊包括第十二晶體管，所述第十二晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第一生成模塊；

所述第三上拉控制模塊包括第二十晶體管和第二十一晶體管，所述第二十一晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二下拉節(jié)點(diǎn)；所述第二十晶體管的控制端電連接至所述第二上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二生成模塊；

所述第四上拉控制模塊包括第二十二晶體管，所述第二十二晶體管的控制端電連接至所述第一上拉節(jié)點(diǎn)，第一端電連接至所述第二子電壓端，第二端電連接至所述第二生成模塊。

可選的，所述第一生成模塊包括第十晶體管和第十一晶體管，其中，所述第十晶體管的控制端和第一端均電連接至所述第一信號(hào)端，第二端同時(shí)電連接所述第一下拉控制模塊和所述第二上拉控制模塊；所述第十一晶體管的控制端電連接所述第十晶體管的第二端，第一端電連接所述第一信號(hào)端，第二端電連接所述第一下拉節(jié)點(diǎn)；

所述第二生成模塊包括第十九晶體管和第二十四晶體管，所述第二十四晶體管的控制端和第一端均電連接至所述第二信號(hào)端，第二端同時(shí)電連接所述第三上拉控制模塊和所述第四上拉控制模塊；第十九晶體管的控制端電連接所述第二十四晶體管的第二端，第一端電連接至所述第二信號(hào)端，第二端電連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述第十三晶體管和第十二晶體管的寬長(zhǎng)比均大于所述第十晶體管的寬長(zhǎng)比；

所述第二十晶體管和第二十二晶體管的寬長(zhǎng)比均大于所述第二十四晶體管的寬長(zhǎng)比。

可選的，定義相鄰兩級(jí)所述掃描單元為第i級(jí)掃描單元和第i+1級(jí)掃描單元，i為不大于n的正整數(shù)；

所述第i級(jí)掃描單元的第一輸出端與所述第i+1級(jí)掃描單元的第一控制端相連，所述第i+1級(jí)掃描單元的第一輸出端與所述第i級(jí)掃描單元的第二控制端相連；

所述第i級(jí)掃描單元的第二輸出端與所述第i+1級(jí)掃描單元的第三控制端相連，所述第i+1級(jí)掃描單元的第二輸出端與所述第i級(jí)掃描單元的第四控制端相連；

以及，奇數(shù)級(jí)所述掃描單元的第一時(shí)鐘信號(hào)端為同一信號(hào)端、且第二時(shí)鐘信號(hào)端為同一信號(hào)端，偶數(shù)級(jí)所述掃描單元的第一時(shí)鐘信號(hào)端為同一信號(hào)端、且第二時(shí)鐘信號(hào)端為同一信號(hào)端。

本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第一控制模塊和第二控制模塊，在觸控階段利用第一控制模塊使第一輸出端維持低電位，同時(shí)利用第二控制模塊使第二輸出端維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度；并且增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中第一信號(hào)端和第二信號(hào)端輸入信號(hào)的時(shí)序圖；

圖3為本發(fā)明另一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖4為一個(gè)薄膜晶體管的漏電流Ids隨其柵極與漏極之間的電壓差Vgs的變化曲線示意圖；

圖5為本發(fā)明又一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖6為本發(fā)明再一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖7為本發(fā)明又一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖8為本發(fā)明再一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖9為本發(fā)明一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中各掃描單元級(jí)聯(lián)的結(jié)構(gòu)示意圖；

圖10為本發(fā)明另一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中各掃描單元級(jí)聯(lián)的結(jié)構(gòu)示意圖；

圖11為本發(fā)明又一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖12為圖11所示柵極驅(qū)動(dòng)電路中掃描單元的一種具體結(jié)構(gòu)示意圖；

圖13為本發(fā)明再一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖；

圖14為本發(fā)明又一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路中掃描單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。

本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括n級(jí)掃描單元，所述n級(jí)掃描單元為第一級(jí)掃描單元至第n級(jí)掃描單元，n為不小于2的整數(shù)；如圖1所示，每一級(jí)掃描單元包括：第一掃描單元、第二掃描單元、第一電壓端FW、第二電壓端BW、第三電壓端VGL、第一控制端SET1；所述第一掃描單元包括：第一輸入模塊101、第一上拉控制模塊102、第二上拉控制模塊103、第一生成模塊106、第一下拉控制模塊104、第二下拉控制模塊105、第一上拉節(jié)點(diǎn)P1、第一下拉節(jié)點(diǎn)Q1、第一信號(hào)端V1、第一時(shí)鐘信號(hào)端CK1和第一輸出模塊107、第一控制模塊108、第二控制端RESET1；第二掃描單元包括：第二輸入模塊201、第三輸入模塊209、第三上拉控制模塊202、第四上拉控制模塊203、第二生成模塊206、第三下拉控制模塊204、第四下拉控制模塊205、第二上拉節(jié)點(diǎn)P2、第二下拉節(jié)點(diǎn)Q2、第三控制端SET2、第四控制端RESET2、第二信號(hào)端V2、第二時(shí)鐘信號(hào)端CK2和第二輸出模塊207、第二控制模塊208。

在本發(fā)明實(shí)施例中，第一輸入模塊101響應(yīng)于第一控制端SET1的信號(hào)控制第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)以及第三電壓端VGL與第一下拉節(jié)點(diǎn)Q1之間的接通狀態(tài)，并響應(yīng)于第二控制端RESET1的信號(hào)控制第二電壓端BW與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)。其中，第一控制端SET1和第二控制端RESET1的信號(hào)不同時(shí)為高電平，從而使得第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間接通時(shí)，第二電壓端BW與第一上拉節(jié)點(diǎn)P1之間不接通，當(dāng)?shù)诙妷憾薆W與第一上拉節(jié)點(diǎn)P1之間接通時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間不接通，且第一電壓端FW和第二電壓端BW輸出信號(hào)的電平相反，從而使得第一電壓端FW與第一上拉節(jié)點(diǎn)P1接通時(shí)和第二電壓端BW與第一上拉節(jié)點(diǎn)P1接通時(shí)，第一上拉節(jié)點(diǎn)P1為不同電平。

下面以第一電壓端FW為高電平，第二電壓端BW為低電平，第三電壓端VGL為低電平為例，對(duì)本發(fā)明實(shí)施例所提供的第一掃描單元進(jìn)行描述。

具體的，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第二控制端RESET1為低電平時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間接通，第一電壓端FW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉高，且第三電壓端VGL與第一下拉節(jié)點(diǎn)Q1之間接通，第三電壓端VGL的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低。當(dāng)?shù)谝豢刂贫薙ET1為低電平，第二控制端RESET1為高電平時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間截止，第三電壓端VGL與第一下拉節(jié)點(diǎn)Q1之間截止，第二電壓端BW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。

繼續(xù)如圖1所示，第一上拉控制模塊102響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)控制第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間的接通狀態(tài)以及第三電壓端VGL與第一生成模塊106之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間接通，第三電壓端VGL的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低，第三電壓端VGL與第一生成模塊106之間接通，控制第一生成模塊106無(wú)信號(hào)輸出。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為低電平時(shí)，第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間不通過(guò)第一上拉控制模塊102接通，第三電壓端VGL與第一生成模塊106之間也不通過(guò)第一上拉控制模塊102接通，第一上拉控制模塊102對(duì)第一生成模塊106的信號(hào)輸出不起控制作用。

第二上拉控制模塊103響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)控制第三電壓端VGL與第一生成模塊106之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電位時(shí)，第三電壓端VGL與第一生成模塊106之間接通，控制第一生成模塊106無(wú)信號(hào)輸出，當(dāng)?shù)诙侠?jié)點(diǎn)P2為低電位時(shí)，第三電壓端VGL與第一生成模塊106之間不通過(guò)第二上拉控制模塊103接通，第二上拉控制模塊103對(duì)第一生成模塊106的信號(hào)輸出不起控制作用。

第一生成模塊106在第三電壓端VGL與第一生成模塊106之間不接通時(shí)，響應(yīng)于第一信號(hào)端V1的信號(hào)控制第一信號(hào)端V1與第一下拉節(jié)點(diǎn)Q1之間的接通狀態(tài)。在第三電壓端VGL與第一生成模塊106之間不接通的前提下，當(dāng)?shù)谝恍盘?hào)端V1與第一下拉節(jié)點(diǎn)Q1之間接通時(shí)，將第一信號(hào)端V1輸出的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1控制第一下拉控制模塊104的工作；當(dāng)?shù)谌妷憾薞GL與第一生成模塊106之間接通時(shí)，第一生成模塊106響應(yīng)于第三電壓端VGL的信號(hào)而無(wú)信號(hào)輸出。

第一下拉控制模塊104響應(yīng)于第一下拉節(jié)點(diǎn)Q1的信號(hào)控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)以及第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)。具體的，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，并維持低電位，且第三電壓端VGL與第一輸出端Gout1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一輸出端Gout1，并經(jīng)第一輸出端Gout1輸出；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為低電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間不通過(guò)第一下拉控制模塊104接通且第三電壓端VGL與第一輸出端Gout1之間不通過(guò)第一下拉控制模塊104接通。

第二下拉控制模塊105響應(yīng)于第二下拉節(jié)點(diǎn)Q2的信號(hào)控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)以及第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，并維持低電位，且第三電壓端VGL與第一輸出端Gout1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一輸出端Gout1，從第一輸出端Gout1輸出；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為低電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間不通過(guò)第二下拉控制模塊105接通且第三電壓端VGL與第一輸出端Gout1之間不通過(guò)第二下拉控制模塊105接通。

第一輸出模塊107響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)控制第一時(shí)鐘信號(hào)端CK1與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第一輸出模塊107控制第一時(shí)鐘信號(hào)端CK1與第一輸出端Gout1之間接通，將第一時(shí)鐘信號(hào)端CK1的信號(hào)傳輸至第一輸出端Gout1，并經(jīng)第一輸出端Gout1輸出。

第一控制模塊108響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，控制第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)谝恍盘?hào)端V1和第二信號(hào)端V2的信號(hào)均為高電平時(shí)，所述第一控制模塊108控制第三電壓端VGL與所述第一輸出端Gout1之間接通，使得第三電壓端VGL的電壓傳輸至所述第一輸出端Gout1，將所述第一輸出端Gout1的電位拉低；

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第一控制模塊108響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制第三電壓端VGL與第一輸出端Gout1不通過(guò)第一控制模塊108接通，以保證第一控制模塊108的設(shè)置不會(huì)影響所述掃描單元在顯示階段的驅(qū)動(dòng)工作，在觸控階段控制第三電壓端VGL與第一輸出端Gout1通過(guò)第一控制模塊108直接接通，使得第一輸出端Gout1維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度。需要說(shuō)明的是，觸控電極可由顯示面板的公共電極復(fù)用，公共電極層分成多個(gè)公共電極單元，采用分時(shí)驅(qū)動(dòng)的方式，將所述公共電極單元復(fù)用為觸控電極單元。

由此可見(jiàn)，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第一控制模塊108，在觸控階段利用第一控制模塊108使第一輸出端Gout1維持低電位，增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

第二掃描單元與第一掃描單元的結(jié)構(gòu)類似，具體的，第二掃描單元中：

第二輸入模塊201響應(yīng)于第三控制端SET2的信號(hào)控制第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)，并響應(yīng)于第四控制端RESET2的信號(hào)控制第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)。其中，第三控制端SET2和第四控制端RESET2的信號(hào)不同時(shí)為高電平，從而使得第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間接通時(shí)，第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間不接通，當(dāng)?shù)诙妷憾薆W與第二上拉節(jié)點(diǎn)P2之間接通時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間不接通，且第一電壓端FW和第二電壓端BW的電平信號(hào)相反，從而使得第一電壓端FW與第二上拉節(jié)點(diǎn)P2接通時(shí)和第二電壓端BW與第二上拉節(jié)點(diǎn)P2接通時(shí)，第二上拉節(jié)點(diǎn)P2為不同電平；

下面繼續(xù)以第一電壓端FW為高電平，第二電壓端BW為低電平，第三電壓端VGL為低電平為例，對(duì)本發(fā)明實(shí)施例所提供的第二掃描單元進(jìn)行描述。

具體的，當(dāng)?shù)谌刂贫薙ET2為高電平，第四控制端RESET2為低電平時(shí)，第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間接通，第一電壓端FW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉高；當(dāng)?shù)谌刂贫薙ET2為低電平，第四控制端RESET2為高電平時(shí)，第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間接通，第二電壓端BW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。

第三輸入模塊209響應(yīng)于第一控制端SET1的信號(hào)，控制第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)。當(dāng)?shù)谝豢刂贫薙ET1的信號(hào)為高電平時(shí)，第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間接通，第三電壓端VGL的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低。

第三上拉控制模塊202響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)，控制第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)，以及第三電壓端VGL與第二生成模塊206之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間接通，第三電壓端VGL的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低；第三電壓端VGL與第二生成模塊206之間接通，第三電壓端VGL的信號(hào)傳輸至第二生成模塊206，第二生成模塊206響應(yīng)于第三電壓端VGL的信號(hào)而無(wú)信號(hào)輸出。

第四上拉控制模塊203響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)，控制第二生成模塊206與第三電壓端VGL之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1的信號(hào)為高電平時(shí)，第三電壓端VGL與第二生成模塊206之間接通，第三電壓端VGL的信號(hào)傳輸至第二生成模塊206，控制第二生成模塊206無(wú)信號(hào)輸出。

第二生成模塊206在第三電壓端VGL與第二生成模塊206不接通時(shí)，響應(yīng)于第二信號(hào)端V2的信號(hào)控制第二信號(hào)端V2與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)，當(dāng)?shù)诙盘?hào)端V2的信號(hào)為高電平時(shí)，第二信號(hào)端V2與第二下拉節(jié)點(diǎn)Q2之間接通，第二信號(hào)端V2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉高，控制第三下拉控制模塊204工作。

第三下拉控制模塊204響應(yīng)于第二下拉節(jié)點(diǎn)Q2的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)以及第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)。當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，且第三電壓端VGL與第二輸出端Gout2之間接通，第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出；當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為低電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間不通過(guò)第三下拉控制模塊204接通，第三電壓端VGL與第二輸出端Gout2之間不通過(guò)第三下拉控制模塊204接通。

第四下拉控制模塊205響應(yīng)于第一下拉節(jié)點(diǎn)Q1的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)以及第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)。當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，且第三電壓端VGL與第二輸出端Gout2之間接通，第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1的信號(hào)為低電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間不通過(guò)第四下拉控制模塊205接通，第三電壓端VGL與第二輸出端Gout2之間不通過(guò)第四下拉控制模塊205接通。

第二輸出模塊207響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)，控制第二時(shí)鐘信號(hào)端CK2與第二輸出端Gout2之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第二時(shí)鐘信號(hào)端CK2與第二輸出端Gout2之間接通，第二時(shí)鐘信號(hào)端CK2的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。

第二控制模塊208響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，控制第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)，當(dāng)?shù)谝恍盘?hào)端V1和第二信號(hào)端V2均為高電平時(shí)，第二控制模塊208控制第三電壓端VGL與第二輸出端Gout2之間接通，使得第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，將第二輸出端Gout2的電位拉低。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第二控制模塊208響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制第三電壓端VGL與第二輸出端Gout2不通過(guò)第二控制模塊208接通，以保證第二控制模塊208的設(shè)置不會(huì)影響所述掃描單元在顯示階段的驅(qū)動(dòng)工作，在觸控階段控制第三電壓端VGL與第二輸出端Gout2通過(guò)第二控制模塊208直接接通，使得第二輸出端Gout2維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度。需要說(shuō)明的是，觸控電極可由觸控顯示面板的公共電極復(fù)用，公共電極層分成多個(gè)公共電極單元，采用分時(shí)驅(qū)動(dòng)的方式，將所述公共電極單元復(fù)用為觸控電極單元。

由此可見(jiàn)，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第二控制模塊208，在觸控階段利用第二控制模塊208使第二輸出端Gout2維持低電位，增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

為了保證所述第一控制模塊108響應(yīng)于所述第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制所述第三電壓端VGL與所述第一輸出端Gout1不通過(guò)所述第一控制模塊108接通，在觸控階段控制所述第三電壓端VGL和所述第一輸出端Gout1之間通過(guò)第一控制模塊108導(dǎo)通；所述第二控制模塊208響應(yīng)于所述第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制所述第三電壓端VGL與所述第二輸出端Gout2之間不通過(guò)第二控制模塊208接通，在觸控階段控制所述第三電壓端VGL和所述第二輸出端Gout2之間通過(guò)第二控制模塊208導(dǎo)通。在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，如圖2所示，所述第一信號(hào)端V1輸入的信號(hào)在第一時(shí)間段T1恒為第一電平信號(hào)H1，在第二時(shí)間段T2具有至少一個(gè)第二電平信號(hào)H2，所述第一電平信號(hào)H1的脈沖寬度大于所述第二電平信號(hào)H2的脈沖寬度；所述第二信號(hào)端V2輸入的信號(hào)在第一時(shí)間段T1具有至少一個(gè)第二電平信號(hào)H2，第二時(shí)間段T2恒為第一電平信號(hào)H1，其中，第一時(shí)間段T1和第二時(shí)間段T2交錯(cuò)設(shè)置。具體的，在本發(fā)明實(shí)施例中，所述第一電平信號(hào)H1和第二電平信號(hào)H2均為高電平信號(hào)，在本發(fā)明的其他實(shí)施例中，所述第一電平信號(hào)和第二電平信號(hào)還可以為低電平信號(hào)，本發(fā)明對(duì)此并不做限定，具體視情況而定。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)具體實(shí)施例中，所述第一時(shí)間段T1和第二時(shí)間段T2的時(shí)長(zhǎng)均為觸控顯示面板中一幀畫面顯示掃描的時(shí)間。由上工作過(guò)程可知，只有所述第一電平信號(hào)和第二電平信號(hào)的重合時(shí)間才為觸控階段工作時(shí)間，故在本發(fā)明實(shí)施例中，當(dāng)需要在在一幀顯示畫面掃描的時(shí)間內(nèi)進(jìn)行N次觸控檢測(cè)時(shí)，只需在所述第二時(shí)間段內(nèi)設(shè)置N個(gè)第二電平信號(hào)即可，其中，N為不小于1的正整數(shù)。

需要說(shuō)明的是，上述實(shí)施例中是以高電位接通，低電位不接通為例對(duì)掃描單元的工作原理進(jìn)行說(shuō)明的，但本發(fā)明對(duì)此并不做限定，具體視情況而定。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，第三電壓端VGL包括第一子電壓端VGL1和第二子電壓端VGL2，其中，第二子電壓端VGL2的電壓小于或等于第一子電壓端VGL1的電壓。需要說(shuō)明的是，當(dāng)?shù)诙与妷憾薞GL2的電壓等于第一子電壓端VGL1的電壓時(shí)，第二子電壓端VGL2和第一子電壓端VGL1可以合并為一個(gè)電壓端。

如圖3所示，圖3為本發(fā)明一個(gè)實(shí)施例所提供的掃描單元的具體結(jié)構(gòu)示意圖，下面結(jié)合圖3對(duì)本發(fā)明實(shí)施所提供的掃描單元的進(jìn)行具體描述。

結(jié)合圖1和圖3，在本發(fā)明實(shí)施例中，第一輸入模塊101包括：第一晶體管M1、第二晶體管M2和第三晶體管M3，第一晶體管M1的控制端電連接第一控制端SET1，第一端電連接第一電壓端FW，第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第一晶體管M1導(dǎo)通，第一電壓端FW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉高。第二晶體管M2的控制端電連接第二控制端RESET1，第一端電連接至第二電壓端BW，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)诙刂贫薘ESET1為高電平時(shí)，第二晶體管M2導(dǎo)通，第二電壓端BW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低；第三晶體管M3的控制端電連接第一控制端SET1，第一端電連接至第二子電壓端VGL2，第二端電連接至第一下拉節(jié)點(diǎn)Q1，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第三晶體管M3導(dǎo)通，第二子電壓端VGL2的電壓傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低。

第二輸入模塊201包括第二十五晶體管M25和第二十六晶體管M26，其中，第二十五晶體管M25的控制端電連接第三控制端SET2，第一端電連接至第一電壓端FW，第二端電連接至第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谌刂贫薙ET2為高電平時(shí)，第二十五晶體管M25導(dǎo)通，第一電壓端FW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉高。第二十六晶體管M26的控制端電連接第四控制端RESET2，第一端電連接至第二電壓端BW，第二端電連接至第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谒目刂贫薘ESET2為高電平時(shí)，第二十六晶體管M26導(dǎo)通，第二電壓端BW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。

第三輸入模塊209包括第二十三晶體管M23，第二十三晶體管M23的控制端電連接第一控制端SET1，第一端電連接第二子電壓端VGL2，第二端電連接至第二下拉節(jié)點(diǎn)Q2，當(dāng)?shù)谝豢刂贫薙ET1的信號(hào)為高電平時(shí)，第二十三晶體管M23導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第一輸入模塊101、第二輸入模塊201和第三輸入模塊209中各晶體管的導(dǎo)通類型相同，即第一晶體管M1、第二晶體管M2、第三晶體管M3、第二十五晶體管M25、第二十六晶體管M26和第二十三晶體管M23的導(dǎo)通類型相同，且本發(fā)明以第一輸入模塊101、第二輸入模塊201和第三輸入模塊209中各晶體管均為N型晶體管為例，對(duì)其工作原理進(jìn)行說(shuō)明。但本發(fā)明對(duì)此并不做限定，在本發(fā)明的其他實(shí)施例中，第一輸入模塊101、第二輸入模塊201和第三輸入模塊209中各晶體管還可以均為P型晶體管，具體視情況而定。

為了便于描述，下面對(duì)掃描單元中各模塊描述時(shí)，均以該模塊中各晶體管為N型晶體管為例進(jìn)行說(shuō)明。

繼續(xù)如圖3所示，第一上拉控制模塊102包括第四晶體管M4和第十三晶體管M13，第四晶體管M4的控制端電連接至第一上拉節(jié)點(diǎn)P1，第一端電連接第二子電壓端VGL2，第二端電連接第一下拉節(jié)點(diǎn)Q1，當(dāng)?shù)谝簧侠?jié)點(diǎn)P1的信號(hào)為高電平時(shí)，第四晶體管M4導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低。第十三晶體管M13的控制端電連接第一上拉節(jié)點(diǎn)P1，第一端電連接第二子電壓端VGL2，第二端電連接至第一生成模塊106，當(dāng)?shù)谝簧侠?jié)點(diǎn)P1的信號(hào)為高電平時(shí)，第十三晶體管M13導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一生成模塊106，控制第一生成模塊106無(wú)信號(hào)輸出。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1的信號(hào)為低電平時(shí)，第四晶體管M4和第十三晶體管M13截止，第二子電壓端VGL2與第一下拉節(jié)點(diǎn)Q1之間不通過(guò)第四晶體管M4接通，第二子電壓端VGL2與第一生成模塊106之間不通過(guò)第十三晶體管M13接通。

第二上拉控制模塊103包括第十二晶體管M12，第十二晶體管M12的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接至第二子電壓端VGL2，第二端電連接至第一生成模塊106，當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第十二晶體管M12導(dǎo)通，第二子電壓端VGL2與第一生成模塊106之間接通，控制第一生成模塊106無(wú)信號(hào)輸出。

相應(yīng)的，第一生成模塊106包括第十晶體管M10和第十一晶體管M11，其中，第十晶體管M10的控制端和第一端均電連接至第一信號(hào)端V1，第二端同時(shí)電連接第一上拉控制模塊102和第二上拉控制模塊103；第十一晶體管M11的控制端電連接第十晶體管M10的第二端，第一端電連接第一信號(hào)端V1，第二端電連接第一下拉節(jié)點(diǎn)Q1。在第二子電壓端VGL2與第一生成模塊106之間不接通的前提下，當(dāng)?shù)谝恍盘?hào)端V1為高電平時(shí)，第十晶體管M10和第十一晶體管M11導(dǎo)通，第一信號(hào)端V1的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1；第一信號(hào)端V1為低電平時(shí)，第十晶體管M10和第十一晶體管M11截止，第一生成模塊106無(wú)信號(hào)輸出。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第十三晶體管M13和第十二晶體管M12的寬長(zhǎng)比大于第十晶體管M10的寬長(zhǎng)比，以使得第十三晶體管M13和第十二晶體管M12相較于第十晶體管M10對(duì)第十一晶體管M11具有優(yōu)先控制權(quán)。

第三上拉控制模塊202包括第二十晶體管M20和第二十一晶體管M21，第二十一晶體管M21的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接第二子電壓端VGL2，第二端電連接第二下拉節(jié)點(diǎn)Q2，當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電平時(shí)，第二十一晶體管M21導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低。第二十晶體管M20的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接第二子電壓端VGL2，第二端電連接至第二生成模塊206，當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第二十晶體管M20導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二生成模塊206，控制第二生成模塊206無(wú)信號(hào)輸出。

第四上拉控制模塊203包括第二十二晶體管M22，第二十二晶體管M22的控制端電連接至第一上拉節(jié)點(diǎn)P1，第一端電連接至第二子電壓端VGL2，第二端電連接至第二生成模塊206。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第二子電壓端VGL2的信號(hào)傳輸至第二生成模塊206，控制第二生成模塊206無(wú)信號(hào)輸出。

相應(yīng)的，第二生成模塊206包括第十九晶體管M19和第二十四晶體管M24，其中，第二十四晶體管M24的控制端和第一端均電連接至第二信號(hào)端V2，第二端同時(shí)電連接第三上拉控制模塊202和第四上拉控制模塊203；第十九晶體管M19的控制端電連接第二十四晶體管M24的第二端，第一端電連接至第二信號(hào)端V2，第二端電連接至第二下拉節(jié)點(diǎn)Q2。在第二子電壓端VGL2與第二生成模塊206之間不接通的前提下，當(dāng)?shù)诙盘?hào)端V2的信號(hào)為高電平時(shí)，第十九晶體管M19和第二十四晶體管M24導(dǎo)通，第二信號(hào)端V2與第二下拉節(jié)點(diǎn)Q2之間接通，第二信號(hào)端V2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第二十二晶體管M22和第二十晶體管M20的寬長(zhǎng)比大于第二十四晶體管M24的寬長(zhǎng)比，以使得第二十二晶體管M22和第二十晶體管M20相較于第二十四晶體管M24具有優(yōu)先控制權(quán)。

在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，第一掃描單元具有一個(gè)輸出端，該輸出端輸出的信號(hào)用于給其對(duì)應(yīng)的柵極線提供掃描信號(hào)，并作為下一級(jí)第一掃描單元的觸發(fā)信號(hào)；第二掃描單元具有一個(gè)輸出端，該輸出端輸出的信號(hào)用于給其對(duì)應(yīng)的柵極線提供掃描信號(hào)，并作為下一級(jí)第二掃描單元的觸發(fā)信號(hào)。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，繼續(xù)如圖3所示，第一下拉控制模塊104包括第五晶體管M5和第六晶體管M6，其中，第五晶體管M5的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第二子電壓端VGL2，第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第五晶體管M5導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。第六晶體管M6的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第一子電壓端VGL1，第二端電連接第一輸出端Gout1，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第六晶體管M6導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第一輸出端Gout1，經(jīng)第一輸出端Gout1輸出。

繼續(xù)如圖3所示，第二下拉控制模塊105包括：第七晶體管M7和第八晶體管M8；其中，第七晶體管M7的控制端電連接至第二下拉節(jié)點(diǎn)Q2，第一端電連接至第二子電壓端VGL2，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第七晶體管M7導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。第八晶體管M8的控制端電連接至第二下拉節(jié)點(diǎn)Q2，第一端電連接至第一子電壓端VGL1，第二端電連接第一輸出端Gout1，當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第八晶體管M8導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第一輸出端Gout1，經(jīng)第一輸出端Gout1輸出。

同理，繼續(xù)如圖3所示，第三下拉控制模塊204包括第十八晶體管M18和第十七晶體管M17，其中，第十八晶體管M18的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十八晶體管M18導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。第十七晶體管M17的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第一子電壓端VGL1，第二端電連接第二輸出端Gout2；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十七晶體管M17導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。

第四下拉控制模塊205包括：第十六晶體管M16和第十四晶體管M14，其中，第十六晶體管M16的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接至第二子電壓端VGL2，第二端電連接至第二上拉節(jié)點(diǎn)P2；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第十六晶體管M16導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。第十四晶體管M14的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接至第一子電壓端VGL1，第二端電連接至第二輸出端Gout2；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第十四晶體管M14導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。

繼續(xù)如圖3所示，第一輸出模塊107包括：第九晶體管M9和第一電容C1，第九晶體管M9的控制端電連接第一上拉節(jié)點(diǎn)P1，第一端連接第一時(shí)鐘信號(hào)端CK1，第二端電連接第一輸出端Gout1；第一電容C1的第一端電連接第一上拉節(jié)點(diǎn)P1，第二端電連接第一輸出端Gout1。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，對(duì)第一電容C1進(jìn)行充電，且第九晶體管M9導(dǎo)通，第一時(shí)鐘信號(hào)端CK1的信號(hào)傳輸至第一輸出端Gout1，經(jīng)第一輸出端Gout1輸出。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為低電平，第一下拉節(jié)點(diǎn)Q1為高電平時(shí)，第九晶體管M9的控制端通過(guò)第五晶體管M5電連接至第二子電壓端VGL2，第二端通過(guò)第六晶體管M6電連接至第一子電壓端VGL1，因此，當(dāng)?shù)诙与妷憾薞GL2和第一子電壓端VGL1電壓相同時(shí)，第九晶體管M9的控制端(即柵極g)和第二端(即漏極d)之間的電壓差為零，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，第九晶體管M9的控制端(即柵極g)和第二端(即漏極d)之間的電壓差小于零。如圖4所示，圖4示出了一個(gè)薄膜晶體管的漏電流Ids隨其柵極與漏極之間的電壓差Vgs的變化曲線示意圖，從圖4可知，一個(gè)晶體管的柵極g和漏極d之間的電壓差Vgs越小，該晶體管的漏電流Ids越小，因此，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，可以有效降低第九晶體管M9的漏電流，避免第九晶體管M9誤打開，提高該掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

同理，繼續(xù)參考圖3，第二輸出模塊207包括：第十五晶體管M15和第二電容C2，第十五晶體管M15的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接第二時(shí)鐘信號(hào)端CK2，第二端電連接第二輸出端Gout2；第二電容C2第一端電連接第二上拉節(jié)點(diǎn)P2，第二端電連接第二輸出端Gout2。當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電平時(shí)，對(duì)第二電容C2進(jìn)行充電，且第十五晶體管M15導(dǎo)通，第二時(shí)鐘信號(hào)端CK2的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙侠?jié)點(diǎn)P2為低電平，第二下拉節(jié)點(diǎn)Q2為高電平時(shí)，第十五晶體管M15的控制端通過(guò)第十八晶體管M18電連接至第二子電壓端VGL2，第二端通過(guò)第十七晶體管M17電連接至第一子電壓端VGL1，因此，當(dāng)?shù)诙与妷憾薞GL2和第一子電壓端VGL1電壓相同時(shí)，第十五晶體管M15的控制端(即柵極)和第二端(即漏極)之間的電壓差為零，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，第十五晶體管M15的控制端(即柵極)和第二端(即漏極)之間的電壓差小于零。由圖4可知，一個(gè)晶體管的柵極和漏極之間的電壓差越小，該晶體管的漏電流越小，因此，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，可以有效降低第十五晶體管M15的漏電流，避免第十五晶體管M15誤打開，提高該掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

繼續(xù)如圖3所示，所述第一控制模塊108包括第二十七晶體管M27和第二十八晶體管M28，所述第二十七晶體管M27的控制端電連接至所述第一信號(hào)端V1，第一端電連接至所述第一子電壓端VGL1，第二端電連接至所述第二十八晶體管M28的第一端；所述第二十八晶體管M28的控制端電連接至所述第二信號(hào)端V2，第二端電連接至所述第一輸出端Gout1；當(dāng)?shù)谝恍盘?hào)端V1為高電平且第二信號(hào)端V2也為高電平時(shí)，第二十七晶體管M27導(dǎo)通，第二十八晶體管M28導(dǎo)通，第一子電壓端VGL1的信號(hào)經(jīng)第二十七晶體管M27傳輸至第二十八晶體管M28的第一端，并將第二十八晶體管M28傳輸至第一輸出端Gout1，將第一輸出端Gout1的電位拉低。

需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，也可以所述第二十七晶體管M27的控制端電連接至第二信號(hào)端V2，第二十八晶體管M28的控制端電連接至第一信號(hào)端V1，其他電連接關(guān)系不變，本發(fā)明對(duì)此并不做限定，具體視情況而定。

同理，所述第二控制模塊208包括第三十五晶體管M35和第三十六晶體管M36，所述第三十五晶體管M35的控制端電連接至所述第一信號(hào)端V1，第一端電連接所述第一子電壓端VGL1，第二端電連接至所述第三十六晶體管M36的第一端；所述第三十六晶體管M36的控制端電連接至所述第二信號(hào)端V2，第二端電連接至所述第二輸出端Gout2。當(dāng)?shù)谝恍盘?hào)端V1為高電平且第二信號(hào)端V2也為高電平時(shí)，第三十五晶體管M35導(dǎo)通，第三十六晶體管M36導(dǎo)通，第一子電壓端VGL1的信號(hào)經(jīng)第三十五晶體管M35傳輸至第三十六晶體管M36的第一端，并將第三十六晶體管M36傳輸至第二輸出端Gout2，將第二輸出端Gout2的電位拉低。

需要說(shuō)明的是，在本發(fā)明的其他實(shí)施例中，也可以所述第三十五晶體管M35的控制端電連接至第二信號(hào)端V2，第三十六晶體管M36的控制端電連接至第一信號(hào)端V1，其他電連接關(guān)系不變，本發(fā)明對(duì)此并不做限定，具體視情況而定。

在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，如圖5所示，所述掃描單元還包括第五控制端RST，所述第一掃描單元還包括：第七控制模塊110，第七控制模塊110響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，從而使得第一上拉節(jié)點(diǎn)P1的電位快速拉低。

同理，第二掃描單元還包括第八控制模塊210，第八控制模塊210響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，從而使得第二上拉節(jié)點(diǎn)P2電位快速拉低。

具體的，如圖6所示，第七控制模塊110包括：第三十七晶體管M37，第三十七晶體管M37的控制端電連接第五控制端RST，第一端電連接至第二子電壓端VGL2，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十七晶體管M37導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

同理，第八控制模塊210包括：第三十八晶體管M38，第三十八晶體管M38的控制端電連接第五控制端RST，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十八晶體管M38導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

如圖7所示，圖7示出了本發(fā)明另一個(gè)實(shí)施例所提供的掃描單元的電路結(jié)構(gòu)示意圖。在本發(fā)明實(shí)施例中，第一輸出端Gout1包括：第一子輸出端Gout11和第二子輸出端Gout12；其中，第一子輸出端Gout11的信號(hào)用于為其電連接的柵極線提供掃描信號(hào)，第二子輸出端Gout12輸出的信號(hào)作為下一級(jí)第一掃描單元的觸發(fā)信號(hào)。同理，第二輸出端Gout2包括第三子輸出端Gout21和第四子輸出端Gout22。其中，第三子輸出端Gout21輸出的信號(hào)用于為其電連接的柵極線提供掃描信號(hào)，第四子輸出端Gout22輸出的信號(hào)用于作為下一級(jí)第二掃描單元的觸發(fā)信號(hào)。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第一子輸出端Gout11和第二子輸出端Gout12并不是由第一掃描單元中同一等電位點(diǎn)直接分支出來(lái)的兩個(gè)子輸出端，而是第一掃描單元的兩個(gè)獨(dú)立的輸出端。同理，第三子輸出端Gout21和第四子輸出端Gout22也不是由第二掃描單元中同一等電位點(diǎn)直接分支出來(lái)的兩個(gè)子輸出端，而是第二掃描單元的兩個(gè)獨(dú)立的輸出端。

還需要說(shuō)明的是，由于在本實(shí)施例中，第一輸入模塊101、第二輸入模塊201、第三輸入模塊209、第一上拉控制模塊102、第二上拉控制模塊103、第三上拉控制模塊202、第四上拉控制模塊203、第一生成模塊106、第二生成模塊206均與上述實(shí)施例相同，對(duì)此，本實(shí)施例不再重復(fù)贅述。下面僅對(duì)兩個(gè)實(shí)施例中不同的部分進(jìn)行描述。

繼續(xù)如圖7所示，第一下拉控制模塊104包括：第五晶體管M5、第六晶體管M6和第三十一晶體管M31，第五晶體管M5的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第二子電壓端VGL2，第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第五晶體管M5導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。第六晶體管M6的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第一子電壓端VGL1，第二端電連接第一子輸出端Gout11，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第六晶體管M6導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第一子輸出端Gout11，經(jīng)第一輸出端Gout1輸出給其對(duì)應(yīng)的柵極線。第三十一晶體管M31的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第二子電壓端VGL2，第二端電連接第二子輸出端Gout12，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第三十一晶體管M31導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二子輸出端Gout12，經(jīng)第二子輸出端Gout12輸出給下一級(jí)第一掃描單元。

第二下拉控制模塊105包括：第七晶體管M7、第八晶體管M8和第三十晶體管M30，其中，第七晶體管M7的控制端電連接至第二下拉節(jié)點(diǎn)Q2，第一端電連接至第二子電壓端VGL2，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為高電平時(shí)，第七晶體管M7導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。第八晶體管M8的控制端電連接至第二下拉節(jié)點(diǎn)Q2，第一端電連接至第一子電壓端VGL1，第二端電連接第一子輸出端Gout11，當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第八晶體管M8導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第一子輸出端Gout11，經(jīng)第一子輸出端Gout11輸出給其對(duì)應(yīng)的柵極線。第三十晶體管M30的控制端電連接至第二下拉節(jié)點(diǎn)Q2，第一端電連接至第二子電壓端VGL2，第二端電連接至第二子輸出端Gout12，當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為高電平時(shí)，第三十晶體管M30導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二子輸出端Gout12，經(jīng)第二子輸出端Gout12傳輸給第一級(jí)第一掃描單元。

同理，第三下拉控制模塊204包括：包括：第十八晶體管M18、第十七晶體管M17和第三十三晶體管M33，其中，第十八晶體管M18的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十八晶體管M18導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。第十七晶體管M17的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第一子電壓端VGL1，第二端電連接第三子輸出端Gout21，當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十七晶體管M17導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第三子輸出端Gout21，經(jīng)第三子輸出端Gout21輸出給其對(duì)應(yīng)的柵極線。第三十三晶體管M33的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第二子電壓端VGL2，第二端電連接第四子輸出端Gout22；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第三十三晶體管M33導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第四子輸出端Gout22，經(jīng)第四子輸出端Gout22輸出給下一級(jí)第二掃描單元。

第四下拉控制模塊205包括：第十六晶體管M16、第十四晶體管M14和第三十四晶體管M34，其中，第十六晶體管M16的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接至第二子電壓端VGL2，第二端電連接至第二上拉節(jié)點(diǎn)P2；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第十六晶體管M16導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。

第十四晶體管M14的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接至第一子電壓端VGL1，第二端電連接至第三子輸出端Gout21；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第十四晶體管M14導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第三子輸出端Gout21，經(jīng)第三子輸出端Gout21傳輸給其對(duì)應(yīng)的柵極線。

第三十四晶體管M34的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接至第二子電壓端VGL2，第二端電連接至第四子輸出端Gout22。當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第三十四晶體管M34導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第四子輸出端Gout22，經(jīng)第四子輸出端Gout22輸出給下一級(jí)的第二掃描單元。

繼續(xù)如圖7所示，第一輸出模塊107包括第九晶體管M9、第一電容C1和第二十九晶體管M29，第九晶體管M9的控制端電連接第一上拉節(jié)點(diǎn)P1，第一端連接第一時(shí)鐘信號(hào)端CK1，第二端電連接第一子輸出端Gout11；當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第九晶體管M9導(dǎo)通，第一時(shí)鐘信號(hào)端CK1的信號(hào)傳輸至第一子輸出端Gout11，經(jīng)第一子輸出端Gout11傳輸給其對(duì)應(yīng)的柵極線。

第一電容C1的第一端電連接第一上拉節(jié)點(diǎn)P1，第二端電連接第一子輸出端Gout11；當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，開始對(duì)第一電容C1進(jìn)行充電。

第二十九晶體管M29的控制端電連接第一上拉節(jié)點(diǎn)P1，第一端電連接第一時(shí)鐘信號(hào)端CK1，第二端電連接第二子輸出端Gout12；當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第二十九晶體管M29導(dǎo)通，第一時(shí)鐘信號(hào)端CK1的信號(hào)傳輸至第二子輸出端Gout12，經(jīng)第二子輸出端Gout12輸出給下一級(jí)第一掃描單元，作為下一級(jí)第一掃描單元的觸發(fā)信號(hào)。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為低電平，第一下拉節(jié)點(diǎn)Q1為高電平時(shí)，第九晶體管M9的控制端通過(guò)第五晶體管M5電連接至第二子電壓端VGL2，第二端通過(guò)第六晶體管M6電連接至第一子電壓端VGL1，因此，當(dāng)?shù)诙与妷憾薞GL2和第一子電壓端VGL1電壓相同時(shí)，第九晶體管M9的控制端(即柵極g)和第二端(即漏極d)之間的電壓差為零，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，第九晶體管M9的控制端(即柵極g)和第二端(即漏極d)之間的電壓差小于零。從圖4可知，一個(gè)晶體管的柵極g和漏極d之間的電壓差Vgs越小，該晶體管的漏電流Ids越小，因此，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，可以有效降低第九晶體管M9的漏電流，避免第九晶體管M9誤打開，提高該掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

另外，第二子電壓端VGL2的信號(hào)會(huì)經(jīng)第二子輸出端Gout12輸出給下一級(jí)第一掃描單元的第一控制端SET1，從而使得第一晶體管M1的控制端電連接第二子電壓端VGL2，而第一晶體管M1的第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為低電平，第一下拉節(jié)點(diǎn)Q1為高電平時(shí)，第一上拉節(jié)點(diǎn)P1被拉低至第二子電壓端VGL2的電壓。此時(shí)，第一晶體管M1的控制端(柵極)和第二端(漏極)之間的電壓差為零。而根據(jù)圖4可知，一個(gè)晶體管的柵極和漏極之間的電壓差越小，該晶體管的漏電流越小，因此，在本發(fā)明實(shí)施例中，第二子電壓端VGL2的電壓小于第一子電壓端VGL1的電壓，在有效降低第九晶體管M9的漏電流的同時(shí)，設(shè)置第二子電壓端VGL2的信號(hào)經(jīng)第二子輸出端Gout12輸出給下一級(jí)第一掃描單元的第一控制端SET1，有助于減小第一晶體管M1的漏電流，從而避免第一晶體管M1誤打開，影響第一上拉節(jié)點(diǎn)P1的電位，從而影響該掃描單元及包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

同理，第二輸出模塊207包括：第十五晶體管M15、第二電容C2和第三十二晶體管M32，第十五晶體管M15的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接第二時(shí)鐘信號(hào)端CK2，第二端電連接第三子輸出端Gout21；當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電平時(shí)，第十五晶體管M15導(dǎo)通，第二時(shí)鐘信號(hào)端CK2的信號(hào)傳輸至第三子輸出端Gout21，經(jīng)第三子輸出端Gout21輸出給其對(duì)應(yīng)的柵極線，為其對(duì)應(yīng)的柵極線提供掃描信號(hào)。

第二電容C2第一端電連接第二上拉節(jié)點(diǎn)P2，第二端電連接第三子輸出端Gout21；當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電平時(shí)，開始對(duì)第二電容進(jìn)行充電。

第三十二晶體管M32的控制端電連接第二上拉節(jié)點(diǎn)P2，第一端電連接第二時(shí)鐘信號(hào)端CK2，第二端電連接第四子輸出端Gout22。當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電平時(shí)，第三十二晶體管M32導(dǎo)通，第二時(shí)鐘信號(hào)端CK2的信號(hào)傳輸至第四子輸出端Gout22，經(jīng)第四子輸出端Gout22傳輸給下一級(jí)第二掃描單元，作為下一級(jí)第二掃描單元的觸發(fā)信號(hào)。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙侠?jié)點(diǎn)P2為低電平，第二下拉節(jié)點(diǎn)Q2為高電平時(shí)，第十五晶體管M15的控制端通過(guò)第十八晶體管M18電連接至第二子電壓端VGL2，第二端還通過(guò)第十七晶體管M17電連接至第一子電壓端VGL1，因此，當(dāng)?shù)诙与妷憾薞GL2和第一子電壓端VGL1電壓相同時(shí)，第十五晶體管M15的控制端(即柵極)和第二端(即漏極)之間的電壓差為零，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，第十五晶體管M15的控制端(即柵極)和第二端(即漏極)之間的電壓差小于零。由圖4可知，一個(gè)晶體管的柵極和漏極之間的電壓差越小，該晶體管的漏電流越小，因此，在本發(fā)明實(shí)施例中，當(dāng)?shù)诙与妷憾薞GL2的電壓小于第一子電壓端VGL1的電壓時(shí)，可以有效降低第十五晶體管M15的漏電流，避免第十五晶體管M15誤打開，提高該掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

另外，第二子電壓端VGL2的信號(hào)會(huì)經(jīng)第四子輸出端Gout22輸出給下一級(jí)第二掃描單元的第三控制端SET2，從而使得第二十五晶體管M25的控制端電連接第二子電壓端VGL2，而第二十五晶體管M25的第二端電連接第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)诙侠?jié)點(diǎn)P2為低電平，第二下拉節(jié)點(diǎn)Q2為高電平時(shí)，第二上拉節(jié)點(diǎn)P2被拉低至第二子電壓端VGL2的電壓。此時(shí)，第二十五晶體管M25的控制端(柵極)和第二端(漏極)之間的電壓差為零。而根據(jù)圖4可知，一個(gè)晶體管的柵極和漏極之間的電壓差越小，該晶體管的漏電流越小，因此，在本發(fā)明實(shí)施例中，第二子電壓端VGL2的電壓小于第一子電壓端VGL1的電壓，在有效降低第十五晶體管M15的漏電流的同時(shí)，設(shè)置第二子電壓端VGL2的信號(hào)經(jīng)第四子輸出端Gout22輸出給下一級(jí)第二掃描單元的第三控制端SET2，有助于減小第二十五晶體管M25的漏電流，從而避免第二十五晶體管M25誤打開，影響第二上拉節(jié)點(diǎn)P2的電位，從而影響該掃描單元及包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

繼續(xù)如圖7所示，所述第一控制模塊108包括第二十七晶體管M27和第二十八晶體管M28，所述第二十七晶體管M27的控制端電連接至所述第一信號(hào)端V1，第一端電連接至所述第一子電壓端VGL1，第二端電連接至所述第二十八晶體管M28的第一端；所述第二十八晶體管M28的控制端電連接至所述第二信號(hào)端V2，第二端電連接至所述第一子輸出端Gout11；當(dāng)?shù)谝恍盘?hào)端V1為高電平且第二信號(hào)端V2也為高電平時(shí)，第二十七晶體管M27導(dǎo)通，第二十八晶體管M28導(dǎo)通，第一子電壓端VGL1的信號(hào)經(jīng)第二十七晶體管M27傳輸至第二十八晶體管M28的第一端，并將第二十八晶體管M28傳輸至第一子輸出端Gout11，將第一子輸出端Gout11的電位拉低。

同理，所述第二控制模塊208包括第三十五晶體管M35和第三十六晶體管M36，所述第三十五晶體管M36的控制端電連接至所述第一信號(hào)端V1，第一端電連接所述第一子電壓端VGL1，第二端電連接至所述第三十六晶體管M36的第一端；所述第三十六晶體管M36的控制端電連接至所述第二信號(hào)端V2，第二端電連接至所述第三子輸出端Gout21。當(dāng)?shù)谝恍盘?hào)端V1為高電平且第二信號(hào)端V2也為高電平時(shí)，第三十五晶體管M35導(dǎo)通，第三十六晶體管M36導(dǎo)通，第一子電壓端VGL1的信號(hào)經(jīng)第三十五晶體管M35傳輸至第三十六晶體管M36的第一端，并將第三十六晶體管M36傳輸至第三子輸出端Gout21，將第三子輸出端Gout21的電位拉低。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，如圖8所示，所述掃描單元還包括第五控制端，所述第一掃描單元還包括：第七控制模塊110，第七控制模塊110響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，從而使得第一上拉節(jié)點(diǎn)P1的電位快速拉低。

同理，第二掃描單元還包括第八控制模塊210，第八控制模塊210響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，從而使得第二上拉節(jié)點(diǎn)P2電位快速拉低。

具體的，繼續(xù)如圖8所示，第七控制模塊110包括：第三十七晶體管M37，第三十七晶體管M37的控制端電連接第五控制端RST，第一端電連接至第二子電壓端VGL2，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十七晶體管M37導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

同理，第八控制模塊210包括：第三十八晶體管M38，第三十八晶體管M38的控制端電連接第五控制端RST，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十八晶體管M38導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，定義相鄰兩級(jí)掃描單元為第i級(jí)掃描單元和第i+1級(jí)掃描單元，i為不大于n的正整數(shù)；如圖9所示，圖9示出了本發(fā)明一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，其中，

第i級(jí)掃描單元的第一輸出端Gout1與第i+1級(jí)掃描單元的第一控制端SET1相連，第i+1級(jí)掃描單元的第一輸出端Gout1與第i級(jí)掃描單元的第二控制端RESET1相連；

第i級(jí)掃描單元的第二輸出端Gout2與第i+1級(jí)掃描單元的第三控制端SET2相連，第i+1級(jí)掃描單元的第二輸出端Gout2與第i級(jí)掃描單元的第四控制端RESET2相連；

以及，奇數(shù)級(jí)掃描單元的第一時(shí)鐘信號(hào)端CK1為同一信號(hào)端、且第二時(shí)鐘信號(hào)端CK2為同一信號(hào)端，偶數(shù)級(jí)掃描單元的第一時(shí)鐘信號(hào)端CK1為同一信號(hào)端、且第二時(shí)鐘信號(hào)端CK2為同一信號(hào)端。

如圖10所示，圖10示出了本發(fā)明另一個(gè)實(shí)施例所提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明實(shí)施例中，第一輸出端Gout1包括第一子輸出端Gout11和第二子輸出端Gout12，第二輸出端Gout2包括第三子輸出端Gout21和第四子輸出端Gout22，

第i級(jí)掃描單元的第二子輸出端Gout12與第i+1級(jí)掃描單元的第一控制端SET1相連，第i+1級(jí)掃描單元的第二子輸出端Gout12與第i級(jí)掃描單元的第二控制端RESET1相連；

第i級(jí)掃描單元的第四子輸出端Gout22與第i+1級(jí)掃描單元的第三控制端SET2相連，第i+1級(jí)掃描單元的第四子輸出端Gout22與第i級(jí)掃描單元的第四控制端RESET2相連。

需要說(shuō)明的是，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，第一級(jí)掃描單元的第一控制端SET1和第三控制端SET2均通過(guò)外接信號(hào)提供初始的控制信號(hào)。第一信號(hào)端和第二信號(hào)端輸出的信號(hào)為幀反轉(zhuǎn)信號(hào)；即，在柵極驅(qū)動(dòng)電路掃描完畢一幀畫面后，第一信號(hào)端和第二信號(hào)端輸出的信號(hào)各自反相。

綜上，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第一控制模塊和第二控制模塊，在觸控階段利用第一控制模塊使第一輸出端維持低電位，同時(shí)利用第二控制模塊使第二輸出端維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度，并且增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

此外，本發(fā)明實(shí)施例還提供了另一種柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路包括n級(jí)掃描單元，所述n級(jí)掃描單元為第一級(jí)掃描單元至第n級(jí)掃描單元，n為不小于2的整數(shù)；如圖11所示，每一級(jí)掃描單元包括：第一掃描單元、第二掃描單元、第一電壓端FW、第二電壓端BW、第三電壓端VGL、控制節(jié)點(diǎn)M；

所述第一掃描單元包括：第一輸入模塊101、第一上拉控制模塊102、第二上拉控制模塊103、第一生成模塊106、第一下拉控制模塊104、第二下拉控制模塊105、第一上拉節(jié)點(diǎn)P1、第一下拉節(jié)點(diǎn)Q1、第一信號(hào)端V1、第一時(shí)鐘信號(hào)端CK1和第一輸出模塊107、第一控制模塊108、第三控制模塊111、第一控制端SET1、第二控制端RESET1；

第二掃描單元包括：第二輸入模塊201、第三上拉控制模塊202、第四上拉控制模塊203、第二生成模塊206、第三下拉控制模塊204、第四下拉控制模塊205、第二上拉節(jié)點(diǎn)P2、第二下拉節(jié)點(diǎn)Q2、第三控制端SET2、第四控制端RESET2、第二信號(hào)端V2、第二時(shí)鐘信號(hào)端CK2和第二輸出模塊207、第二控制模塊208、第四控制模塊211。

在本發(fā)明實(shí)施中，所述第一輸入模塊101響應(yīng)于第一控制端SET1的信號(hào)控制第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)以及第一電壓端FW與控制節(jié)點(diǎn)M之間的接通狀態(tài)，并響應(yīng)于第二控制端RESET1的信號(hào)控制第二電壓端BW與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)。其中，第一控制端SET1和第二控制端RESET1的信號(hào)不同時(shí)為高電平，從而使得第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間接通時(shí)，第二電壓端BW與第一上拉節(jié)點(diǎn)P1之間不接通，當(dāng)?shù)诙妷憾薆W與第一上拉節(jié)點(diǎn)P1之間接通時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間不接通，且第一電壓端FW和第二電壓端BW輸出信號(hào)的電平相反，從而使得第一電壓端FW與第一上拉節(jié)點(diǎn)P1接通時(shí)和第二電壓端BW與第一上拉節(jié)點(diǎn)P1接通時(shí)，第一上拉節(jié)點(diǎn)P1為不同電平。

下面以第一電壓端FW為高電平，第二電壓端BW為低電平，第三電壓端VGL為低電平為例，對(duì)本發(fā)明實(shí)施例所提供的第一掃描單元進(jìn)行描述。

具體的，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第二控制端RESET1為低電平時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間接通，第一電壓端FW與控制節(jié)點(diǎn)M之間接通，第一電壓端FW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1和控制節(jié)點(diǎn)M，將第一上拉節(jié)點(diǎn)P1和控制節(jié)點(diǎn)M的電位拉高。當(dāng)?shù)谝豢刂贫薙ET1為低電平，第二控制端RESET1為高電平時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間截止，第一電壓端FW與控制節(jié)點(diǎn)M之間截止，第二電壓端BW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。

繼續(xù)如圖11所示，第一上拉控制模塊102響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)控制第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間的接通狀態(tài)以及第三電壓端VGL與第一生成模塊106之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間接通，第三電壓端VGL的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低，第三電壓端VGL與第一生成模塊106之間接通，控制第一生成模塊106無(wú)信號(hào)輸出。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為低電平時(shí)，第一下拉節(jié)點(diǎn)Q1與第三電壓端VGL之間不通過(guò)第一上拉控制模塊102接通，第三電壓端VGL與第一生成模塊106之間也不通過(guò)第一上拉控制模塊102接通，第一上拉控制模塊102對(duì)第一生成模塊106的信號(hào)輸出不起控制作用。

第二上拉控制模塊103響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)控制第三電壓端VGL與第一生成模塊106之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2為高電位時(shí)，第三電壓端VGL與第一生成模塊106之間接通，控制第一生成模塊106無(wú)信號(hào)輸出，當(dāng)?shù)诙侠?jié)點(diǎn)P2為低電位時(shí)，第三電壓端VGL與第一生成模塊106之間不通過(guò)第二上拉控制模塊103接通，第二上拉控制模塊103對(duì)第一生成模塊106的信號(hào)輸出不起控制作用。

第一生成模塊106在第三電壓端VGL與第一生成模塊106之間不接通時(shí)，響應(yīng)于第一信號(hào)端V1的信號(hào)控制第一信號(hào)端V1與第一下拉節(jié)點(diǎn)Q1之間的接通狀態(tài)。在第三電壓端VGL與第一生成模塊106之間不接通的前提下，當(dāng)?shù)谝恍盘?hào)端V1與第一下拉節(jié)點(diǎn)Q1之間接通時(shí)，將第一信號(hào)端V1輸出的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1控制第一下拉控制模塊104的工作；當(dāng)?shù)谌妷憾薞GL與第一生成模塊106之間接通時(shí)，第一生成模塊106響應(yīng)于第三電壓端VGL的信號(hào)而無(wú)信號(hào)輸出。

第一下拉控制模塊104響應(yīng)于第一下拉節(jié)點(diǎn)Q1的信號(hào)控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)、第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)以及第三電壓端VGL與控制節(jié)點(diǎn)M之間的接通狀態(tài)。具體的，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，并維持低電位，第三電壓端VGL與第一輸出端Gout1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一輸出端Gout1，并經(jīng)第一輸出端Gout1輸出，第三電壓端VGL與控制節(jié)點(diǎn)M之間接通，將第三電壓端VGL的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低，并維持低電位；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為低電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間不通過(guò)第一下拉控制模塊104接通，第三電壓端VGL與第一輸出端Gout1之間不通過(guò)第一下拉控制模塊104接通，第三電壓端VGL與控制節(jié)點(diǎn)M之間不通過(guò)第一下拉控制模塊104接通。

第二下拉控制模塊105響應(yīng)于第二下拉節(jié)點(diǎn)Q2的信號(hào)控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)以及第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，并維持低電位，且第三電壓端VGL與第一輸出端Gout1之間接通，將第三電壓端VGL的信號(hào)傳輸至第一輸出端Gout1，從第一輸出端Gout1輸出；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為低電位時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間不通過(guò)第二下拉控制模塊105接通且第三電壓端VGL與第一輸出端Gout1之間不通過(guò)第二下拉控制模塊105接通。

第一輸出模塊107響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)控制第一時(shí)鐘信號(hào)端CK1與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1為高電平時(shí)，第一輸出模塊107控制第一時(shí)鐘信號(hào)端CK1與第一輸出端Gout1之間接通，將第一時(shí)鐘信號(hào)端CK1的信號(hào)傳輸至第一輸出端Gout1，并經(jīng)第一輸出端Gout1輸出。

第一控制模塊108響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，控制第三電壓端VGL與第一輸出端Gout1之間的接通狀態(tài)。當(dāng)?shù)谝恍盘?hào)端V1和第二信號(hào)端V2的信號(hào)均為高電平時(shí)，所述第一控制模塊108控制第三電壓端VGL與所述第一輸出端Gout1之間接通，使得第三電壓端VGL的電壓傳輸至所述第一輸出端Gout1，將所述第一輸出端Gout1的電位拉低；

所述第三控制模塊111響應(yīng)于所述控制節(jié)點(diǎn)M的信號(hào)，控制所述第三電壓端VGL與所述第一下拉節(jié)點(diǎn)Q1之間的接通狀態(tài)，當(dāng)所述控制節(jié)點(diǎn)M為高電平時(shí)，第三電壓端VGL與第一下拉節(jié)點(diǎn)Q1接通，將第一下拉節(jié)點(diǎn)Q1的電位拉低。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第一控制模塊108響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制第三電壓端VGL與第一輸出端Gout1不通過(guò)第一控制模塊108接通，以保證第一控制模塊108的設(shè)置不會(huì)影響所述掃描單元在顯示階段的驅(qū)動(dòng)工作，在觸控階段控制第三電壓端VGL與第一輸出端Gout1通過(guò)第一控制模塊108直接接通，使得第一輸出端Gout1維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度。

由此可見(jiàn)，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第一控制模塊108，在觸控階段利用第一控制模塊108使第一輸出端Gout1維持低電位，增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

第二掃描單元與第一掃描單元的結(jié)構(gòu)類似，具體的，第二掃描單元中：

第二輸入模塊201響應(yīng)于第三控制端SET2的信號(hào)控制第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)，并響應(yīng)于第四控制端RESET2的信號(hào)控制第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)以及第二電壓端BW與控制節(jié)點(diǎn)M之間的接通狀態(tài)。其中，第三控制端SET2和第四控制端RESET2的信號(hào)不同時(shí)為高電平，從而使得第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間接通時(shí)，第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間不接通，當(dāng)?shù)诙妷憾薆W與第二上拉節(jié)點(diǎn)P2之間接通時(shí)，第一電壓端FW與第一上拉節(jié)點(diǎn)P1之間不接通，且第一電壓端FW和第二電壓端BW的電平信號(hào)相反，從而使得第一電壓端FW與第二上拉節(jié)點(diǎn)P2接通時(shí)和第二電壓端BW與第二上拉節(jié)點(diǎn)P2接通時(shí)，第二上拉節(jié)點(diǎn)P2為不同電平；

下面繼續(xù)以第一電壓端FW為高電平，第二電壓端BW為低電平，第三電壓端VGL為低電平為例，對(duì)本發(fā)明實(shí)施例所提供的第二掃描單元進(jìn)行描述。

具體的，當(dāng)?shù)谌刂贫薙ET2為高電平，第四控制端RESET2為低電平時(shí)，第一電壓端FW與第二上拉節(jié)點(diǎn)P2之間接通，第一電壓端FW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉高；當(dāng)?shù)谌刂贫薙ET2為低電平，第四控制端RESET2為高電平時(shí)，第二電壓端BW與第二上拉節(jié)點(diǎn)P2之間接通，第二電壓端BW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，第二電壓端BW與控制節(jié)點(diǎn)M之間接通，第二電壓端BW的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低。

第三上拉控制模塊202響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)，控制第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)，以及第三電壓端VGL與第二生成模塊206之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間接通，第三電壓端VGL的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低；第三電壓端VGL與第二生成模塊206之間接通，第三電壓端VGL的信號(hào)傳輸至第二生成模塊206，第二生成模塊206響應(yīng)于第三電壓端VGL的信號(hào)而無(wú)信號(hào)輸出。

第四上拉控制模塊203響應(yīng)于第一上拉節(jié)點(diǎn)P1的信號(hào)，控制第二生成模塊206與第三電壓端VGL之間的接通狀態(tài)。當(dāng)?shù)谝簧侠?jié)點(diǎn)P1的信號(hào)為高電平時(shí)，第三電壓端VGL與第二生成模塊206之間接通，第三電壓端VGL的信號(hào)傳輸至第二生成模塊206，控制第二生成模塊206無(wú)信號(hào)輸出。

第二生成模塊206在第三電壓端VGL與第二生成模塊206不接通時(shí)，響應(yīng)于第二信號(hào)端V2的信號(hào)控制第二信號(hào)端V2與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)，當(dāng)?shù)诙盘?hào)端V2的信號(hào)為高電平時(shí)，第二信號(hào)端V2與第二下拉節(jié)點(diǎn)Q2之間接通，第二信號(hào)端V2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉高，控制第三下拉控制模塊204工作。

第三下拉控制模塊204響應(yīng)于第二下拉節(jié)點(diǎn)Q2的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)、第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)以及第三電壓端VGL與控制節(jié)點(diǎn)M之間的接通狀態(tài)。當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，第三電壓端VGL與第二輸出端Gout2之間接通，第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出，第三電壓端VGL與控制節(jié)點(diǎn)M之間接通，第三電壓端VGL的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低；當(dāng)?shù)诙吕?jié)點(diǎn)Q2的信號(hào)為低電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間不通過(guò)第三下拉控制模塊204接通，第三電壓端VGL與第二輸出端Gout2之間不通過(guò)第三下拉控制模塊204接通，第三電壓端VGL與控制節(jié)點(diǎn)M之間不通過(guò)第三下拉控制模塊204接通。

第四下拉控制模塊205響應(yīng)于第一下拉節(jié)點(diǎn)Q1的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)以及第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)。當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，且第三電壓端VGL與第二輸出端Gout2之間接通，第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出；當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1的信號(hào)為低電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間不通過(guò)第四下拉控制模塊205接通，第三電壓端VGL與第二輸出端Gout2之間不通過(guò)第四下拉控制模塊205接通。

第二輸出模塊207響應(yīng)于第二上拉節(jié)點(diǎn)P2的信號(hào)，控制第二時(shí)鐘信號(hào)端CK2與第二輸出端Gout2之間的接通狀態(tài)。當(dāng)?shù)诙侠?jié)點(diǎn)P2的信號(hào)為高電平時(shí)，第二時(shí)鐘信號(hào)端CK2與第二輸出端Gout2之間接通，第二時(shí)鐘信號(hào)端CK2的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。

第二控制模塊208響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，控制第三電壓端VGL與第二輸出端Gout2之間的接通狀態(tài)，當(dāng)?shù)谝恍盘?hào)端V1和第二信號(hào)端V2均為高電平時(shí)，第二控制模塊208控制第三電壓端VGL與第二輸出端Gout2之間接通，使得第三電壓端VGL的信號(hào)傳輸至第二輸出端Gout2，將第二輸出端Gout2的電位拉低。

第四控制模塊211響應(yīng)于控制節(jié)點(diǎn)M的信號(hào)，控制第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間的接通狀態(tài)，當(dāng)控制節(jié)點(diǎn)M的信號(hào)為高電平時(shí)，第三電壓端VGL與第二下拉節(jié)點(diǎn)Q2之間接通，第三電壓端VGL的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低。

需要說(shuō)明的是，在本發(fā)明實(shí)施例中，第二控制模塊208響應(yīng)于第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制第三電壓端VGL與第二輸出端Gout2不通過(guò)第二控制模塊208接通，以保證第二控制模塊208的設(shè)置不會(huì)影響所述掃描單元在顯示階段的驅(qū)動(dòng)工作，在觸控階段控制第三電壓端VGL與第二輸出端Gout2通過(guò)第二控制模塊208直接接通，使得第二輸出端Gout2維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度。

由此可見(jiàn)，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第二控制模塊208，在觸控階段利用第二控制模塊208使第二輸出端Gout2維持低電位，增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

為了保證所述第一控制模塊108響應(yīng)于所述第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制所述第三電壓端VGL與所述第一輸出端Gout1不通過(guò)所述第一控制模塊108接通，在觸控階段控制所述第三電壓端VGL和所述第一輸出端Gout1之間通過(guò)第一控制模塊108導(dǎo)通；所述第二控制模塊208響應(yīng)于所述第一信號(hào)端V1和第二信號(hào)端V2的信號(hào)，在顯示階段控制所述第三電壓端VGL與所述第二輸出端Gout2之間不通過(guò)第二控制模塊208接通，在觸控階段控制所述第三電壓端VGL和所述第二輸出端Gout2之間通過(guò)第二控制模塊208導(dǎo)通。在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，繼續(xù)如圖2所示，所述第一信號(hào)端V1輸入的信號(hào)在第一時(shí)間段T1恒為第一電平信號(hào)H1，在第二時(shí)間段T2具有至少一個(gè)第二電平信號(hào)H2，所述第一電平信號(hào)H1的脈沖寬度大于所述第二電平信號(hào)H2的脈沖寬度；所述第二信號(hào)端V2輸入的信號(hào)在第一時(shí)間段T1具有至少一個(gè)第二電平信號(hào)H2，第二時(shí)間段T2恒為第一電平信號(hào)H1，其中，第一時(shí)間段T1和第二時(shí)間段T2交錯(cuò)設(shè)置。具體的，在本發(fā)明實(shí)施例中，所述第一電平信號(hào)H1和第二電平信號(hào)H2均為高電平信號(hào)，在本發(fā)明的其他實(shí)施例中，所述第一電平信號(hào)和第二電平信號(hào)還可以為低電平信號(hào)，本發(fā)明對(duì)此并不做限定，具體視情況而定?？蛇x的，所述第二電平信號(hào)H2的脈沖寬度為所述柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中依次觸控掃描的時(shí)間，但本發(fā)明對(duì)此并不做限定，具體視情況而定。

需要說(shuō)明的是，上述實(shí)施例中是以高電位接通，低電位不接通為例對(duì)掃描單元的工作原理進(jìn)行說(shuō)明的，但本發(fā)明對(duì)此并不做限定，具體視情況而定。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，第三電壓端VGL包括第一子電壓端VGL1和第二子電壓端VGL2，其中，第二子電壓端VGL2的電壓小于或等于第一子電壓端VGL1的電壓。需要說(shuō)明的是，當(dāng)?shù)诙与妷憾薞GL2的電壓等于第一子電壓端VGL1的電壓時(shí)，第二子電壓端VGL2和第一子電壓端VGL1可以合并為一個(gè)電壓端。

需要說(shuō)明的是，由于本發(fā)明實(shí)施例中，第一掃描單元中的第一上拉控制模塊102、第二上拉控制模塊103、第一生成模塊106、第二下拉控制模塊105、第一上拉節(jié)點(diǎn)P1、第一下拉節(jié)點(diǎn)Q1、第一信號(hào)端V1、第一時(shí)鐘信號(hào)端CK1和第一輸出模塊107、第一控制模塊108、第一控制端SET1、第二控制端RESET1；第二掃描單元中的第三上拉控制模塊202、第四上拉控制模塊203、第二生成模塊206、第四下拉控制模塊205、第二上拉節(jié)點(diǎn)P2、第二下拉節(jié)點(diǎn)Q2、第三控制端SET2、第四控制端RESET2、第二信號(hào)端V2、第二時(shí)鐘信號(hào)端CK2和第二輸出模塊207、第二控制模塊208與上一實(shí)施例所提供的柵極驅(qū)動(dòng)電路相同，本發(fā)明對(duì)此不再重復(fù)贅述。下面僅對(duì)本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路與上一實(shí)施例所提供的柵極驅(qū)動(dòng)電路的不同部分進(jìn)行描述。

具體的，如圖12所示，在本發(fā)明實(shí)施例中，第一輸入模塊101包括：第一晶體管M1、第二晶體管M2和第三晶體管M3，第一晶體管M1的控制端電連接第一控制端SET1，第一端電連接第一電壓端FW，第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第一晶體管M1導(dǎo)通，第一電壓端FW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉高。第二晶體管M2的控制端電連接第二控制端RESET1，第一端電連接至第二電壓端BW，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)诙刂贫薘ESET1為高電平時(shí)，第二晶體管M2導(dǎo)通，第二電壓端BW的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低；第三晶體管M3的控制端電連接第一控制端SET1，第一端電連接至第二子電壓端VGL2，第二端電連接至控制節(jié)點(diǎn)M，當(dāng)?shù)谝豢刂贫薙ET1為高電平時(shí)，第三晶體管M3導(dǎo)通，第二子電壓端VGL2的電壓傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低。

第二輸入模塊201包括第二十五晶體管M25、第二十六晶體管M26和第二十三晶體管M23，其中，第二十五晶體管M25的控制端電連接第三控制端SET2，第一端電連接至第一電壓端FW，第二端電連接至第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谌刂贫薙ET2為高電平時(shí)，第二十五晶體管M25導(dǎo)通，第一電壓端FW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉高。第二十六晶體管M26的控制端電連接第四控制端RESET2，第一端電連接至第二電壓端BW，第二端電連接至第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谒目刂贫薘ESET2為高電平時(shí)，第二十六晶體管M26導(dǎo)通，第二電壓端BW的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。第二十三晶體管M23的控制端電連接第四控制端RESET2，第一端電連接至第二電壓端BW，第二端電連接至控制節(jié)點(diǎn)M，當(dāng)?shù)谒目刂贫薘ESET2為高電平時(shí)，第二十三晶體管M23導(dǎo)通，第二電壓端BW的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低。

第一下拉控制模塊104包括第五晶體管M5、第六晶體管M6和第四十三晶體管M43，其中，第五晶體管M5的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第二子電壓端VGL2，第二端電連接第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第五晶體管M5導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低。第六晶體管M6的控制端電連接第一下拉節(jié)點(diǎn)Q1，第一端電連接第一子電壓端VGL1，第二端電連接第一輸出端Gout1，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第六晶體管M6導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第一輸出端Gout1，經(jīng)第一輸出端Gout1輸出。第四十三晶體管M43的控制端電連接至第一下拉節(jié)點(diǎn)Q1，第一端電連接第二子電壓端VGL2，第二端電連接至控制節(jié)點(diǎn)M，當(dāng)?shù)谝幌吕?jié)點(diǎn)Q1為高電平時(shí)，第四十三晶體管M43導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低。

第三下拉控制模塊204包括第十八晶體管M18、第十七晶體管M17和第四十四晶體管M44，其中，第十八晶體管M18的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十八晶體管M18導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低。第十七晶體管M17的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第一子電壓端VGL1，第二端電連接第二輸出端Gout2；當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第十七晶體管M17導(dǎo)通，第一子電壓端VGL1的信號(hào)傳輸至第二輸出端Gout2，經(jīng)第二輸出端Gout2輸出。第四十四晶體管M44的控制端電連接第二下拉節(jié)點(diǎn)Q2，第一端電連接第二子電壓端VGL2，第二端電連接控制節(jié)點(diǎn)M，當(dāng)?shù)诙吕?jié)點(diǎn)Q2為高電平時(shí)，第四十四晶體管M44導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至控制節(jié)點(diǎn)M，將控制節(jié)點(diǎn)M的電位拉低。

所述第三控制模塊111包括第三十九晶體管M39，所述第三十九晶體管M39的控制端電連接至所述控制節(jié)點(diǎn)M，第一端電連接至所述第二子電壓端VGL2，第二端電連接至所述第一下拉節(jié)點(diǎn)Q1，當(dāng)所述控制節(jié)點(diǎn)M為高電平時(shí)，第三十九晶體管M39導(dǎo)通，所述第二子電壓端VGL2的信號(hào)傳輸至第一下拉節(jié)點(diǎn)Q1，將第一下拉節(jié)點(diǎn)Q1的電位拉低。

所述第四控制模塊211包括第四十晶體管M40，所述第四十晶體管M40的控制端電連接至所述控制節(jié)點(diǎn)M，第一端電連接至第二子電壓端VGL2，第二端電連接至所述第二下拉節(jié)點(diǎn)Q2，當(dāng)所述控制節(jié)點(diǎn)M為高電平時(shí)，第四十晶體管M40導(dǎo)通，所述第二子電壓端VGL2的信號(hào)傳輸至第二下拉節(jié)點(diǎn)Q2，將第二下拉節(jié)點(diǎn)Q2的電位拉低。

在上述實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，所述第一掃描單元還包括第五控制模塊，所述第五控制模塊的控制端電連接至所述第一輸出端Gout1，第一端電連接至所述第二子電壓端VGL2，第二端電連接至控制節(jié)點(diǎn)M；所述第二掃描單元還包括第六控制模塊，所述第六控制模塊的控制端電連接至所述第二輸出端Gout2，第一端電連接至所述第二子電壓端VGL2，第二端電連接至所述控制節(jié)點(diǎn)M。

具體的，如圖13所示，所述第五控制模塊包括第四十一晶體管M41，所述第四十一晶體管M41的控制端電連接至所述第一輸出端Gout1，第一端電連接至所述第二子電壓端VGL2，第二端電連接至所述控制節(jié)點(diǎn)M，當(dāng)所述所述第一輸出端Gout1為高電平時(shí)，所述第四十一晶體管M41導(dǎo)通，所述第二子電壓端的信號(hào)傳輸至所述控制節(jié)點(diǎn)M，將所述控制節(jié)點(diǎn)M的電位拉低；所述第六控制模塊包括第四十二晶體管M42，所述第四十二晶體管M42的控制端電連接至所述第二輸出端Gout2，第一端電連接至所述第二子電壓端VGL2，第二端電連接至所述控制節(jié)點(diǎn)M，當(dāng)所述控制節(jié)點(diǎn)為高電平時(shí)，所述第四十二晶體管M42導(dǎo)通，所述第二子電壓端的信號(hào)傳輸至所述控制節(jié)點(diǎn)M，將所述控制節(jié)點(diǎn)M的電位拉低。

在上述任一實(shí)施例的基礎(chǔ)上，在本發(fā)明的一個(gè)實(shí)施例中，所述掃描單元還包括第五控制端，所述第一掃描單元還包括：第七控制模塊，第七控制模塊響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第一上拉節(jié)點(diǎn)P1之間接通，第三電壓端VGL的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位拉低，從而使得第一上拉節(jié)點(diǎn)P1的電位快速拉低。

同理，第二掃描單元還包括第八控制模塊，第八控制模塊響應(yīng)于第五控制端RST的信號(hào)，控制第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間的接通狀態(tài)。當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三電壓端VGL與第二上拉節(jié)點(diǎn)P2之間接通，第三電壓端VGL的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位拉低，從而使得第二上拉節(jié)點(diǎn)P2電位快速拉低。

具體的，如圖14所示，第七控制模塊包括：第三十七晶體管M37，第三十七晶體管M37的控制端電連接第五控制端RST，第一端電連接至第二子電壓端VGL2，第二端電連接至第一上拉節(jié)點(diǎn)P1，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十七晶體管M37導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第一上拉節(jié)點(diǎn)P1，將第一上拉節(jié)點(diǎn)P1的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

同理，第八控制模塊包括：第三十八晶體管M38，第三十八晶體管M38的控制端電連接第五控制端RST，第一端電連接第二子電壓端VGL2，第二端電連接第二上拉節(jié)點(diǎn)P2，當(dāng)?shù)谖蹇刂贫薘ST的信號(hào)為高電平時(shí)，第三十八晶體管M38導(dǎo)通，第二子電壓端VGL2的信號(hào)傳輸至第二上拉節(jié)點(diǎn)P2，將第二上拉節(jié)點(diǎn)P2的電位快速拉低，提高掃描單元和包括該掃描單元的柵極驅(qū)動(dòng)電路的穩(wěn)定性。

綜上所述，本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路，在各掃描單元中設(shè)置第一控制模塊和第二控制模塊，在觸控階段利用第一控制模塊使第一輸出端維持低電位，同時(shí)利用第二控制模塊使第二輸出端維持低電位，從而減弱該柵極驅(qū)動(dòng)電路應(yīng)用的觸控顯示面板中各柵極線與觸控電極之間的電容耦合作用，提高觸控檢測(cè)精度，并且增加的走線較短，線寬較小，占用邊框面積較小，有利于窄邊框的實(shí)現(xiàn)。

本說(shuō)明書中各個(gè)部分采用遞進(jìn)的方式描述，每個(gè)部分重點(diǎn)說(shuō)明的都是與其他部分的不同之處，各個(gè)部分之間相同相似部分互相參見(jiàn)即可。

對(duì)所公開的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。