本發(fā)明是關(guān)于顯示，特別是關(guān)于一種顯示裝置及顯示方法。

背景技術(shù)：

1、目前，顯示器通常采用每個像素獨立控制的方式，以確保較高的顯示精度和可靠性。這種設(shè)計雖然能夠提供優(yōu)秀的顯示效果，但在硅基背板驅(qū)動像素電路中，由于每個像素需要獨立的存儲電容來維持像素狀態(tài)，導(dǎo)致芯片面積較大，且隨著顯示分辨率和灰度精度的不斷提升，該設(shè)計的局限性愈加明顯。

2、在現(xiàn)有工藝條件下，存儲電容的最小尺寸受限，尤其在高精度制程中，電容面積難以進(jìn)一步縮小，這不僅影響像素電路的集成度，還對電路布局、布線復(fù)雜度以及制造成本帶來挑戰(zhàn)。此外，存儲電容的增大使得驅(qū)動電路占用更大面積，影響整體顯示性能優(yōu)化，并可能對功耗管理產(chǎn)生不利影響。

3、因此，在保證顯示精度的前提下，如何有效減少電容面積，提高集成度，成為硅基背板驅(qū)動顯示技術(shù)中的亟需解決的問題。

4、公開于該背景技術(shù)部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解，而不應(yīng)當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種顯裝置示，其能夠降低像素驅(qū)動電路的占用面積，改善顯示分辨率。

2、為實現(xiàn)上述目的，本發(fā)明的實施例提供了一種顯示裝置，包括：

3、像素陣列，包括處于奇數(shù)行的像素和處于偶數(shù)行的像素，每個像素對應(yīng)一發(fā)光元件，至少存在相鄰的奇數(shù)行像素與偶數(shù)行像素，該相鄰的奇數(shù)行像素與偶數(shù)行像素中，處于同一列的兩個像素共用像素驅(qū)動電路，所述像素驅(qū)動電路包括若干個晶體管和至少一個存儲電容，所述像素驅(qū)動電路被配置為可基于存儲電容存儲的數(shù)據(jù)驅(qū)動所述發(fā)光元件發(fā)光；

4、數(shù)據(jù)緩存模塊，用于存儲外部顯示數(shù)據(jù)以及存儲奇數(shù)行或偶數(shù)行像素對應(yīng)的顯示數(shù)據(jù)；

5、時序控制模塊，用于基于水平、垂直同步信號在復(fù)位階段至少控制像素驅(qū)動電路復(fù)位，在數(shù)據(jù)寫入階段控制數(shù)據(jù)緩存模塊將奇數(shù)行或偶數(shù)行像素對應(yīng)的數(shù)據(jù)存儲至相應(yīng)存儲電容中，在發(fā)光階段控制像素驅(qū)動電路驅(qū)動奇數(shù)行或偶數(shù)行像素對應(yīng)的發(fā)光元件發(fā)光；其中，

6、奇數(shù)行的像素與偶數(shù)行的像素交替驅(qū)動顯示。

7、在本發(fā)明的一個或多個實施方式中，所述數(shù)據(jù)緩存模塊包括

8、第一緩存器，用于存儲外部顯示數(shù)據(jù)；

9、第二緩存器，與所述第一緩存器連接，用于存儲奇數(shù)行或者偶數(shù)行的像素數(shù)據(jù)；其中，

10、第一緩存器在垂直消隱期間將其內(nèi)數(shù)據(jù)遷移至第二緩存器中，所述垂直消隱期間為水平同步信號的低電平階段。

11、在本發(fā)明的一個或多個實施方式中，當(dāng)?shù)谝痪彺嫫鲗?shù)據(jù)遷移至第二緩存器后，所述時序控制模塊通過中斷方式通知像素對應(yīng)的存儲電容接受新數(shù)據(jù)，所述新數(shù)據(jù)暫存至存儲電容對應(yīng)的本地鎖存器中。

12、在本發(fā)明的一個或多個實施方式中，當(dāng)垂直同步信號處于下降沿時所述時序控制模塊控制本地鎖存器使能，以將本地鎖存器中的數(shù)據(jù)存儲至存儲電容中。

13、在本發(fā)明的一個或多個實施方式中，所述奇數(shù)行的像素與偶數(shù)行的像素交替驅(qū)動顯示包括

14、在水平和垂直同步信號的每個周期內(nèi)，利用水平消隱期間進(jìn)行奇行和偶行的切換。

15、在本發(fā)明的一個或多個實施方式中，所述時序控制模塊在當(dāng)前垂直同步周期內(nèi)控制奇數(shù)行的像素進(jìn)行顯示，在下一個垂直同步周期內(nèi)控制偶數(shù)行的像素進(jìn)行顯示，其中，時序控制模塊在每個周期的前半個周期控制數(shù)據(jù)緩存模塊將奇數(shù)行或偶數(shù)行像素對應(yīng)的數(shù)據(jù)存儲至相應(yīng)存儲電容中，在后半個周期控制相應(yīng)像素驅(qū)動電路驅(qū)動相應(yīng)像素行的發(fā)光元件發(fā)光。

16、在本發(fā)明的一個或多個實施方式中，所述數(shù)據(jù)緩存模塊在檢測到數(shù)據(jù)校驗錯誤時在垂直同步信號的下一周期內(nèi)啟動冗余數(shù)據(jù)重傳。

17、在本發(fā)明的一個或多個實施方式中，還包括時鐘誤差補償模塊，通過鎖相環(huán)實時監(jiān)測主時鐘與水平、垂直同步信號的相位差并基于相位差動態(tài)調(diào)整內(nèi)部時鐘頻率。

18、在本發(fā)明的一個或多個實施方式中，還包括奇偶行選擇模塊，被配置為進(jìn)行奇行狀態(tài)和偶行狀態(tài)之間的切換，其中，

19、于奇行狀態(tài)，僅奇數(shù)行像素被用于顯示圖像；

20、于偶行狀態(tài)，僅偶數(shù)行像素被用于顯示圖像；

21、本發(fā)明的實施例提供了一種顯示方法，包括如下步驟：

22、s1，在復(fù)位階段，時序控制模塊控制像素驅(qū)動電路復(fù)位；

23、s2，在數(shù)據(jù)寫入階段，時序控制模塊控制數(shù)據(jù)緩存模塊將奇行像素對應(yīng)的數(shù)據(jù)寫入到像素驅(qū)動電路的存儲電容中；

24、s3，在發(fā)光階段，時序控制模塊產(chǎn)生驅(qū)動信號，基于存儲電容存儲的奇行像素對應(yīng)的數(shù)據(jù)控制奇行像素對應(yīng)的發(fā)光元件發(fā)光；

25、s4，在復(fù)位階段，時序控制模塊控制像素驅(qū)動電路復(fù)位；

26、s5，在數(shù)據(jù)寫入階段，時序控制模塊控制數(shù)據(jù)緩存模塊將偶行像素對應(yīng)的數(shù)據(jù)寫入到像素驅(qū)動電路的存儲電容中；。

27、s6，在發(fā)光階段，時序控制模塊產(chǎn)生驅(qū)動信號，基于存儲電容存儲的偶行像素對應(yīng)的數(shù)據(jù)控制偶行像素對應(yīng)的發(fā)光元件發(fā)光；

28、s7，重復(fù)s1～s6。

29、與現(xiàn)有技術(shù)相比，本發(fā)明通過使處于奇數(shù)行、偶數(shù)行且處于同列的兩個像素共用像素驅(qū)動電路，相較于兩行像素分別通過對應(yīng)像素驅(qū)動電路驅(qū)動而言，能夠減少像素驅(qū)動電路的使用量，進(jìn)而減少存儲電容的使用量，減少像素驅(qū)動電路的占用面積，使得能夠在有限的芯片面積內(nèi)能夠集成更多的像素，提升顯示分辨率。

技術(shù)特征：

1.一種顯示裝置，其特征在于，包括：

2.如權(quán)利要求1所述的顯示裝置，其特征在于，所述數(shù)據(jù)緩存模塊包括

3.如權(quán)利要求2所述的顯示裝置，其特征在于，當(dāng)?shù)谝痪彺嫫鲗?shù)據(jù)遷移至第二緩存器后，所述時序控制模塊通過中斷方式通知像素對應(yīng)的存儲電容接受新數(shù)據(jù)，所述新數(shù)據(jù)暫存至存儲電容對應(yīng)的本地鎖存器中。

4.如權(quán)利要求3所述的顯示裝置，其特征在于，當(dāng)垂直同步信號處于下降沿時所述時序控制模塊控制本地鎖存器使能，以將本地鎖存器中的數(shù)據(jù)存儲至存儲電容中。

5.如權(quán)利要求1所述的顯示裝置，其特征在于，所述奇數(shù)行的像素與偶數(shù)行的像素交替驅(qū)動顯示包括

6.如權(quán)利要求1所述的顯示裝置，其特征在于，所述時序控制模塊在當(dāng)前垂直同步周期內(nèi)控制奇數(shù)行的像素進(jìn)行顯示，在下一個垂直同步周期內(nèi)控制偶數(shù)行的像素進(jìn)行顯示，其中，時序控制模塊在每個周期的前半個周期控制數(shù)據(jù)緩存模塊將奇數(shù)行或偶數(shù)行像素對應(yīng)的數(shù)據(jù)存儲至相應(yīng)存儲電容中，在后半個周期控制相應(yīng)像素驅(qū)動電路驅(qū)動相應(yīng)像素行的發(fā)光元件發(fā)光。

7.如權(quán)利要求1所述的顯示裝置，其特征在于，所述數(shù)據(jù)緩存模塊在檢測到數(shù)據(jù)校驗錯誤時在垂直同步信號的下一周期內(nèi)啟動冗余數(shù)據(jù)重傳。

8.如權(quán)利要求1所述的顯示裝置，其特征在于，還包括時鐘誤差補償模塊，通過鎖相環(huán)實時監(jiān)測主時鐘與水平、垂直同步信號的相位差并基于相位差動態(tài)調(diào)整內(nèi)部時鐘頻率。

9.如權(quán)利要求1所述的顯示裝置，其特征在于，還包括奇偶行選擇模塊，被配置為進(jìn)行奇行狀態(tài)和偶行狀態(tài)之間的切換，其中，

10.一種基于權(quán)利要求1～8任意一項所述顯示裝置的顯示方法，其特征在于，包括如下步驟：

技術(shù)總結(jié)
本發(fā)明公開了一種顯示裝置及顯示方法，屬于顯示技術(shù)領(lǐng)域。顯示裝置包括像素陣列、數(shù)據(jù)緩存模塊和時序控制模塊，像素陣列包括處于奇數(shù)行的像素和處于偶數(shù)行的像素，處于不同行且處于同一列的兩個像素共用像素驅(qū)動電路；數(shù)據(jù)緩存模塊存儲奇數(shù)行或偶數(shù)行像素對應(yīng)的顯示數(shù)據(jù)；時序控制模塊在復(fù)位階段至少控制像素驅(qū)動電路復(fù)位，在數(shù)據(jù)寫入階段控制數(shù)據(jù)緩存模塊將奇數(shù)行或偶數(shù)行像素對應(yīng)的數(shù)據(jù)存儲至相應(yīng)存儲電容中，在發(fā)光階段控制像素驅(qū)動電路驅(qū)動奇數(shù)行或偶數(shù)行像素對應(yīng)的發(fā)光元件發(fā)光。本發(fā)明通過使奇行像素與偶行像素共用像素驅(qū)動電路，能夠減少存儲電容的使用量，減少像素驅(qū)動電路的占用面積。

技術(shù)研發(fā)人員：劉新宇,周洪偉
受保護(hù)的技術(shù)使用者：元視半導(dǎo)體（蘇州）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15