柵極驅(qū)動電路和使用柵極驅(qū)動電路的液晶顯示器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種液晶顯示器，尤指一種使用柵極驅(qū)動(Gate driver onarray，GOA)電路的液晶顯示器。
【背景技術(shù)】
[0002]GOA電路是利用薄膜晶體管液晶顯示器Array制程將柵極驅(qū)動器制作在具有薄膜晶體管(Thin film transistor，TFT)陣列的基板上，以實(shí)現(xiàn)逐行掃描的驅(qū)動方式。
[0003]GOA電路包含數(shù)個GOA電路單元。傳統(tǒng)的GOA電路單元通過控制輸出晶體管的柵極電壓(亦即Q點(diǎn)電壓)來輸出掃描信號。為了確保該輸出晶體管能準(zhǔn)確地由漏極導(dǎo)通高電平的信號脈沖至源極，以形成掃描信號脈沖，現(xiàn)有技術(shù)是對該輸出晶體管預(yù)充電，使得該Q點(diǎn)電壓在該輸出晶體管導(dǎo)通該高電平的信號之前就先充電至高電平。為了讓該Q點(diǎn)電壓維持在高電平至少兩個時鐘脈沖的時間，現(xiàn)有技術(shù)是利用電容來存儲Q點(diǎn)電壓。但是該電容仍電性連接GOA電路單元內(nèi)的其它晶體管，因此會導(dǎo)致存儲于該電容的電荷經(jīng)由其它晶體管流出，導(dǎo)致漏電。這會造成Q點(diǎn)電壓下降，使得該輸出晶體管無法完全開啟，導(dǎo)致該輸出晶體管無法完全導(dǎo)通該高電平的信號而形成不完整的掃描信號脈沖。
[0004]因此有必要對現(xiàn)有技術(shù)采用電容存儲Q點(diǎn)電壓的方式進(jìn)行改良，以避免Q點(diǎn)漏電的現(xiàn)象。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的目的是提供一種柵極驅(qū)動電路和使用柵極驅(qū)動電路的液晶顯示器，以解決現(xiàn)有技術(shù)的問題。
[0006]本發(fā)明的技術(shù)方案提供一種柵極驅(qū)動電路，其包含數(shù)個GOA電路單元，數(shù)個所述GOA電路單元以串聯(lián)的方式耦接，每一級GOA電路單元用來依據(jù)前兩級GOA電路單元輸出的掃描信號、第一時鐘信號以及第二時鐘信號，在輸出端輸出掃描信號。每一級GOA電路單元包含:輸入控制模塊，用來于接收所述前兩級GOA電路單元輸出的掃描信號時導(dǎo)通;鎖存模塊，電性連接所述輸入控制模塊和第一控制節(jié)點(diǎn)，用來鎖存所述第一控制節(jié)點(diǎn)的電平;輸出控制模塊，電性連接所述第一控制節(jié)點(diǎn)，用來依據(jù)施加于所述第一控制節(jié)點(diǎn)的電壓，控制輸出的所述掃描信號;穩(wěn)壓模塊，電性連接所述鎖存模塊，用來防止漏電；上拉模塊，電性連接第二控制節(jié)點(diǎn)，用來于接收所述第二時鐘信號時，使得所述第二控制節(jié)點(diǎn)處于高電平;及下拉維持模塊，電性連接所述輸入控制模塊、所述鎖存模塊、所述輸出控制模塊、所述上拉模塊和所述穩(wěn)壓模塊，用來維持所述第二控制節(jié)點(diǎn)在非掃描期間的低電平，以及維持所述掃描信號的低電平。所述鎖存模塊包含:第一晶體管，其第一控制端電性連接所述輸入控制模塊，其第一輸入端電性連接第一固定電壓，其第一輸出端電性連接所述第一控制節(jié)點(diǎn)；以及第二晶體管，其第二控制端和第二輸出端皆電性連接所述第一控制節(jié)點(diǎn)，其第二輸入端電性連接所述輸入控制模塊。
[0007]依據(jù)本發(fā)明的實(shí)施例，所述穩(wěn)壓模塊包含第三晶體管，其第三控制極電性連接所述第一固定電壓，其第三輸入極電性連接所述第一晶體管的第一控制極，其第三輸出極電性連接所述第二控制節(jié)點(diǎn)。
[0008]依據(jù)本發(fā)明的實(shí)施例，所述上拉模塊包含第四晶體管，其第四控制極電性連接所述第二時鐘信號，其第四輸入極電性連接所述第一固定電壓，其第四輸出極電性連接所述第二控制節(jié)點(diǎn)。
[0009]依據(jù)本發(fā)明的實(shí)施例，所述下拉維持模塊包含:第五晶體管，其第五控制極電性連接所述第二時鐘信號，其第五輸入極電性連接所述第三晶體管的第三輸出極，其第五輸出極電性連接所述第二固定電壓;第六晶體管，其第六控制極電性連接所述第三晶體管的第三輸出極，其第六輸入極電性連接所述第二控制節(jié)點(diǎn)，其第六輸出極電性連接所述第二固定電壓;第七晶體管，其第七控制極電性連接所述第二控制節(jié)點(diǎn)，其第七輸入極電性連接所述第一控制節(jié)點(diǎn)，其第七輸出極電性連接所述第二固定電壓;第八晶體管，其第八控制極電性連接所述第二控制節(jié)點(diǎn)，其第八輸入極電性連接所述輸出端，其第八輸出極電性連接所述第二固定電壓;及電容，其兩端電性連接所述第二控制節(jié)點(diǎn)和所述第二固定電壓。
[0010]依據(jù)本發(fā)明的實(shí)施例，每一晶體管皆為N型金氧半導(dǎo)體晶體管，所述第一固定電壓為高電平，所述第二固定電壓為低電平。
[0011]依據(jù)本發(fā)明的實(shí)施例，每一晶體管皆為P型金氧半導(dǎo)體晶體管，所述第一固定電壓為低電平，所述第二固定電壓為高電平。
[0012]依據(jù)本發(fā)明的實(shí)施例，所述輸入控制模塊包含第九晶體管，其第九控制極和第九輸入極電性連接所述前兩級GOA電路單元輸出的掃描信號，其第九輸出極電性連接所述第一晶體管的第一控制極。
[0013]依據(jù)本發(fā)明的實(shí)施例，所述輸出控制模塊包含第十晶體管，其第十控制極電性連接所述第一控制節(jié)點(diǎn)，其第十輸入極電性連接所述第一時鐘信號，其第十輸出極電性連接所述輸出端。
[0014]依據(jù)本發(fā)明的實(shí)施例，所述第一時鐘信號的脈沖和所述第二時鐘信號的脈沖互不重疊。
[0015]本發(fā)明的技術(shù)方案又提供一種液晶顯示器包含源極驅(qū)動器以及如上述的柵極驅(qū)動電路，所述柵極驅(qū)動電路輸出掃描信號使得數(shù)個所述晶體管開啟，同時所述源極驅(qū)動器輸出對應(yīng)的數(shù)據(jù)信號至數(shù)個所述像素單元使其顯示灰階。
[0016]相較于現(xiàn)有技術(shù)，本發(fā)明的GOA電路單元利用鎖存模塊取代電容。因?yàn)殒i存模塊的第一晶體管和第二晶體管不僅能將第一控制節(jié)點(diǎn)的電壓鎖存在高電平，同時因?yàn)榫w管在第一控制節(jié)點(diǎn)和高電平的第一固定電壓之間形成直流通路，因此第一控制節(jié)點(diǎn)的電壓不會因漏電而降低。因此本發(fā)明解決現(xiàn)有技術(shù)采用電容的GOA電路單元容易發(fā)生漏電的技術(shù)問題，具有提升GOA電路單元輸出掃描信號穩(wěn)定性的有益效果。
[0017]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【附圖說明】
[0018]圖1是本發(fā)明的液晶顯示器的功能方塊圖。
[0019]圖2是本發(fā)明第一實(shí)施例的GOA電路單元的電路圖。
[0020]圖3是圖2所示各種輸入信號、輸出信號和節(jié)點(diǎn)電壓的時序圖。
[0021 ]圖4是本發(fā)明第二實(shí)施例的GOA電路單元的電路圖。
【具體實(shí)施方式】
[0022]請參閱圖1，圖1是本發(fā)明的液晶顯示器10的功能方塊圖。液晶顯示器10包含玻璃基板14、時序控制器30以及源極驅(qū)動器(source driver) 16。玻璃基板14上設(shè)置數(shù)個呈矩陣排列的像素(pixel)和柵極驅(qū)動(GOA)電路12，而每一個像素包含三個分別代表紅綠藍(lán)(RGB)三原色的像素單元20構(gòu)成。時序控制器30用來產(chǎn)生時鐘信號CK1-CK4以及起始信號STV1、STV2 AOA電路12每隔一固定間隔輸出掃描信號使得每一行的晶體管22依序開啟，同時源極驅(qū)動器16則輸出對應(yīng)的數(shù)據(jù)信號至一整列的像素單元20使其充電到各自所需的電壓，以顯示不同的灰階。當(dāng)同一行充電完畢后，GOA電路12便將該行的掃描信號關(guān)閉，然后GOA電路12再輸出掃描信號將下一行的晶體管22打開，再由源極驅(qū)動器16對下一行的像素單元20進(jìn)行充放電。如此依序下去，直到所有像素單元20都充電完成，再從第一行開始充電。以一個1024 X 768分辨率的液晶顯示器10以及60Hz的更新頻率為例，共需要1024 X 768X 3個像素單元20組合而成，每一個畫面的顯示時間約為1/60 =16.67ms。圖1所示的GOA電路12控制包含N個GOA電路單元SR(I)、…、SR(N)，N等于768。
[0023 ]請參閱圖1和圖2，圖2是本發(fā)明第一實(shí)施例的GOA電路單元SR (η)的電路圖。為了讓液晶顯示器10兩邊的非顯示區(qū)(也就是玻璃基板14放置GOA電路12的區(qū)域)變窄，玻璃基板14的兩側(cè)都有設(shè)置GOA電路12Χ0Α電路12包含數(shù)個串接(cascade-connected)的GOA電路單元SR(n)，n = 0?N。較佳地，兩個GOA電路12分別包含用于產(chǎn)生奇數(shù)掃描信號G(1)、G(3)、…、G(767)的GOA電路單元31?(1)、31?(3)、‘"、31?(767)，以及用于產(chǎn)生偶數(shù)掃描信號6(2)、6
(4)、"_、G(768)的 GOA 電路單元 SR(2)、SR(4)、‘"、SR(768)。當(dāng) GOA 電路單元 SR(I)接收到啟始信號STVl時，就會依據(jù)時鐘信號CKl和CK2產(chǎn)生掃描信號G(l)。當(dāng)GOA電路單元SR(2)接收到啟始信號STV2時，就會依據(jù)時鐘信號CK2和CK3產(chǎn)生掃描信號G(2)。接下來，每一級GOA電路單元SR(n)用來依據(jù)前兩級GOA電路單元SR(n-2)輸出的掃描信號G(n-2)、第一時鐘信號CKV1、第二時鐘信號CKV2，在輸出端OUT輸出掃描信號G(n)。第一時鐘信號CKVl和第二時鐘信號CKV2分別表示四個時鐘信號CK1-CK4的其中兩個時鐘信號。四個時鐘信號CK1-CK4輪流產(chǎn)生脈沖，且彼此產(chǎn)生脈沖的時間互不重疊。具體來說，GOA電路單元SR(I)、SR(5)、…、SR(N-3)是依據(jù)時鐘信號CKl和CK2(分別表示圖2的第一時鐘信號CKVl和第二時鐘信號CKV2)產(chǎn)生掃描信號6(1)、6(5)、‘"、60-3);6(^電路單元51?(2)、51?(6)^"、51?0-2)是依據(jù)時鐘信號CK2和CK3(分別表示圖2的第一時鐘信號CKVl和第二時鐘信號CKV2)產(chǎn)生掃描信號G(2)、G
(6)、"_、60-2)山(^電路單元51?(3)、51?(7)^"、51?0-1)是依據(jù)時鐘信號0(3和0(4(分別表示圖2的第一時鐘信號0^1和第二時鐘信號0^2)產(chǎn)生掃描信號6(3)、6(7)、-_、6(^1);60八電路單元SR(4)、SR(8)、…、SR(N)是依據(jù)時鐘信號CK4和CKl (分別表示圖2的第一時鐘信號CKVl和第二時鐘信號CKV2)產(chǎn)生掃描信號G(4)、G(8)、…、G(N)。
[0024]每一級GOA電路單元SR(n)包含輸入控制模塊100、鎖存模塊200、輸出控制模塊300、穩(wěn)壓模塊400、上拉模塊500和下拉維持模塊600。輸入控制模塊100用來于接收前兩級GOA電路單元SR( n-2)輸出的掃描信號G (n_2)時導(dǎo)通。鎖存模塊200電性連接輸入控制模塊100和第一控制節(jié)點(diǎn)Q(η)，用來鎖存第一控制節(jié)點(diǎn)Q(η)的電平。輸出控制模塊300電性連接第一控制節(jié)點(diǎn)Q(n)，用來依據(jù)施加于第一控制節(jié)點(diǎn)Q(n)的電壓，控制輸出的掃描信號G(n)。穩(wěn)壓模塊400電性連接鎖存模塊200，用來防止漏電。上拉模塊500電性連接第二控制節(jié)點(diǎn)PU)，用來于接收第二時鐘信號CKV2時，使得第二控制節(jié)點(diǎn)P(n)處于高電平。下拉維持模塊600電性連接輸入控制模塊100、鎖存模塊200、輸出控制模塊300、上拉模塊500和穩(wěn)壓模塊400，用來維持第二控制節(jié)點(diǎn)P(n)在非