顯示裝置和掃描信號線的驅(qū)動方法
顯示裝置和掃描信號線的驅(qū)動方法
【專利摘要】提供一種顯示裝置，其抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低，并且減少了功耗。移位寄存器（410）包括多個雙穩(wěn)態(tài)電路。對第奇數(shù)級的雙穩(wěn)態(tài)電路中的薄膜晶體管（M1）的漏極端子和薄膜晶體管（M2）的柵極端子分別提供第1柵極時鐘信號（GCK1）和第2柵極時鐘信號（GCK2）。對第偶數(shù)級的雙穩(wěn)態(tài)電路中的薄膜晶體管（M1）的漏極端子和薄膜晶體管（M2）的柵極端子分別提供第2柵極時鐘信號（GCK2）和第1柵極時鐘信號（GCK1）。這些第1柵極時鐘信號（GCK1）和第2柵極時鐘信號（GCK2）的中止期間頻率（fck2）比掃描期間頻率（fck1）低。
【專利說明】顯示裝置和掃描信號線的驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法，特別涉及驅(qū)動器單片型的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
【背景技術(shù)】
[0002]以往，用于驅(qū)動液晶顯示裝置的柵極線(掃描信號線)的柵極驅(qū)動器(掃描信號線驅(qū)動電路)多作為IC (Integrated Circuit:集成電路)芯片搭載于構(gòu)成液晶面板的基板的周邊部。但是近年來，在基板上直接形成柵極驅(qū)動器的情況逐漸變多。這種柵極驅(qū)動器被稱為“單片柵極驅(qū)動器”等。例如專利文獻I公開了具備該單片柵極驅(qū)動器的液晶顯示裝置(以下稱為“柵極驅(qū)動器單片型的液晶顯示裝置”)。根據(jù)該柵極驅(qū)動器單片型的液晶顯示裝置，能謀求窄邊框化和低成本化。此外，在該柵極驅(qū)動器單片型的液晶顯示裝置中，以往采用將非晶硅(a-Si)用作半導(dǎo)體層的薄膜晶體管(以下稱為“a-SiTFT”)作為驅(qū)動元件。
[0003]另外，專利文獻2公開了一種顯示裝置的驅(qū)動方法，在掃描柵極線的掃描期間Tl之后設(shè)置使全部柵極線為非掃描狀態(tài)的中止期間T2。在該中止期間T2中，不對柵極驅(qū)動器提供時鐘信號等。因此，即使在掃描期間Tl以60Hz掃描柵極線，例如可以通過設(shè)置與該掃描期間Tl相同長度的中止期間T2來使整體的柵極線的驅(qū)動頻率為30Hz程度。因此能謀求低功耗化。
[0004]現(xiàn)有技術(shù)文獻
[0005]專利文獻
[0006]專利文獻1:日本特開2004-78172號公報
[0007]專利文獻2:日本特開2001-312253號公報
【發(fā)明內(nèi)容】
[0008]發(fā)明要解決的問題
[0009]但是，在上述柵極驅(qū)動器單片型的液晶顯示裝置采用了專利文獻2記載的驅(qū)動方法的情況下，為了使柵極線的電位維持為低電平，需要使用于將柵極線的電位設(shè)為高電平的a-SiTFT (以下稱為“上拉用a-SiTFT”)在上述中止期間T2中維持為截止?fàn)顟B(tài)。或者，為了將柵極線的電位維持為低電平，需要使用于將柵極線的電位設(shè)為低電平的a-SiTFT(以下稱為“下拉用a-SiTFT”)在上述中止期間T2中維持為導(dǎo)通狀態(tài)。此外，對上拉用a-SiTFT的漏極端子提供時鐘信號，源極端子與柵極線連接。另外，下拉用a-SiTFT的漏極端子連接著柵極線，對源極端子提供低電平電位。在此，上拉用a-SiTFT和下拉用a-SiTFT為η溝道型。
[0010]在使上拉用a-SiTFT在上述中止期間T2中維持為截止?fàn)顟B(tài)的情況下，柵極線為懸浮狀態(tài)。因此，會導(dǎo)致在中止期間T2中柵極線容易受到噪聲等的影響。其結(jié)果是有可能導(dǎo)致顯示質(zhì)量的降低。
[0011]另一方面，在使下拉用a-SiTFT在上述中止期間T2中維持為導(dǎo)通狀態(tài)的情況下，需要對該下拉用a-SiTFT的柵極端子持續(xù)提供高電平的電位。因此，會對該下拉用a-SiTFT長時間施加?xùn)牌珣?yīng)力，因此該下拉用a-SiTFT的閾值變動變大。其結(jié)果是該下拉用a-SiTFT的驅(qū)動能力(可靠性)會降低。
[0012]因此，本發(fā)明的目的在于提供抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低并且減少功耗的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
[0013]用于解決問題的方案
[0014]本發(fā)明的第I方面的特征在于，一種顯示裝置，具備:
[0015]顯示部，其包括多個掃描信號線，用于顯示圖像；
[0016]掃描信號線驅(qū)動電路，其與上述顯示部一體形成，用于驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及
[0017]顯示控制電路，其對上述掃描信號線驅(qū)動電路提供使導(dǎo)通電平和截止電平周期性地反復(fù)的多個時鐘信號，
[0018]上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，
[0019]各雙穩(wěn)態(tài)電路具有:
[0020]第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號；
[0021]第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號；
[0022]第I輸出節(jié)點，其用于輸出上述輸出信號；
[0023]第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位而將上述輸出信號提供給上述第I輸出節(jié)點；以及
[0024]第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位，
[0025]與上述掃描期間的上述多個時鐘信號的頻率相比，上述中止期間的該多個時鐘信號的頻率較低。
[0026]本發(fā)明的第2方面的特征在于，在本發(fā)明的第I方面中，
[0027]上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
[0028]本發(fā)明的第3方面的特征在于，在本發(fā)明的第I方面中，
[0029]上述中止期間比上述掃描期間長。
[0030]本發(fā)明的第4方面的特征在于，在本發(fā)明的第I方面中，
[0031]各雙穩(wěn)態(tài)電路還具有:
[0032]第3輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號；
[0033]第4輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的輸出信號作為復(fù)位信號；
[0034]第I節(jié)點上拉用開關(guān)元件，其基于上述置位信號，使上述第I節(jié)點的電位向?qū)娖阶兓?；以?br> [0035]復(fù)位時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0036]本發(fā)明的第5方面的特征在于，在本發(fā)明的第4方面中，
[0037]各雙穩(wěn)態(tài)電路還具有電容元件，上述電容元件的一端與上述第I節(jié)點連接，另一端與上述第I輸出節(jié)點連接。
[0038]本發(fā)明的第6方面的特征在于，在本發(fā)明的第5方面中，
[0039]各雙穩(wěn)態(tài)電路還具有第I節(jié)點下拉驅(qū)動部，上述第I節(jié)點下拉驅(qū)動部用于在進行用于將導(dǎo)通電平的上述掃描信號提供給上述第I輸出節(jié)點的動作的期間以外，基于內(nèi)部的第2節(jié)點的電位將上述第I節(jié)點的電位維持為截止電平。
[0040]本發(fā)明的第7方面的特征在于，在本發(fā)明的第6方面中，
[0041]上述第I節(jié)點下拉驅(qū)動部具有:
[0042]第2節(jié)點上拉用開關(guān)元件，其基于上述第2時鐘信號，使上述第2節(jié)點的電位向?qū)娖阶兓?br> [0043]第I個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I輸入節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；
[0044]第2個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；以及
[0045]非選擇時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第2節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0046]本發(fā)明的第8方面的特征在于，在本發(fā)明的第4方面中，
[0047]各雙穩(wěn)態(tài)電路還具有初始化時第I節(jié)點下拉用開關(guān)元件，上述初始化時第I節(jié)點下拉用開關(guān)元件的控制端子承受在上述中止期間結(jié)束時成為導(dǎo)通電平的初始化信號，其第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0048]本發(fā)明的第9方面的特征在于，在本發(fā)明的第4方面中，
[0049]各雙穩(wěn)態(tài)電路還具有第2輸出節(jié)點，
[0050]上述輸出信號包括第I輸出信號和第2輸出信號，
[0051]上述第I輸出信號和上述第2輸出信號分別從上述第I輸出節(jié)點和上述第2輸出節(jié)點輸出，
[0052]各雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述置位信號，
[0053]各雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述復(fù)位信號，
[0054]各雙穩(wěn)態(tài)電路具有:
[0055]第2輸出節(jié)點上拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子承受規(guī)定的電位，第2導(dǎo)通端子與上述第2輸出節(jié)點連接；以及
[0056]第I個第2輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0057]本發(fā)明的第10方面的特征在于，在本發(fā)明的第9方面中，
[0058]各雙穩(wěn)態(tài)電路還具有第2個第2輸出節(jié)點下拉用開關(guān)元件，上述第2個第2輸出節(jié)點下拉用開關(guān)元件的控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0059]本發(fā)明的第11方面的特征在于，在本發(fā)明的第9方面中，
[0060]上述規(guī)定的電位是固定電位。
[0061]本發(fā)明的第12方面的特征在于，在本發(fā)明的第I方面中，
[0062]上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
[0063]本發(fā)明的第13方面的特征在于，在本發(fā)明的第I方面中，
[0064]上述掃描信號線驅(qū)動電路包括:
[0065]第I掃描信號線驅(qū)動電路，其相對于上述顯示部位于一側(cè)；以及
[0066]第2掃描信號線驅(qū)動電路，其相對于上述顯示部位于另一側(cè)。
[0067]本發(fā)明的第14方面的特征在于，在本發(fā)明的第I方面至第13方面中的任一方面中，
[0068]上述掃描信號線驅(qū)動電路是利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
[0069]本發(fā)明的第15方面的特征在于，在本發(fā)明的第I方面至第13方面中的任一方面中，
[0070]上述掃描信號線驅(qū)動電路是利用由非晶硅形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
[0071]本發(fā)明的第16方面是顯示裝置中的多個掃描信號線的驅(qū)動方法，上述顯示裝置具備:顯示部，其包括多個掃描信號線，用于顯示圖像；掃描信號線驅(qū)動電路，其與該顯示部一體形成，用于驅(qū)動該多個掃描信號線；以及顯示控制電路，其對該掃描信號線驅(qū)動電路提供第I電平和第2電平周期性地反復(fù)的多個時鐘信號，
[0072]上述驅(qū)動方法的特征在于，具備如下步驟:
[0073]驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及
[0074]使上述中止期間的該多個時鐘信號的頻率比上述掃描期間的上述多個時鐘信號的頻率低，
[0075]上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，
[0076]各雙穩(wěn)態(tài)電路具有:
[0077]第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號；
[0078]第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號；
[0079]第I輸出節(jié)點,其用于輸出上述輸出信號；
[0080]第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位將上述輸出信號提供給上述第I輸出節(jié)點；以及
[0081]第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0082]本發(fā)明的第17方面的特征在于，在本發(fā)明的第16方面中，[0083]上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
[0084]本發(fā)明的第18方面的特征在于，在本發(fā)明的第16方面中，
[0085]上述中止期間比上述掃描期間長。
[0086]本發(fā)明的第19方面的特征在于，在本發(fā)明的第16方面中，
[0087]上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
[0088]發(fā)明效果
[0089]根據(jù)本發(fā)明的第I方面，在顯示部和掃描信號線驅(qū)動電路一體形成的顯示裝置中，I幀期間包括上述掃描期間和上述中止期間。在該中止期間中提供給移位寄存器的多個時鐘信號的頻率比在掃描期間中提供給移位寄存器的多個時鐘信號的頻率低。因此，中止期間的第2時鐘信號的電位在比掃描期間的周期長的周期中為導(dǎo)通電平，由此，在該周期中第I輸出節(jié)點下拉用開關(guān)元件為導(dǎo)通狀態(tài)。由此，在中止期間中掃描信號線所受的噪聲等的影響和第I輸出節(jié)點下拉用開關(guān)元件的閾值變動減少。因此，能抑制顯示質(zhì)量的降低，并且抑制掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件(第I輸出節(jié)點下拉用開關(guān)元件)的可靠性降低。另外，I幀期間包括掃描期間和中止期間，由此I幀期間整體的驅(qū)動頻率減少。其結(jié)果是功耗減少。而且，顯示部和掃描信號線驅(qū)動電路被一體形成，因此邊框面積縮小，并且掃描信號線驅(qū)動電路的成本減少。
[0090]根據(jù)本發(fā)明的第2方面，中止期間的多個時鐘信號的振幅比掃描期間的該多個時鐘信號的振幅低。因此，能謀求進一步低功耗化。另外，在中止期間，施加到第I輸出節(jié)點下拉用開關(guān)元件的負(fù)載減少，因此能謀求該第I輸出節(jié)點下拉用開關(guān)元件的進一步高可靠性化。
[0091]根據(jù)本發(fā)明的第3方面，中止期間比掃描期間長。因此，能謀求進一步低功耗化。
[0092]根據(jù)本發(fā)明的第4方面，能利用第I節(jié)點上拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為導(dǎo)通電平，另外，能利用復(fù)位時第I節(jié)點下拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為截止電平。
[0093]根據(jù)本發(fā)明的第5方面，能可靠地保持第I節(jié)點的電位。
[0094]根據(jù)本發(fā)明的第6方面，能利用第I節(jié)點下拉驅(qū)動部在進行用于將導(dǎo)通電平的掃描信號提供給第I輸出節(jié)點的動作的期間以外將第I節(jié)點的電位可靠地維持為截止電平。
[0095]根據(jù)本發(fā)明的第7方面，能利用第2節(jié)點上拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為導(dǎo)通電平，利用第I個第2節(jié)點下拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為截止電平，利用第2個第2節(jié)點下拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為截止電平，利用非選擇時第I節(jié)點下拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為截止電平。因此，能謀求電路動作的穩(wěn)定化。
[0096]根據(jù)本發(fā)明的第8方面，能在初始化時利用第I節(jié)點下拉用開關(guān)元件進行復(fù)位動作。因此，能謀求電路動作的穩(wěn)定化。
[0097]根據(jù)本發(fā)明的第9方面，第I輸出信號被用作后級的雙穩(wěn)態(tài)電路的置位信號和前級的雙穩(wěn)態(tài)電路的復(fù)位信號，第2輸出信號是用于驅(qū)動掃描信號線的信號。這樣，另外設(shè)置用于驅(qū)動掃描信號線的第2輸出節(jié)點上拉用開關(guān)元件以及用于驅(qū)動前級和后級的雙穩(wěn)態(tài)電路的第I輸出節(jié)點上拉用開關(guān)元件，因此能使第I輸出節(jié)點上拉用開關(guān)元件和第2輸出節(jié)點上拉用開關(guān)元件各自的尺寸變小。因此，多個時鐘信號所對應(yīng)的負(fù)載電容變小，因此能謀求進一步低功耗化，并且能謀求進一步窄邊框化。
[0098]根據(jù)本發(fā)明的第10方面，能利用第2個第2輸出節(jié)點下拉用開關(guān)元件將第2輸出節(jié)點的電位可靠地設(shè)為截止電平。
[0099]根據(jù)本發(fā)明的第11方面，能將上述規(guī)定的電位設(shè)為固定電位，由此能實現(xiàn)與本發(fā)明的第9方面同樣的效果。
[0100]根據(jù)本發(fā)明的第12方面，使多個時鐘信號的相數(shù)為3相以上，由此各相所對應(yīng)的雙穩(wěn)態(tài)電路內(nèi)的開關(guān)元件的負(fù)載電容變得足夠小。因此，能謀求進一步低功耗化。
[0101]根據(jù)本發(fā)明的第13方面，移位寄存器每I級的布局間距為像素尺寸的約2倍。因此，在像素陣列設(shè)計時布局方案的自由度增大。由此，例如能謀求進一步窄邊框化。
[0102]根據(jù)本發(fā)明的第14方面，利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管來實現(xiàn)掃描信號線驅(qū)動電路。該薄膜晶體管的漏電電流足夠小，因此能使中止期間的多個時鐘信號的頻率進一步降低。因此，能謀求進一步低功耗化。另外，由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管的導(dǎo)通電流足夠大，因此能使該薄膜晶體管的尺寸足夠小。由此，能謀求進一步窄邊框化。
[0103]根據(jù)本發(fā)明的第15方面，利用由非晶硅形成半導(dǎo)體層的薄膜晶體管來實現(xiàn)掃描信號線驅(qū)動電路。因此，能謀求進一步低成本化。
[0104]根據(jù)本發(fā)明的第16方面至第19方面，在掃描信號線的驅(qū)動方法中，能分別實現(xiàn)與本發(fā)明的第I方面至第3方面和本發(fā)明的第12方面同樣的效果。
【專利附圖】
【附圖說明】
[0105]圖1是示出本發(fā)明的第I實施方式的液晶顯示裝置的整體構(gòu)成的框圖。
[0106]圖2是用于說明上述第I實施方式的柵極驅(qū)動器的構(gòu)成的框圖。
[0107]圖3是示出上述第I實施方式的移位寄存器的構(gòu)成的框圖。
[0108]圖4是示出上述第I實施方式的移位寄存器的最前級側(cè)的構(gòu)成的框圖。
[0109]圖5是示出上述第I實施方式的移位寄存器的最后級側(cè)的構(gòu)成的框圖。
[0110]圖6是用于說明上述第I實施方式的柵極驅(qū)動器的動作的信號波形圖。
[0111]圖7是示出上述第I實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0112]圖8是用于說明上述第I實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0113]圖9是用于說明上述第I實施方式的柵極驅(qū)動器在中止期間時的動作的信號波形圖。
[0114]圖10是用于說明上述第I實施方式的雙穩(wěn)態(tài)電路在中止期間時的動作的信號波形圖。
[0115]圖11是示出a-SiTFT和IGZ0TFT的漏極電流-柵極電壓特性的圖。
[0116]圖12是用于說明本發(fā)明的第2實施方式的柵極驅(qū)動器在中止期間時的動作的信號波形圖。
[0117]圖13是示出本發(fā)明的第3實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0118]圖14是用于說明上述第3實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0119]圖15是用于說明上述第3實施方式的雙穩(wěn)態(tài)電路在中止期間時的動作的信號波形圖。
[0120]圖16是示出本發(fā)明的第4實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0121]圖17是用于說明上述第4實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0122]圖18是示出本發(fā)明的第5實施方式的移位寄存器的構(gòu)成的框圖。
[0123]圖19是用于說明上述第5實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0124]圖20是用于說明本發(fā)明的第6實施方式的柵極驅(qū)動器的構(gòu)成的框圖。
[0125]圖21是用于說明上述第6實施方式的移位寄存器的構(gòu)成的框圖。
【具體實施方式】
[0126]以下，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。此外，在以下的說明中，薄膜晶體管的柵極端子相當(dāng)于控制端子，漏極端子相當(dāng)于第I導(dǎo)通端子，源極端子相當(dāng)于第2導(dǎo)通端子。另夕卜，將設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管全部作為η溝道型薄膜晶體管來進行說明。
[0127]< 1.第I實施方式>
[0128]< 1.1整體構(gòu)成和動作>
[0129]圖1是示出本發(fā)明的第I實施方式的有源矩陣型的液晶顯示裝置的整體構(gòu)成的框圖。如圖1所示，該液晶顯示裝置具備:電源100、DC/DC轉(zhuǎn)換器110、顯示控制電路200、源極驅(qū)動器(視頻信號線驅(qū)動電路)300、柵極驅(qū)動器(掃描信號線驅(qū)動電路)400、共用電極驅(qū)動電路500、顯示部600。柵極驅(qū)動器400利用非晶硅、多晶硅、微晶硅或者氧化物半導(dǎo)體等形成在包括顯示部600的液晶顯示面板700上。即，本實施方式的液晶顯示裝置是柵極驅(qū)動器400和顯示部600形成在同一基板(作為構(gòu)成液晶顯示面板的2個基板中的一方基板的陣列基板)上的柵極驅(qū)動器單片型的液晶顯示裝置。由此，能縮小液晶顯示裝置的邊框面積。此外，源極驅(qū)動器300也可以利用非晶硅、多晶硅、微晶硅或者氧化物半導(dǎo)體等而形成在液晶顯示面板700上。利用這些非晶硅和IGZO的具體的實現(xiàn)例在后面說明。
[0130]在顯示部600中，形成有η個源極線(視頻信號線)SL1?SLn、m個柵極線(掃描信號線)GLl?GLm以及與這些源極線SLl?SLn和柵極線GLl?GLm的交叉點分別對應(yīng)設(shè)置的mXn個像素形成部。上述mXn個像素形成部被矩陣狀配置從而構(gòu)成像素陣列。各像素形成部包括:薄膜晶體管80，其為開關(guān)元件，其柵極端子與通過對應(yīng)的交叉點的柵極線連接，并且源極端子與通過該交叉點的源極線連接；像素電極，其與該薄膜晶體管80的漏極端子連接；共用電極Ec，其為以被上述多個像素形成部共用的方式設(shè)置的相對電極；以及液晶層，其以被上述多個像素形成部共用的方式設(shè)置，被夾持在像素電極和共用電極Ec之間。并且，利用由像素電極和共用電極Ec形成的液晶電容來構(gòu)成像素電容Cp。此外，通常，為了使像素電容Cp可靠地保持電壓而與液晶電容并聯(lián)地設(shè)有輔助電容，輔助電容與本發(fā)明沒有直接關(guān)系，因此省略其說明和圖示。
[0131]電源100對DC/DC轉(zhuǎn)換器110、顯示控制電路200以及共用電極驅(qū)動電路500提供規(guī)定的電源電壓。DC/DC轉(zhuǎn)換器110從電源電壓生成用于使源極驅(qū)動器300和柵極驅(qū)動器400進行動作的規(guī)定的直流電壓，將其提供給源極驅(qū)動器300和柵極驅(qū)動器400。共用電極驅(qū)動電路500對共用電極Ec提供規(guī)定的電位Vcom。
[0132]顯示控制電路200接受從外部送來的圖像信號DAT和水平同步信號、垂直同步信號等定時信號組TG，輸出數(shù)字視頻信號DV、用于控制顯示部600的圖像顯示的源極起始脈沖信號SSP、源極時鐘信號SCK、鎖存選通信號LS、柵極起始脈沖信號GSP和柵極時鐘信號GCK。柵極時鐘信號GCK的高電平側(cè)的電位為Vdd電位，低電平側(cè)的電位為Vss電位。在本實施方式中，該柵極時鐘信號GCK包括2相的柵極時鐘信號GCKl和GCK2。以下，將柵極時鐘信號GCKl稱為“第I柵極時鐘信號”，將柵極時鐘信號GCK2稱為“第2柵極時鐘信號”。這些第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2的相位相互錯開I水平掃描期間，均為僅在2水平掃描期間中的I水平掃描期間為高電平電位(Vdd電位)(但是，除了后述的中止期間T2以外)。
[0133]源極驅(qū)動器300接受從顯示控制電路200輸出的數(shù)字視頻信號DV、源極起始脈沖信號SSP、源極時鐘信號SCK和鎖存選通信號LS，對源極線SLl?SLn分別施加進行了 D/A變換的模擬視頻信號SS (I)?SS (η)。
[0134]柵極驅(qū)動器400基于從顯示控制電路200輸出的柵極起始脈沖信號GSP和柵極時鐘信號GCK，以I幀期間為周期反復(fù)將導(dǎo)通電平的掃描信號GOUT (I)?GOUT (m)施加到柵極線GLl?GLm。此外，后面詳細(xì)進行該柵極驅(qū)動器400的說明。
[0135]如以上那樣，對源極線SLl?SLn分別施加視頻信號SS (I)?SS (n)，對柵極線GLl?GLm分別施加掃描信號GOUT (I)?GOUT Cm),由此在顯示部600中顯示基于從外部發(fā)送的圖像信號DAT的圖像。
[0136]< 1.2柵極驅(qū)動器的構(gòu)成和動作>
[0137]圖2是用于說明本實施方式的柵極驅(qū)動器400的構(gòu)成的框圖。如圖2所示，柵極驅(qū)動器400由包括m個(級)雙穩(wěn)態(tài)電路40 (I)?40 Cm)和I個(級)虛擬用雙穩(wěn)態(tài)電路40 Cm+ I)(以下稱為“虛擬級”)的移位寄存器410構(gòu)成。
[0138]在顯示部600中如上述那樣形成有m行Xn列的像素矩陣，以與這些像素矩陣的各行 對應(yīng)的方式在各級中設(shè)有上述雙穩(wěn)態(tài)電路。該雙穩(wěn)態(tài)電路在各時點為2個狀態(tài)(第I狀態(tài)和第2狀態(tài))中的任一方狀態(tài)，輸出表示該狀態(tài)的信號(以下稱為“狀態(tài)信號”。)。在本實施方式中，如果雙穩(wěn)態(tài)電路為第I狀態(tài)，則從該雙穩(wěn)態(tài)電路輸出高電平(導(dǎo)通電平)電位的狀態(tài)信號，如果雙穩(wěn)態(tài)電路為第2狀態(tài)，則從該雙穩(wěn)態(tài)電路輸出低電平(截止電平)電位的狀態(tài)信號。另外，以下將從雙穩(wěn)態(tài)電路輸出高電平電位的狀態(tài)信號而對與該雙穩(wěn)態(tài)電路對應(yīng)的柵極線施加高電平電位的掃描信號的期間稱為“選擇期間”。
[0139]圖3是示出本實施方式的移位寄存器410的最前級和最后級以外的構(gòu)成的框圖。圖4是示出本實施方式的移位寄存器410的最前級側(cè)的構(gòu)成的框圖。圖5是示出本實施方式的移位寄存器410的最后級側(cè)的構(gòu)成的框圖。此外，在以下的說明中，第X級(X= I?m+ I)的雙穩(wěn)態(tài)電路僅稱為“第X級”。如上述那樣，該移位寄存器410包括m個雙穩(wěn)態(tài)電路40 (I)?40 (m)和I個虛擬用雙穩(wěn)態(tài)電路40 (m+1)。圖3示出了第i_2級40 (i_2)?第i + I級40 (i + 1)，圖4示出了第i級40 (I)和第2級40 (2)，圖5示出了第m_l級40 (m-Ι)和第m級40 Cm)以及虛擬級40 (m+1)。
[0140]在各雙穩(wěn)態(tài)電路中設(shè)有:用于接受時鐘信號CKl (以下稱為“第I時鐘信號”)的輸入端子；用于接受時鐘信號CK2 (以下稱為“第2時鐘信號”)的輸入端子；用于接受低電平的直流電源電位Vss (也將該電位的大小稱為上述“Vss電位”)的輸入端子；用于接受置位信號S的輸入端子；用于接受復(fù)位信號R的輸入端子；以及用于輸出狀態(tài)信號Z的輸出端子。
[0141]如上述那樣對移位寄存器410提供2相的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2作為柵極時鐘信號GCK。
[0142]對移位寄存器410的各級(各雙穩(wěn)態(tài)電路)的輸入端子提供的信號如下。此外，以下假設(shè)i為奇數(shù)，m為偶數(shù)。如圖3?圖5所示，對第奇數(shù)級提供第I柵極時鐘信號GCKl作為第I時鐘信號CK1，提供第2柵極時鐘信號GCK2作為第2時鐘信號CK2。對第偶數(shù)級提供第I柵極時鐘信號GCKl作為第2時鐘信號CK2，提供第2柵極時鐘信號GCK2作為第I時鐘信號CK1。另外，對各級共同地提供低電平的直流電源電位Vss。
[0143]對各級提供從前級輸出的狀態(tài)信號Z作為置位信號S，提供從后一級輸出的狀態(tài)信號Z作為復(fù)位信號R。但是，對第I級(最前級)40 (I)提供柵極起始脈沖信號GSP作為置位信號S。另外，對第m級(最后級)40 (m)提供從虛擬級40 (m + I)輸出的狀態(tài)信號作為復(fù)位信號R。此外，對虛擬級40 (m+ I)提供從第m級40 (m)輸出的狀態(tài)信號Z作為置位信號S，提供自身的狀態(tài)信號Z作為復(fù)位信號R。因此，在虛擬級40 Cm + I)的狀態(tài)信號Z為高電平電位的期間比其它級的狀態(tài)信號Z為高電平電位的期間短。也可以代替設(shè)置這種虛擬級40 (m+1)的方案，對第m級40 Cm)提供柵極結(jié)束脈沖信號GEP作為復(fù)位信號R。該柵極結(jié)束脈沖信號是在掃描期間Tl結(jié)束后的I水平掃描期間變?yōu)楦唠娖诫娢坏男盘枴?br> [0144]在如上構(gòu)成中，當(dāng)對移位寄存器410的第i級40 (I)提供作為置位信號S的柵極起始脈沖信號GSP時，基于第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2，柵極起始脈沖信號GSP中包含的脈沖(該脈沖包含于從各級輸出的狀態(tài)信號Z)被依次傳輸?shù)降趇級40
(I)至第m級40 (m)o并且,與該脈沖的傳輸相應(yīng)地,從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z依次變?yōu)楦唠娖诫娢?。該從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z作為掃描信號GOUT (I)?GOUT (m)被分別提供給柵極線GLl?GLm。此外，從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z也可以在由電平移位器提高電壓后，作為掃描信號GOUT (I)?GOUT (m)分別提供給柵極線GLl?GLm。由此，如圖6所示，在每I個水平掃描期間依次成為高電平電位的掃描信號被提供給顯示部600內(nèi)的柵極線。此外，后面說明柵極驅(qū)動器400的詳細(xì)動作。
[0145]< 1.3雙穩(wěn)態(tài)電路的構(gòu)成>
[0146]圖7是示出本實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。如圖7所示，該雙穩(wěn)態(tài)電路包括4個薄膜晶體管(開關(guān)元件)Ml?M4、電容器(電容元件)Cl、4個輸入端子41?44、低電平的直流電源電位Vss用的輸入端子以及輸出端子51。在此，對接受第I時鐘信號CKl的輸入端子標(biāo)注附圖標(biāo)記41，對接受第2時鐘信號CK2的輸入端子標(biāo)注附圖標(biāo)記42，對接受置位信號S的輸入端子標(biāo)注附圖標(biāo)記43，對接受復(fù)位信號R的輸入端子標(biāo)注附圖標(biāo)記44。另外，對輸出狀態(tài)信號Z的輸出端子標(biāo)注附圖標(biāo)記51。
[0147]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。薄膜晶體管Ml的柵極端子、薄膜晶體管M3的源極端子、薄膜晶體管M4的漏極端子以及電容器Cl的一端被相互連接。以下，為了方便，將它們相互連接的連接點(配線)稱為“第I節(jié)點”。對該第I節(jié)點標(biāo)注附圖標(biāo)記NI。
[0148]關(guān)于薄膜晶體管M1，柵極端子與第I節(jié)點NI連接，漏極端子與輸入端子41連接，源極端子與輸出端子51連接。關(guān)于薄膜晶體管M2，柵極端子與輸入端子42連接，漏極端子與輸出端子51連接，源極端子與直流電源電位Vss用的輸入端子連接。關(guān)于薄膜晶體管M3，柵極端子及漏極端子與輸入端子43連接(即為二極管連接)，源極端子與第I節(jié)點NI連接。關(guān)于薄膜晶體管M4，柵極端子與輸入端子44連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。關(guān)于電容器Cl，一端與第I節(jié)點NI連接，另一端與輸出端子51連接。
[0149]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管Ml在第I節(jié)點NI的電位為高電平時，將第I時鐘信號CK的電位提供給輸出端子51。薄膜晶體管M2在第2時鐘信號CK2的電位為高電平時，使輸出端子51的電位向Vss電位變化。薄膜晶體管M3在置位信號S的電位為高電平時，使第I節(jié)點NI的電位向高電平變化。薄膜晶體管M4在復(fù)位信號R的電位為高電平時，使第I節(jié)點NI的電位向Vss電位變化。電容器Cl發(fā)揮第I節(jié)點NI自舉時的輔助電容的功能。
[0150]在本實施方式中，利用薄膜晶體管Ml實現(xiàn)第I輸出節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M2實現(xiàn)第I輸出節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M3實現(xiàn)第I節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M4實現(xiàn)第I節(jié)點下拉用開關(guān)元件，利用電容器Cl實現(xiàn)電容元件。另外，利用輸入端子41實現(xiàn)第I輸入節(jié)點，利用輸入端子42實現(xiàn)第2輸入節(jié)點，利用輸入端子43實現(xiàn)第3輸入節(jié)點，利用輸入端子44實現(xiàn)第4輸入節(jié)點。另外，利用柵極時鐘信號GCK的高電平(Vdd電位)實現(xiàn)導(dǎo)通電平的電位，利用Vss電位實現(xiàn)截止電平的電位。
[0151]< 1.4雙穩(wěn)態(tài)電路的動作>
[0152]圖8是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是后述的掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。在第i級中，第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2分別相當(dāng)于第I時鐘信號CKl和第2時鐘信號CK2。圖8的時點tl到時點t2的期間相當(dāng)于選擇期間。以下，將選擇期間緊前的I水平掃描期間稱為“置位期間”，將選擇期間緊后的I水平掃描期間稱為“復(fù)位期間”。另外，將I幀期間中的從柵極起始脈沖信號GSP上升的時點(掃描開始時點)到虛擬級的掃描信號GOUT (m+ I)上升的時點為止的期間稱為“掃描期間”，標(biāo)注附圖標(biāo)記Tl。該掃描期間Tl是對多個(m個)的柵極線GL (I)?GL Cm)進行I次掃描的期間。另夕卜，將I幀期間中的從虛擬級的掃描信號GOUT (m+ I)上升的時點到后續(xù)的幀期間中柵極起始脈沖信號GSP上升的時點為止的期間稱為“中止期間”，標(biāo)注附圖標(biāo)記T2。該中止期間T2是除了虛擬級40 (m+ I)以外的雙穩(wěn)態(tài)電路40 (I)?40 (m)的輸出信號均為低電平電位的期間。另外，將掃描期間Tl中的選擇期間、置位期間和復(fù)位期間以外的期間稱為“通常動作期間”。
[0153]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖7所示為二極管連接，因此隨著置位信號S的電位變?yōu)楦唠娖?，薄膜晶體管M3變?yōu)閷?dǎo)通狀態(tài)，電容器Cl被充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間中，第I柵極時鐘信號GCKl(第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。
[0154]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位變?yōu)樽銐蚋叩碾娖?，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)。
[0155]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2，薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣狀態(tài)信號Z的電位降低，從而第I節(jié)點NI的電位通過電容器Cl也降低。另外，在復(fù)位期間，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位可靠地降低為低電平。
[0156]在通常動作期間(掃描期間Tl中、時點t0以前的期間和時點t3以后的期間)中，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能使?fàn)顟B(tài)信號Z的電位維持為低電平。
[0157]此外，在以下的說明中，用附圖標(biāo)記tckl表示掃描期間Tl中的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的周期(以下稱為“掃描期間周期”)。另外，用附圖標(biāo)記fckl表示掃描期間Tl的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的頻率(以下稱為“掃描期間頻率”)。而且，用附圖標(biāo)記Vckl表示掃描期間Tl的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的振幅(以下稱為“掃描期間振幅”)。
[0158]< 1.5中止期間的動作>
[0159]圖9是用于說明本實施方式的柵極驅(qū)動器400的動作中的特別是中止期間T2的動作的信號波形圖。如圖9所示，在本實施方式中，I幀期間包括掃描期間Tl和設(shè)于該掃描期間Tl后的中止期間T2。S卩，掃描期間Tl和中止期間T2以I幀期間為周期交替地出現(xiàn)。在掃描期間Tl中，如上述那樣，作為從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z的掃描信號GOUT (I)?GOUT Cm)基于第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2而依次變?yōu)楦唠娖诫娢弧?br> [0160]在一方中止期間T2中，進行與掃描期間Tl不同的動作。在此，用附圖標(biāo)記tck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的周期(以下稱為“中止期間周期”)。另外，用附圖標(biāo)記fck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的頻率(以下稱為“中止期間頻率”)。而且，用附圖標(biāo)記Vck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的振幅(以下稱為“中止期間振幅”)。
[0161]在本實施方式中，中止期間T2設(shè)為比掃描期間Tl長。但是，本發(fā)明不限于此，中止期間T2也可以比掃描期間Tl短。
[0162]如圖9所示，中止期間周期tck2比掃描期間周期tckl長。S卩，中止期間頻率fck2比掃描期間頻率fckl低。在此，希望掃描期間頻率fckl為中止期間頻率fck2的整數(shù)倍。由此，能使顯示控制電路200等為簡易的構(gòu)成。另外，希望掃描期間頻率fckl為中止期間頻率fck2的2倍以上。換言之，希望中止期間頻率fck2為掃描期間頻率fckl的1/2倍以下。由此，能充分減少柵極驅(qū)動器400的驅(qū)動所需的功耗。這種柵極時鐘信號GCK的頻率(周期)的控制例如在顯示控制電路200中進行。此外，在本實施方式中，中止期間振幅Vck2和掃描期間振幅Vckl為相互相同的大小。
[0163]圖10是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是中止期間T2的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。如圖10所示，在中止期間T2中，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位按每個中止期間周期tck2變?yōu)楦唠娖剑纱吮∧ぞw管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。因此，能在中止期間T2中將狀態(tài)信號Z的電位可靠地維持為低電平。此外，在中止期間T2中，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位也按每個中止期間周期tck2變?yōu)楦唠娖剑堑贗節(jié)點NI的電位為低電平，從而薄膜晶體管Ml為截止?fàn)顟B(tài)，因此第I柵極時鐘信號GCKl的電位不會提供給輸出端子51。[0164]這樣，在中止期間T2中，掃描信號GOUT (I)~GOUT (m)維持為低電平電位。即，在該中止期間T2中，柵極線GLl~GLm均為非選擇狀態(tài)。
[0165]<1.6考察>
[0166]例如在將上述專利文獻2記載的驅(qū)動方法應(yīng)用于將由圖7所示的雙穩(wěn)態(tài)電路構(gòu)成的移位寄存器包含于柵極驅(qū)動器內(nèi)的柵極驅(qū)動器單片型的液晶顯示裝置的情況下，為了在中止期間T2將柵極線的電位維持為低電平，需要將薄膜晶體管Ml維持為截止?fàn)顟B(tài)或者將薄膜晶體管M2維持為導(dǎo)通狀態(tài)。
[0167]在為了在中止期間T2中將柵極線的電位維持為低電平而將薄膜晶體管Ml維持為截止?fàn)顟B(tài)的情況下，在該中止期間T2中輸出端子51 (柵極線)為懸浮狀態(tài)。因此，在中止期間T2中柵極線會容易受到噪聲等的影響。其結(jié)果是有可能導(dǎo)致顯示質(zhì)量的降低。與此相對，在本實施方式中，如上述那樣，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。因此，會按每個中止期間周期tck2對輸出端子51 O!極線)提供低電平電位。由此，在本實施方式中，會減少在中止期間T2中輸出端子51 (柵極線)為懸浮狀態(tài)從而柵極線所受的噪聲等的影響。其結(jié)果是能抑制顯示質(zhì)量的降低。
[0168]另一方面，為了在中止期間T2中將柵極線的電位維持為低電平而將薄膜晶體管M2維持為導(dǎo)通狀態(tài)的情況下，需要在該中止期間T2中持續(xù)對薄膜晶體管M2的柵極端子提供高電平的電位。因此，會對該薄膜晶體管M2長時間施加?xùn)牌珣?yīng)力，因此該薄膜晶體管M2的閾值變動會變大。其結(jié)果是，該薄膜晶體管M2的驅(qū)動能力(可靠性)會降低。與此相對，在本實施方式中，如上述那樣，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。即，對薄膜晶體管M2的柵極端子僅按每個中止期間周期tck2提供高電平電位。由此，在本實施方式中，對薄膜晶體管M2施加的柵偏應(yīng)力減少，因此該薄膜晶體管M2的閾值變動減少。其結(jié)果是，能抑制該薄膜晶體管M2的驅(qū)動能力(可靠性)的降低。
[0169]<1.7實現(xiàn)例>[0170]本實施方式的雙穩(wěn)態(tài)電路中的各薄膜晶體管的半導(dǎo)體層例如能采用a-Si或者氧化物半導(dǎo)體等。此外，氧化物半導(dǎo)體典型地采用作為以銦、鎵、鋅和氧為主成分的氧化物半導(dǎo)體的InGaZnOx(以下稱為“IGZ0”)，但是本發(fā)明不限于此。例如只要是包含銦、鎵、鋅、銅、硅、錫、鋁、鈣、鍺和鉛中的至少I種的氧化物半導(dǎo)體即可。
[0171]圖11是示出將a-SiTFT和IGZO用于半導(dǎo)體層的TFT (以下稱為“IGZ0TFT”)的漏極電流-柵極電壓特性的圖。在圖11中，橫軸表示柵極電壓Vg，縱軸表示漏極電流Ids。如圖11所示，IGZ0TFT的漏電電流為a-SiTFT的漏電電流的1/1000以下，并且IGZ0TFT的導(dǎo)通電流為a-SiTFT的導(dǎo)通電流的約20倍。
[0172]在采用了 a-SiTFT的情況下，能使幀頻率低至例如45Hz程度。與此相對，在將IGZ0TFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，IGZ0TFT如上述那樣漏電電流小，因此來自像素TFT的漏電電流小，能使像素電位的保持時間變長，因此能使幀頻率低至例如0.2Hz程度。因此，在采用了 IGZ0TFT的情況下，與采用a-SiTFT的情況相比能使柵極驅(qū)動器400的驅(qū)動功率為1/100以下。此外，更詳細(xì)地說，在采用IGZ0TFT的情況下，當(dāng)將掃描期間頻率fckl設(shè)定為60Hz時，能將中止期間頻率fck2設(shè)定為I?0.1Hz程度。
[0173]另外，IGZ0TFT如上述那樣導(dǎo)通電流大，因此在采用IGZ0TFT的情況下，與采用a-SiTFT的情況相比能使TFT的尺寸小到1/20程度。
[0174]此外，在采用a-SiTFT的情況下，能以比采用IGZ0TFT的情況低的成本來實現(xiàn)本實施方式。
[0175]<1.8 效果>
[0176]根據(jù)本實施方式，在柵極驅(qū)動器單片型的液晶顯示裝置中，I幀期間包括掃描期間Tl和中止期間T2。在該中止期間T2中作為提供給柵極驅(qū)動器400內(nèi)的移位寄存器410的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的頻率的中止期間頻率fck2比作為在掃描期間Tl中提供給移位寄存器410的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的頻率的掃描期間頻率fckl低。因此，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。由此，在中止期間T2中柵極線所受到的噪聲等的影響和薄膜晶體管M2的閾值變動減少。因此，能抑制顯示質(zhì)量的降低，并且抑制薄膜晶體管M2的可靠性降低。另外，I幀期間包括掃描期間Tl和中止期間T2，由此I幀期間整體的驅(qū)動頻率減少。其結(jié)果是功耗減少。而且，柵極驅(qū)動器400被單片化地形成，因此液晶顯示面板700的邊框面積縮小，并且柵極驅(qū)動器400的成本減少。
[0177]另外，根據(jù)本實施方式，設(shè)為中止期間T2比掃描期間Tl長，因此能謀求進一步低功耗化。
[0178]在將IGZ0TFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，IGZ0TFT的漏電電流足夠小，因此能使中止期間頻率fck2進一步降低。因此能減少功耗。另外，在這種情況下，IGZ0TFT的導(dǎo)通電流足夠大，因此能使TFT尺寸足夠小。由此，能謀求進一步窄邊框化。
[0179]另一方面，在將a-SiTFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，能謀求進一步低成本化。
[0180]<2.第2實施方式>[0181]< 2.1中止期間的動作>
[0182]圖12是用于說明本發(fā)明的第2實施方式的柵極驅(qū)動器400的動作中的特別是中止期間T2的動作的信號波形圖。此外，本實施方式除了中止期間的動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖12所示，本實施方式的中止期間振幅Vck2比掃描期間振幅Vckl小。此外，為了在中止期間T2中將薄膜晶體管M2可靠地設(shè)為導(dǎo)通狀態(tài)，需要該中止期間振幅Vck2比薄膜晶體管M2的閾值電壓大。即，本實施方式的中止期間振幅Vck2比掃描期間振幅Vckl小并且比薄膜晶體管M2的閾值電壓大。
[0183]<2.2效果>
[0184]根據(jù)本實施方式，作為中止期間T2的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的振幅的中止期間振幅Vck2小于作為掃描期間Tl的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的振幅的掃描期間振幅Vckl。因此，能謀求進一步低功耗化。另外，在中止期間T2施加到薄膜晶體管M2的柵偏應(yīng)力進一步減少，因此能謀求該薄膜晶體管M2的進一步高可靠性化。
[0185]<3.第3實施方式>
[0186]< 3.1雙穩(wěn)態(tài)電路的構(gòu)成>
[0187]圖13是示出本發(fā)明的第3實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。此外，本實施方式除了雙穩(wěn)態(tài)電路的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖13所示，在本實施方式的雙穩(wěn)態(tài)電路中，對第I實施方式的雙穩(wěn)態(tài)電路增加了第I節(jié)點下拉驅(qū)動部61、薄膜晶體管(開關(guān)元件)M9和輸入端子45。在此，輸入端子45是用于接受后述的初始化信號RST的端子。第I節(jié)點下拉驅(qū)動部61包括4個薄膜晶體管M5 ?M8。
[0188]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。此外，省略與上述第I實施方式共用的事項。薄膜晶體管M5的源極端子、薄膜晶體管M6的漏極端子、薄膜晶體管M7的漏極端子和薄膜晶體管M8的柵極端子被相互連接。以下，為了方便而將它們相互連接的連接點(配線)稱為“第2節(jié)點”。對該第2節(jié)點標(biāo)注附圖標(biāo)記N2。這樣，在第I節(jié)點下拉驅(qū)動部61的內(nèi)部包括該第2節(jié)點N2。
[0189]薄膜晶體管M5的柵極端子和漏極端子與輸入端子42連接(即為二極管連接)，源極端子與第2節(jié)點N2連接。薄膜晶體管M6的柵極端子與輸入端子41連接，漏極端子與第2節(jié)點N2連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M7的柵極端子與第I節(jié)點NI連接，漏極端子與第2節(jié)點N2連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M8的柵極端子與第2節(jié)點N2連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M9的柵極端子與輸入端子45連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。
[0190]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管M5在第2時鐘信號CK2的電位為高電平時使第2節(jié)點N2的電位向高電平變化。薄膜晶體管M6在第I時鐘信號CKl的電位為高電平時使第2節(jié)點N2的電位向Vss電位變化。薄膜晶體管M7在第I節(jié)點NI的電位為高電平時使第2節(jié)點N2的電位向Vss電位變化。薄膜晶體管M8在第2節(jié)點N2的電位為高電平時使第I節(jié)點NI的電位向Vss電位變化。薄膜晶體管M9在初始化信號RST的電位為高電平時使第I節(jié)點NI的電位向Vss電位變化。[0191]初始化信號RST在各掃描期間Tl的開始緊前的I水平掃描期間(換言之，中止期間T2的最后的I水平掃描期間)中為高電平電位。此外，也可以代之以使該初始化信號RST在各掃描期間Tl的結(jié)束緊后的I水平掃描期間(換言之，中止期間T2的最初的I水平掃描期間)中為高電平電位。在這種情況下，能采用上述的虛擬級40 Cm + I)的狀態(tài)信號Z或者柵極結(jié)束脈沖信號GEP作為該初始化信號RST。
[0192]在本實施方式中，利用薄膜晶體管M5實現(xiàn)第2節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M6實現(xiàn)第I個第2節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M7實現(xiàn)第2個第2節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M8實現(xiàn)非選擇時第I節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M9實現(xiàn)初始化時第I節(jié)點下拉用開關(guān)元件。
[0193]< 3.2雙穩(wěn)態(tài)電路的動作>
[0194]圖14是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。
[0195]在掃描期間Tl的開始緊前的I水平掃描期間即在先的幀期間的中止期間T2的最后的I水平掃描期間中，初始化信號RST的電位從低電平變化為高電平。因此，薄膜晶體管M9為導(dǎo)通狀態(tài)。由此，第I節(jié)點NI的電位可靠地變?yōu)榈碗娖健＿@樣，在本實施方式中在各雙穩(wěn)態(tài)電路中進行初始化動作。并且，當(dāng)掃描期間Tl開始時，初始化信號RST的電位從高電平變化為低電平，因此薄膜晶體管M9變?yōu)榻刂範(fàn)顟B(tài)，從而初始化動作結(jié)束。
[0196]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖13所示為二極管連接，因此置位信號S的電位為高電平從而薄膜晶體管M3為導(dǎo)通狀態(tài)，電容器Cl充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間中，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。另外，此時，在本實施方式中，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位變?yōu)楦唠娖?，由此薄膜晶體管M5為導(dǎo)通狀態(tài)，但是另一方面，如上述那樣第I節(jié)點NI的電位為高電平，由此薄膜晶體管M7也為導(dǎo)通狀態(tài)。因此,第2節(jié)點N2的電位不會為高電平(但是,如圖14所示電位略有上升)。此外，希望薄膜晶體管M7的導(dǎo)通電阻與薄膜晶體管M5的導(dǎo)通電阻相比足夠小。更具體地說，將薄膜晶體管M7的溝道寬度設(shè)計為與薄膜晶體管M5的溝道寬度相比足夠大。
[0197]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl時，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也會上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位為足夠高的電平，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)為止。另外，此時，第I柵極時鐘信號GCKl的電位為高電平，從而薄膜晶體管M6為導(dǎo)通狀態(tài)。因此，第2節(jié)點N2的電位被可靠地維持為低電平。
[0198]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2時薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣，狀態(tài)信號Z的電位降低，由此第I節(jié)點NI的電位也通過電容器Cl而降低。另外，在復(fù)位期間中，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位可靠地降低為低電平。另外，在本實施方式中，薄膜晶體管M5也為導(dǎo)通狀態(tài)，從而第2節(jié)點N2的電位為高電平。因此，薄膜晶體管M8為導(dǎo)通狀態(tài)。由此，第I節(jié)點NI的電位更可靠地降低為低電平。
[0199]在通常動作期間，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能將狀態(tài)信號Z的電位可靠地維持為低電平。
[0200]然而，在通常動作期間，第I節(jié)點NI為懸浮狀態(tài)，因此由于薄膜晶體管M2的柵極-漏極間的寄生電容的存在，第I時鐘信號CK的電位變動會引起第I節(jié)點NI的電位變動。但是在本實施方式中，薄膜晶體管M5和M6相互錯開I水平掃描期間而按每I水平掃描期間反復(fù)為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，由此第2節(jié)點N2的電位按每I水平掃描期間反復(fù)為導(dǎo)通電平和截止電平。因此，薄膜晶體管M8按每I水平掃描期間反復(fù)為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。由此，能在通常動作期間中將第I節(jié)點的電位維持為低電平。
[0201]圖15是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是中止期間T2的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作同樣，因此省略說明。如圖15所示，與上述第I實施方式不同，在本實施方式中，第2節(jié)點N2的電位按每個中止期間周期tck2成為高電平。因此，薄膜晶體管M8按每個中止期間周期tck2成為導(dǎo)通狀態(tài)。由此，除了上述通常動作期間以外，在中止期間T2中，第I節(jié)點NI的電位也可靠地維持為低電平。
[0202]如以上那樣，第I節(jié)點下拉驅(qū)動部61基于構(gòu)成該第I節(jié)點下拉驅(qū)動部61的薄膜晶體管M5?M8所連接的第2節(jié)點N2的電位，在進行用于將高電平電位的掃描信號提供給輸出端子51的動作的期間以外，即在復(fù)位期間、通常動作期間和中止期間T2中，進行將第I節(jié)點NI的電位維持為截止電平的動作。
[0203]< 3.3 效果 >
[0204]根據(jù)本實施方式，利用第I節(jié)點下拉驅(qū)動部61，在進行用于將高電平電位的掃描信號提供給輸出端子51的動作的期間以外，即在復(fù)位期間、通常動作期間和中止期間T2中，進行將第I節(jié)點NI的電位維持為截止電平的動作。因此，能謀求電路動作的穩(wěn)定化。特別是，當(dāng)薄膜晶體管M2的尺寸大時，柵極-漏極間的寄生電容變大，因此容易遭受時鐘噪聲，但是在這種情況下也能將第I節(jié)點NI的電位穩(wěn)定地維持為截止電平。
[0205]另外，根據(jù)本實施方式，在各掃描期間Tl的開始緊前的I水平掃描期間中，利用薄膜晶體管M9將第I節(jié)點NI的電位復(fù)位為截止電平。因此，能謀求電路動作的進一步穩(wěn)定化。
[0206]< 4.第4實施方式>
[0207]< 4.1雙穩(wěn)態(tài)電路的構(gòu)成>
[0208]圖16是示出本發(fā)明的第3實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。此外，本實施方式除了雙穩(wěn)態(tài)電路的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖16所示，在本實施方式的雙穩(wěn)態(tài)電路中，對第I實施方式的雙穩(wěn)態(tài)電路增加了輸出緩沖部62、輸出端子52和用于接受直流電源電位Vdd (也將該電位的大小稱為上述“Vdd電位”)的輸入端子。輸出緩沖部62包括3個薄膜晶體管(開關(guān)元件)MlO?M12。本實施方式的雙穩(wěn)態(tài)電路為除了上述第I實施方式的狀態(tài)信號Z以外還輸出狀態(tài)信號Q的構(gòu)成。輸出端子52是用于輸出該狀態(tài)信號Q的端子。本實施方式的狀態(tài)信號Z僅用作后級的置位信號S和前級的復(fù)位信號。另一方面，狀態(tài)信號Q作為掃描信號提供給柵極線。
[0209]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。此外，對與上述第I實施方式共用的事項省略說明。薄膜晶體管MlO的柵極端子與第I節(jié)點NI連接，漏極端子與直流電源電位Vdd用的輸入端子連接，源極端子與輸出端子52連接。薄膜晶體管Mll的柵極端子與輸入端子42連接，漏極端子與輸出端子52連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M12的柵極端子與輸入端子44連接，漏極端子與輸出端子52連接，源極端子與直流電源電位Vss用的輸入端子連接。此外，提供給薄膜晶體管MlO的漏極端子的電位不限于上述直流電源電位Vdd，例如也可以是比Vdd電位高的固定電位。另外，提供給薄膜晶體管MlO的漏極端子的電位只要至少在選擇期間中為固定電位即可。
[0210]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管MlO在第I節(jié)點NI的電位為高電平時使輸出端子52的電位向Vdd電位變化。薄膜晶體管Mll在第2時鐘信號CK2的電位為高電平時使輸出端子52的電位向Vss電位變化。薄膜晶體管M12在復(fù)位信號R的電位為高電平時使輸出端子52的電位向Vss電位變化。
[0211]在本實施方式中，利用薄膜晶體管MlO實現(xiàn)第2輸出節(jié)點上拉用開關(guān)元件，利用薄膜晶體管Mll實現(xiàn)第I個第2輸出節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M12實現(xiàn)第2個第2輸出節(jié)點下拉用開關(guān)元件。另外，利用輸出端子52實現(xiàn)第2輸出節(jié)點。另外，利用狀態(tài)信號Z實現(xiàn)第I輸出信號，利用狀態(tài)信號Q實現(xiàn)第2輸出信號。
[0212]< 4.2雙穩(wěn)態(tài)電路的動作>
[0213]圖17是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。
[0214]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖17所示為二極管連接，因此置位信號S為高電平從而薄膜晶體管M3為導(dǎo)通狀態(tài)，電容器Cl充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。另外，此時，在本實施方式中，置位信號S的電位為高電平，由此薄膜晶體管MlO為導(dǎo)通狀態(tài)。因此，如圖17所示，狀態(tài)信號Q (輸出端子52)的電位上升。更詳細(xì)地說，此時第2時鐘信號CK2為高電平從而薄膜晶體管Mll為導(dǎo)通狀態(tài)，因此狀態(tài)信號Q上升到用薄膜晶體管MlO的導(dǎo)通電阻和薄膜晶體管Mll的導(dǎo)通電阻對Vdd電位與Vss電位的電位差進行電阻分割的電位。該輸出端子52的電位上升，由此與該輸出端子52連接的柵極線所對應(yīng)的像素形成部有可能在置位期間被寫入源極信號。但是，在置位期間的后續(xù)的選擇期間中會將所希望的源極信號寫入該像素形成部，因此不會影響顯示質(zhì)量。
[0215]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl時，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也會上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位變?yōu)樽銐蚋叩碾娖?，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)。與此同時，薄膜晶體管MlO為完全導(dǎo)通狀態(tài)，因此與該雙穩(wěn)態(tài)電路的輸出端子52連接的柵極線成為選擇狀態(tài)，所以狀態(tài)信號Q的電位上升到足夠的電平(Vdd電位)。
[0216]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2時，薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣，狀態(tài)信號Z的電位降低，由此第I節(jié)點NI的電位通過電容器Cl也會降低。另外，在復(fù)位期間，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2和M12為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位和狀態(tài)信號Q的電位分別可靠地降低為低電平。
[0217]在通常動作期間中，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2和M12按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能將狀態(tài)信號Z的電位和狀態(tài)信號Q的電位分別可靠地維持為低電平。
[0218]此外，在中止期間T2中，與上述第I實施方式同樣，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位按每個中止期間周期tck2為高電平。因此，薄膜晶體管M2和Mll按每個中止期間周期tck2為導(dǎo)通狀態(tài)。因此，在中止期間T2中能將狀態(tài)信號Z和Q各自的電位可靠地維持為低電平。
[0219]<4.3效果>
[0220]在本實施方式中，在各雙穩(wěn)態(tài)電路中，后級的置位信號S和用作前級的復(fù)位信號的狀態(tài)信號Z通過薄膜晶體管Ml而從輸出端子51輸出，作為掃描信號提供給柵極線的狀態(tài)信號Q通過薄膜晶體管MlO從輸出端子52輸出。這樣，分別設(shè)置用于驅(qū)動?xùn)艠O線的薄膜晶體管MlO以及用于驅(qū)動前級和后級的雙穩(wěn)態(tài)電路的薄膜晶體管M1，因此能使薄膜晶體管Ml的尺寸變小。因此，對柵極時鐘信號GCK的負(fù)載電容變小，因此能謀求進一步低功耗化。另外，能謀求進一步窄邊框化。
[0221]<5.第5實施方式>
[0222]< 5.1移位寄存器的構(gòu)成和動作>
[0223]圖18是示出本發(fā)明的第5實施方式的移位寄存器410的構(gòu)成的框圖。此外，本實施方式除了移位寄存器410的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。在本實施方式中，從顯示控制電路200提供給柵極驅(qū)動器400的柵極時鐘信號GCK包括3相的柵極時鐘信號GCKl?GCK3。以下，將柵極時鐘信號GCK3稱為“第3柵極時鐘信號”。該第I柵極時鐘信號GCK1、第2柵極時鐘信號GCK2和第3柵極時鐘信號GCK3的相位相互錯開I水平掃描期間，均為3個水平掃描期間中的I水平掃描期間為高電平電位(Vdd電位)(但是，中止期間T2除外)。
[0224]提供給移位寄存器410的各級(各雙穩(wěn)態(tài)電路)的輸入端子的信號如下所示。對第1-2級提供第I柵極時鐘信號GCKl作為第I時鐘信號CK1，提供第2柵極時鐘信號GCK2作為第2時鐘信號CK2。對1-第I級提供第2柵極時鐘信號GCK2作為第I時鐘信號CKl，提供第3柵極時鐘信號GCK3作為第2時鐘信號CK2。對第i級提供第3柵極時鐘信號GCK3作為第I時鐘信號CK1，提供第I柵極時鐘信號GCKl作為第2時鐘信號CK2。此外，提供給用于接受置位信號S和復(fù)位信號R的端子的信號與上述第I實施方式同樣，因此省略說明。
[0225]在如上構(gòu)成中，當(dāng)對移位寄存器410的第i級40 (I)提供作為置位信號S的柵極起始脈沖信號GSP時，如圖19所示，基于第I柵極時鐘信號GCKl、第2柵極時鐘信號GCK2和第3柵極時鐘信號GCK3，在每I水平掃描期間依次將成為高電平電位的掃描信號提供給顯示部600內(nèi)的柵極線。
[0226]< 5.2 功耗>
[0227]—般來說，柵極驅(qū)動器的驅(qū)動所需的功耗W(以下僅稱為“功耗W”)利用下述式(I)求出。
[0228]W = nXfX (Cp + Ct) XV2...(I)
[0229]在此，η表示柵極時鐘信號GCK的相數(shù)，f表示柵極時鐘信號GCK的頻率，Cp表示配線電容，Ct表示薄膜晶體管的負(fù)載電容。
[0230]在上述第I實施方式中，柵極時鐘信號GCK的相數(shù)為2。因此，能通過上述式(I)，將上述第I實施方式的功耗W利用下述式(2)表示。
[0231]W = 2XfX (Cp+ Ct) XV2…(2)
[0232]另一方面，在本實施方式中，柵極時鐘信號GCK的相數(shù)為3。另外，在關(guān)注柵極時鐘信號GCK的各相(以下僅稱為“各相”)的情況下，本實施方式的接受該各相的雙穩(wěn)態(tài)電路的輸入端子41或者42的數(shù)量(以下稱為“連接數(shù)”)比上述第I實施方式的連接數(shù)少。這意味著各相所對應(yīng)的薄膜晶體管的負(fù)載電容變小。在上述第I實施方式中，各相按每I級交替地被提供給輸入端子41或者42，因此連接數(shù)為m。此外，在此為了方便而不考慮虛擬級40(m+1)。另一方面，在本實施方式中，各相隔開I級并且按每I級被提供給輸入端子41或者42，因此連接數(shù)為(2/3) Xm0即，本實施方式的各相所對應(yīng)的薄膜晶體管的負(fù)載電容為上述第I實施方式的負(fù)載電容的2/3。因此，能通過上述式(1)，利用下述式(3)表示本實施方式的功耗W。
[0233]W = 3XfX (Cp + (2/3) XCt) XV2…(3)
[0234]在此，假設(shè)Cp = Ct/3，則能將上述式(2)和式(3)分別用下述式(4)和(5)表示。
[0235]W = 2.67Xf XCtXV2- (4)
[0236]W = 2XfXCtXV2— (5)
[0237]從上述式(4)和(5)可知，在本實施方式中，能將功耗W比上述第I實施方式減少30%程度。
[0238]< 5.3 效果 >
[0239]根據(jù)本實施方式，柵極時鐘信號GCK的相數(shù)為3。因此，接受各相的雙穩(wěn)態(tài)電路的輸入端子41或者42的數(shù)量(連接數(shù))比上述第I實施方式的連接數(shù)少。因此，各相所對應(yīng)的薄膜晶體管的負(fù)載電容變小。因此，能謀求進一步低功耗化。
[0240]< 6.第6實施方式>
[0241]< 6.1柵極驅(qū)動器的構(gòu)成>
[0242]圖20是用于說明本發(fā)明的第6實施方式的柵極驅(qū)動器400的構(gòu)成的框圖。此外，本實施方式除了柵極驅(qū)動器400的構(gòu)成以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。在上述第I實施方式中，在顯示部600的單側(cè)設(shè)有柵極驅(qū)動器400 (參照圖1和圖2)，而在本實施方式中，如圖20所示在顯示部600的兩側(cè)分別設(shè)有柵極驅(qū)動器。即，本實施方式的柵極驅(qū)動器400包括相對于顯示部600位于一側(cè)(附圖左側(cè))的柵極驅(qū)動器400a (以下稱為“第I柵極驅(qū)動器”)和相對于顯示部600位于另一側(cè)(附圖右側(cè))的柵極驅(qū)動器400b (以下稱為“第2柵極驅(qū)動器”)。
[0243]如圖20所示，第I柵極驅(qū)動器400a包括移位寄存器410a (以下稱為“第I移位寄存器”)。第2柵極驅(qū)動器400b包括移位寄存器410b (以下稱為“第2移位寄存器”)。
[0244]圖21是用于說明本實施方式的移位寄存器(第I移位寄存器410a和第2移位寄存器410b)的構(gòu)成的框圖。如圖20和圖21所示，第I移位寄存器410a包括上述第I實施方式的移位寄存器410內(nèi)的第奇數(shù)級的雙穩(wěn)態(tài)電路和虛擬級40(m +1)。第2移位寄存器410b包括上述第I實施方式的移位寄存器410內(nèi)的第偶數(shù)級的雙穩(wěn)態(tài)電路。此外，對各雙穩(wěn)態(tài)電路輸入輸出的信號與上述第I實施方式同樣，因此省略其說明。
[0245]< 6.2 效果 >[0246]根據(jù)本實施方式，移位寄存器每I級的布局間距(源極線的延伸的方向上的尺寸)為像素尺寸的約2倍。因此，與上述第I實施方式相比，在像素陣列設(shè)計時布局方案的自由度增大。由此，例如能謀求進一步窄邊框化。
[0247]< 7.其它 >
[0248]在上述各實施方式中，希望在顯示控制電路200中進行對柵極時鐘信號GCK的頻率和振幅的控制，但是也可以是在柵極驅(qū)動器400中進行這種控制的構(gòu)成。
[0249]本發(fā)明的雙穩(wěn)態(tài)電路的構(gòu)成不限于上述各實施方式所例示的內(nèi)容，能進行各種變形。
[0250]在上述第I實施方式中，柵極時鐘信號GCK包括2相，在上述第5實施方式中柵極時鐘信號GCK包括3相，但是本發(fā)明不限于此。柵極時鐘信號GCK也可以包括4相以上。
[0251]在上述各實施方式中，將設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管全部作為η溝道型進行了說明，但是本發(fā)明不限于此。設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管為P溝道型的方案也能應(yīng)用本發(fā)明。
[0252]在上述各實施方式中舉出液晶顯示裝置的例子進行了說明，但是本發(fā)明不限于此。也能將本發(fā)明應(yīng)用于有機EL (Electro Luminescence:電致發(fā)光)顯示裝置等其它顯示裝置。另外，還能在不脫離本發(fā)明的主旨的范圍內(nèi)對上述各實施方式進行各種變形來實施。
[0253]如上所述，根據(jù)本發(fā)明，能提供抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低并且減少功耗的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
[0254]工業(yè)h的可利用件
[0255]本發(fā)明能應(yīng)用于驅(qū)動器單片型的顯示裝置。
[0256]附圖標(biāo)記說明
[0257]40 (I)~40 Cm)…雙穩(wěn)態(tài)電路
[0258]40 (m + I)…雙穩(wěn)態(tài)電路(虛擬級)
[0259]41~45…輸入端子(輸入節(jié)點)
[0260]51、52…輸出端子(輸出節(jié)點)[0261]300…源極驅(qū)動器(視頻信號線驅(qū)動電路)
[0262]400…柵極驅(qū)動器(掃描信號線驅(qū)動電路)
[0263]400a…第I柵極驅(qū)動器(第I掃描信號線驅(qū)動電路)
[0264]400b…第2柵極驅(qū)動器(第2掃描信號線驅(qū)動電路)
[0265]410…移位寄存器
[0266]600…顯示部
[0267]700…液晶顯示面板
[0268]Ml~Ml2…薄膜晶體管(開關(guān)元件)
[0269]CL...電容器(電容兀件)
[0270]NI...第 I 節(jié)點
[0271]N2…第2節(jié)點
[0272]GSP…柵極起始脈沖信號
[0273]S…置位信 號
[0274]R…復(fù)位信號
[0275]RST…初始化信號
[0276]GOUT (I)~GOUT Cm)…掃描信號
[0277]Tl…掃描期間
[0278]T2…中止期間
[0279]tckL...掃描期間周期
[0280]tck2…中止期間周期
[0281]fckL...掃描期間頻率
[0282]fck2…中止期間頻率
[0283]Vckl…掃描期間振幅
[0284]Vck2…中止期間振幅
[0285]Vss…低電平的直流電源電位
[0286]Vdd…高電平的直流電源電位
【權(quán)利要求】
1.一種顯示裝置，其特征在于， 具備: 顯示部，其包括多個掃描信號線，用于顯示圖像； 掃描信號線驅(qū)動電路，其與上述顯示部一體形成，用于驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及 顯示控制電路，其對上述掃描信號線驅(qū)動電路提供使導(dǎo)通電平和截止電平周期性地反復(fù)的多個時鐘信號， 上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，各雙穩(wěn)態(tài)電路具有: 第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號； 第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號； 第I輸出節(jié)點，其用于輸出上述輸出信號； 第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接 ，基于控制端子所連接的第I節(jié)點的電位而將上述輸出信號提供給上述第I輸出節(jié)點；以及 第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位， 與上述掃描期間的上述多個時鐘信號的頻率相比，上述中止期間的該多個時鐘信號的頻率較低。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
3.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述中止期間比上述掃描期間長。
4.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有: 第3輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號; 第4輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的輸出信號作為復(fù)位信號; 第I節(jié)點上拉用開關(guān)元件，其基于上述置位信號，使上述第I節(jié)點的電位向?qū)娖阶兓灰约? 復(fù)位時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
5.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有電容元件，上述電容元件的一端與上述第I節(jié)點連接，另一端與上述第I輸出節(jié)點連接。
6.根據(jù)權(quán)利要求5所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第I節(jié)點下拉驅(qū)動部，上述第I節(jié)點下拉驅(qū)動部用于在進行用于將導(dǎo)通電平的上述掃描信號提供給上述第I輸出節(jié)點的動作的期間以外，基于內(nèi)部的第2節(jié)點的電位將上述第I節(jié)點的電位維持為截止電平。
7.根據(jù)權(quán)利要求6所述的顯示裝置，其特征在于， 上述第I節(jié)點下拉驅(qū)動部具有: 第2節(jié)點上拉用開關(guān)元件，其基于上述第2時鐘信號，使上述第2節(jié)點的電位向?qū)娖阶兓? 第I個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I輸入節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位； 第2個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；以及 非選擇時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第2節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
8.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有初始化時第I節(jié)點下拉用開關(guān)元件，上述初始化時第I節(jié)點下拉用開關(guān)元件的控制端子承受在上述中止期間結(jié)束時成為導(dǎo)通電平的初始化信號，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
9.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第2輸出節(jié)點， 上述輸出信號包括第I輸出信號和第2輸出信號， 上述第I輸出信號和上述第2輸出信號分別從上述第I輸出節(jié)點和上述第2輸出節(jié)點輸出， 各雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述置位信號， 各雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述復(fù)位信號， 各雙穩(wěn)態(tài)電路具有: 第2輸出節(jié)點上拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子承受規(guī)定的電位，第2導(dǎo)通端子與上述第2輸出節(jié)點連接；以及 第I個第2輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
10.根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第2個第2輸出節(jié)點下拉用開關(guān)元件，上述第2個第2輸出節(jié)點下拉用開關(guān)元件的控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
11.根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于， 上述規(guī)定的電位是固定電位。
12.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
13.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，上述掃描信號線驅(qū)動電路包括: 第I掃描信號線驅(qū)動電路，其相對于上述顯示部位于一側(cè)；以及 第2掃描信號線驅(qū)動電路，其相對于上述顯示部位于另一側(cè)。
14.根據(jù)權(quán)利要求1至13中的任一項所述的顯示裝置，其特征在于， 上述掃描信號線驅(qū)動電路是利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
15.根據(jù)權(quán)利要求1至13中的任一項所述的顯示裝置，其特征在于， 上述掃描信號線驅(qū)動電路是利用由非晶硅形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
16.—種驅(qū)動方法， 是顯示裝置中的多個掃描信號線的驅(qū)動方法，上述顯示裝置具備:顯示部，其包括多個掃描信號線，用于顯示圖像；掃描信號線驅(qū)動電路，其與該顯示部一體形成，用于驅(qū)動該多個掃描信號線；以及顯示控制電路，其對該掃描信號線驅(qū)動電路提供第I電平和第2電平周期性地反復(fù)的多個時鐘信號， 上述驅(qū)動方法的特征在于，具備如下步驟: 驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及 使上述中止期間的該多個時鐘信號的頻率比上述掃描期間的上述多個時鐘信號的頻率低， 上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，各雙穩(wěn)態(tài)電路具有: 第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號； 第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號； 第I輸出節(jié)點，其用于輸出上述輸出信號； 第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位將上述輸出信號提供給上述第I輸出節(jié)點；以及 第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
17.根據(jù)權(quán)利要求16所述的驅(qū)動方法，其特征在于， 上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
18.根據(jù)權(quán)利要求16所述的驅(qū)動方法，其特征在于， 上述中止期間比上述掃描期間長。
19.根據(jù)權(quán)利 要求16所述的驅(qū)動方法，其特征在于， 上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
【文檔編號】G02F1/133GK103843055SQ201280048614
【公開日】2014年6月4日 申請日期:2012年7月25日 優(yōu)先權(quán)日:2011年8月2日
【發(fā)明者】山本薰, 金子誠二, 小川康行, 田中耕平, 內(nèi)田誠一, 高丸泰, 森重恭 申請人:夏普株式會社
【專利摘要】提供一種顯示裝置，其抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低，并且減少了功耗。移位寄存器（410）包括多個雙穩(wěn)態(tài)電路。對第奇數(shù)級的雙穩(wěn)態(tài)電路中的薄膜晶體管（M1）的漏極端子和薄膜晶體管（M2）的柵極端子分別提供第1柵極時鐘信號（GCK1）和第2柵極時鐘信號（GCK2）。對第偶數(shù)級的雙穩(wěn)態(tài)電路中的薄膜晶體管（M1）的漏極端子和薄膜晶體管（M2）的柵極端子分別提供第2柵極時鐘信號（GCK2）和第1柵極時鐘信號（GCK1）。這些第1柵極時鐘信號（GCK1）和第2柵極時鐘信號（GCK2）的中止期間頻率（fck2）比掃描期間頻率（fck1）低。
【專利說明】顯示裝置和掃描信號線的驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法，特別涉及驅(qū)動器單片型的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
【背景技術(shù)】
[0002]以往，用于驅(qū)動液晶顯示裝置的柵極線(掃描信號線)的柵極驅(qū)動器(掃描信號線驅(qū)動電路)多作為IC (Integrated Circuit:集成電路)芯片搭載于構(gòu)成液晶面板的基板的周邊部。但是近年來，在基板上直接形成柵極驅(qū)動器的情況逐漸變多。這種柵極驅(qū)動器被稱為“單片柵極驅(qū)動器”等。例如專利文獻I公開了具備該單片柵極驅(qū)動器的液晶顯示裝置(以下稱為“柵極驅(qū)動器單片型的液晶顯示裝置”)。根據(jù)該柵極驅(qū)動器單片型的液晶顯示裝置，能謀求窄邊框化和低成本化。此外，在該柵極驅(qū)動器單片型的液晶顯示裝置中，以往采用將非晶硅(a-Si)用作半導(dǎo)體層的薄膜晶體管(以下稱為“a-SiTFT”)作為驅(qū)動元件。
[0003]另外，專利文獻2公開了一種顯示裝置的驅(qū)動方法，在掃描柵極線的掃描期間Tl之后設(shè)置使全部柵極線為非掃描狀態(tài)的中止期間T2。在該中止期間T2中，不對柵極驅(qū)動器提供時鐘信號等。因此，即使在掃描期間Tl以60Hz掃描柵極線，例如可以通過設(shè)置與該掃描期間Tl相同長度的中止期間T2來使整體的柵極線的驅(qū)動頻率為30Hz程度。因此能謀求低功耗化。
[0004]現(xiàn)有技術(shù)文獻
[0005]專利文獻
[0006]專利文獻1:日本特開2004-78172號公報
[0007]專利文獻2:日本特開2001-312253號公報
【發(fā)明內(nèi)容】
[0008]發(fā)明要解決的問題
[0009]但是，在上述柵極驅(qū)動器單片型的液晶顯示裝置采用了專利文獻2記載的驅(qū)動方法的情況下，為了使柵極線的電位維持為低電平，需要使用于將柵極線的電位設(shè)為高電平的a-SiTFT (以下稱為“上拉用a-SiTFT”)在上述中止期間T2中維持為截止?fàn)顟B(tài)。或者，為了將柵極線的電位維持為低電平，需要使用于將柵極線的電位設(shè)為低電平的a-SiTFT(以下稱為“下拉用a-SiTFT”)在上述中止期間T2中維持為導(dǎo)通狀態(tài)。此外，對上拉用a-SiTFT的漏極端子提供時鐘信號，源極端子與柵極線連接。另外，下拉用a-SiTFT的漏極端子連接著柵極線，對源極端子提供低電平電位。在此，上拉用a-SiTFT和下拉用a-SiTFT為η溝道型。
[0010]在使上拉用a-SiTFT在上述中止期間T2中維持為截止?fàn)顟B(tài)的情況下，柵極線為懸浮狀態(tài)。因此，會導(dǎo)致在中止期間T2中柵極線容易受到噪聲等的影響。其結(jié)果是有可能導(dǎo)致顯示質(zhì)量的降低。
[0011]另一方面，在使下拉用a-SiTFT在上述中止期間T2中維持為導(dǎo)通狀態(tài)的情況下，需要對該下拉用a-SiTFT的柵極端子持續(xù)提供高電平的電位。因此，會對該下拉用a-SiTFT長時間施加?xùn)牌珣?yīng)力，因此該下拉用a-SiTFT的閾值變動變大。其結(jié)果是該下拉用a-SiTFT的驅(qū)動能力(可靠性)會降低。
[0012]因此，本發(fā)明的目的在于提供抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低并且減少功耗的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
[0013]用于解決問題的方案
[0014]本發(fā)明的第I方面的特征在于，一種顯示裝置，具備:
[0015]顯示部，其包括多個掃描信號線，用于顯示圖像；
[0016]掃描信號線驅(qū)動電路，其與上述顯示部一體形成，用于驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及
[0017]顯示控制電路，其對上述掃描信號線驅(qū)動電路提供使導(dǎo)通電平和截止電平周期性地反復(fù)的多個時鐘信號，
[0018]上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，
[0019]各雙穩(wěn)態(tài)電路具有:
[0020]第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號；
[0021]第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號；
[0022]第I輸出節(jié)點，其用于輸出上述輸出信號；
[0023]第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位而將上述輸出信號提供給上述第I輸出節(jié)點；以及
[0024]第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位，
[0025]與上述掃描期間的上述多個時鐘信號的頻率相比，上述中止期間的該多個時鐘信號的頻率較低。
[0026]本發(fā)明的第2方面的特征在于，在本發(fā)明的第I方面中，
[0027]上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
[0028]本發(fā)明的第3方面的特征在于，在本發(fā)明的第I方面中，
[0029]上述中止期間比上述掃描期間長。
[0030]本發(fā)明的第4方面的特征在于，在本發(fā)明的第I方面中，
[0031]各雙穩(wěn)態(tài)電路還具有:
[0032]第3輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號；
[0033]第4輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的輸出信號作為復(fù)位信號；
[0034]第I節(jié)點上拉用開關(guān)元件，其基于上述置位信號，使上述第I節(jié)點的電位向?qū)娖阶兓?；以?br> [0035]復(fù)位時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0036]本發(fā)明的第5方面的特征在于，在本發(fā)明的第4方面中，
[0037]各雙穩(wěn)態(tài)電路還具有電容元件，上述電容元件的一端與上述第I節(jié)點連接，另一端與上述第I輸出節(jié)點連接。
[0038]本發(fā)明的第6方面的特征在于，在本發(fā)明的第5方面中，
[0039]各雙穩(wěn)態(tài)電路還具有第I節(jié)點下拉驅(qū)動部，上述第I節(jié)點下拉驅(qū)動部用于在進行用于將導(dǎo)通電平的上述掃描信號提供給上述第I輸出節(jié)點的動作的期間以外，基于內(nèi)部的第2節(jié)點的電位將上述第I節(jié)點的電位維持為截止電平。
[0040]本發(fā)明的第7方面的特征在于，在本發(fā)明的第6方面中，
[0041]上述第I節(jié)點下拉驅(qū)動部具有:
[0042]第2節(jié)點上拉用開關(guān)元件，其基于上述第2時鐘信號，使上述第2節(jié)點的電位向?qū)娖阶兓?br> [0043]第I個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I輸入節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；
[0044]第2個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；以及
[0045]非選擇時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第2節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0046]本發(fā)明的第8方面的特征在于，在本發(fā)明的第4方面中，
[0047]各雙穩(wěn)態(tài)電路還具有初始化時第I節(jié)點下拉用開關(guān)元件，上述初始化時第I節(jié)點下拉用開關(guān)元件的控制端子承受在上述中止期間結(jié)束時成為導(dǎo)通電平的初始化信號，其第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0048]本發(fā)明的第9方面的特征在于，在本發(fā)明的第4方面中，
[0049]各雙穩(wěn)態(tài)電路還具有第2輸出節(jié)點，
[0050]上述輸出信號包括第I輸出信號和第2輸出信號，
[0051]上述第I輸出信號和上述第2輸出信號分別從上述第I輸出節(jié)點和上述第2輸出節(jié)點輸出，
[0052]各雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述置位信號，
[0053]各雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述復(fù)位信號，
[0054]各雙穩(wěn)態(tài)電路具有:
[0055]第2輸出節(jié)點上拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子承受規(guī)定的電位，第2導(dǎo)通端子與上述第2輸出節(jié)點連接；以及
[0056]第I個第2輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0057]本發(fā)明的第10方面的特征在于，在本發(fā)明的第9方面中，
[0058]各雙穩(wěn)態(tài)電路還具有第2個第2輸出節(jié)點下拉用開關(guān)元件，上述第2個第2輸出節(jié)點下拉用開關(guān)元件的控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0059]本發(fā)明的第11方面的特征在于，在本發(fā)明的第9方面中，
[0060]上述規(guī)定的電位是固定電位。
[0061]本發(fā)明的第12方面的特征在于，在本發(fā)明的第I方面中，
[0062]上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
[0063]本發(fā)明的第13方面的特征在于，在本發(fā)明的第I方面中，
[0064]上述掃描信號線驅(qū)動電路包括:
[0065]第I掃描信號線驅(qū)動電路，其相對于上述顯示部位于一側(cè)；以及
[0066]第2掃描信號線驅(qū)動電路，其相對于上述顯示部位于另一側(cè)。
[0067]本發(fā)明的第14方面的特征在于，在本發(fā)明的第I方面至第13方面中的任一方面中，
[0068]上述掃描信號線驅(qū)動電路是利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
[0069]本發(fā)明的第15方面的特征在于，在本發(fā)明的第I方面至第13方面中的任一方面中，
[0070]上述掃描信號線驅(qū)動電路是利用由非晶硅形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
[0071]本發(fā)明的第16方面是顯示裝置中的多個掃描信號線的驅(qū)動方法，上述顯示裝置具備:顯示部，其包括多個掃描信號線，用于顯示圖像；掃描信號線驅(qū)動電路，其與該顯示部一體形成，用于驅(qū)動該多個掃描信號線；以及顯示控制電路，其對該掃描信號線驅(qū)動電路提供第I電平和第2電平周期性地反復(fù)的多個時鐘信號，
[0072]上述驅(qū)動方法的特征在于，具備如下步驟:
[0073]驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及
[0074]使上述中止期間的該多個時鐘信號的頻率比上述掃描期間的上述多個時鐘信號的頻率低，
[0075]上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，
[0076]各雙穩(wěn)態(tài)電路具有:
[0077]第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號；
[0078]第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號；
[0079]第I輸出節(jié)點,其用于輸出上述輸出信號；
[0080]第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位將上述輸出信號提供給上述第I輸出節(jié)點；以及
[0081]第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
[0082]本發(fā)明的第17方面的特征在于，在本發(fā)明的第16方面中，[0083]上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
[0084]本發(fā)明的第18方面的特征在于，在本發(fā)明的第16方面中，
[0085]上述中止期間比上述掃描期間長。
[0086]本發(fā)明的第19方面的特征在于，在本發(fā)明的第16方面中，
[0087]上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
[0088]發(fā)明效果
[0089]根據(jù)本發(fā)明的第I方面，在顯示部和掃描信號線驅(qū)動電路一體形成的顯示裝置中，I幀期間包括上述掃描期間和上述中止期間。在該中止期間中提供給移位寄存器的多個時鐘信號的頻率比在掃描期間中提供給移位寄存器的多個時鐘信號的頻率低。因此，中止期間的第2時鐘信號的電位在比掃描期間的周期長的周期中為導(dǎo)通電平，由此，在該周期中第I輸出節(jié)點下拉用開關(guān)元件為導(dǎo)通狀態(tài)。由此，在中止期間中掃描信號線所受的噪聲等的影響和第I輸出節(jié)點下拉用開關(guān)元件的閾值變動減少。因此，能抑制顯示質(zhì)量的降低，并且抑制掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件(第I輸出節(jié)點下拉用開關(guān)元件)的可靠性降低。另外，I幀期間包括掃描期間和中止期間，由此I幀期間整體的驅(qū)動頻率減少。其結(jié)果是功耗減少。而且，顯示部和掃描信號線驅(qū)動電路被一體形成，因此邊框面積縮小，并且掃描信號線驅(qū)動電路的成本減少。
[0090]根據(jù)本發(fā)明的第2方面，中止期間的多個時鐘信號的振幅比掃描期間的該多個時鐘信號的振幅低。因此，能謀求進一步低功耗化。另外，在中止期間，施加到第I輸出節(jié)點下拉用開關(guān)元件的負(fù)載減少，因此能謀求該第I輸出節(jié)點下拉用開關(guān)元件的進一步高可靠性化。
[0091]根據(jù)本發(fā)明的第3方面，中止期間比掃描期間長。因此，能謀求進一步低功耗化。
[0092]根據(jù)本發(fā)明的第4方面，能利用第I節(jié)點上拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為導(dǎo)通電平，另外，能利用復(fù)位時第I節(jié)點下拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為截止電平。
[0093]根據(jù)本發(fā)明的第5方面，能可靠地保持第I節(jié)點的電位。
[0094]根據(jù)本發(fā)明的第6方面，能利用第I節(jié)點下拉驅(qū)動部在進行用于將導(dǎo)通電平的掃描信號提供給第I輸出節(jié)點的動作的期間以外將第I節(jié)點的電位可靠地維持為截止電平。
[0095]根據(jù)本發(fā)明的第7方面，能利用第2節(jié)點上拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為導(dǎo)通電平，利用第I個第2節(jié)點下拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為截止電平，利用第2個第2節(jié)點下拉用開關(guān)元件將第2節(jié)點的電位可靠地設(shè)為截止電平，利用非選擇時第I節(jié)點下拉用開關(guān)元件將第I節(jié)點的電位可靠地設(shè)為截止電平。因此，能謀求電路動作的穩(wěn)定化。
[0096]根據(jù)本發(fā)明的第8方面，能在初始化時利用第I節(jié)點下拉用開關(guān)元件進行復(fù)位動作。因此，能謀求電路動作的穩(wěn)定化。
[0097]根據(jù)本發(fā)明的第9方面，第I輸出信號被用作后級的雙穩(wěn)態(tài)電路的置位信號和前級的雙穩(wěn)態(tài)電路的復(fù)位信號，第2輸出信號是用于驅(qū)動掃描信號線的信號。這樣，另外設(shè)置用于驅(qū)動掃描信號線的第2輸出節(jié)點上拉用開關(guān)元件以及用于驅(qū)動前級和后級的雙穩(wěn)態(tài)電路的第I輸出節(jié)點上拉用開關(guān)元件，因此能使第I輸出節(jié)點上拉用開關(guān)元件和第2輸出節(jié)點上拉用開關(guān)元件各自的尺寸變小。因此，多個時鐘信號所對應(yīng)的負(fù)載電容變小，因此能謀求進一步低功耗化，并且能謀求進一步窄邊框化。
[0098]根據(jù)本發(fā)明的第10方面，能利用第2個第2輸出節(jié)點下拉用開關(guān)元件將第2輸出節(jié)點的電位可靠地設(shè)為截止電平。
[0099]根據(jù)本發(fā)明的第11方面，能將上述規(guī)定的電位設(shè)為固定電位，由此能實現(xiàn)與本發(fā)明的第9方面同樣的效果。
[0100]根據(jù)本發(fā)明的第12方面，使多個時鐘信號的相數(shù)為3相以上，由此各相所對應(yīng)的雙穩(wěn)態(tài)電路內(nèi)的開關(guān)元件的負(fù)載電容變得足夠小。因此，能謀求進一步低功耗化。
[0101]根據(jù)本發(fā)明的第13方面，移位寄存器每I級的布局間距為像素尺寸的約2倍。因此，在像素陣列設(shè)計時布局方案的自由度增大。由此，例如能謀求進一步窄邊框化。
[0102]根據(jù)本發(fā)明的第14方面，利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管來實現(xiàn)掃描信號線驅(qū)動電路。該薄膜晶體管的漏電電流足夠小，因此能使中止期間的多個時鐘信號的頻率進一步降低。因此，能謀求進一步低功耗化。另外，由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管的導(dǎo)通電流足夠大，因此能使該薄膜晶體管的尺寸足夠小。由此，能謀求進一步窄邊框化。
[0103]根據(jù)本發(fā)明的第15方面，利用由非晶硅形成半導(dǎo)體層的薄膜晶體管來實現(xiàn)掃描信號線驅(qū)動電路。因此，能謀求進一步低成本化。
[0104]根據(jù)本發(fā)明的第16方面至第19方面，在掃描信號線的驅(qū)動方法中，能分別實現(xiàn)與本發(fā)明的第I方面至第3方面和本發(fā)明的第12方面同樣的效果。
【專利附圖】
【附圖說明】
[0105]圖1是示出本發(fā)明的第I實施方式的液晶顯示裝置的整體構(gòu)成的框圖。
[0106]圖2是用于說明上述第I實施方式的柵極驅(qū)動器的構(gòu)成的框圖。
[0107]圖3是示出上述第I實施方式的移位寄存器的構(gòu)成的框圖。
[0108]圖4是示出上述第I實施方式的移位寄存器的最前級側(cè)的構(gòu)成的框圖。
[0109]圖5是示出上述第I實施方式的移位寄存器的最后級側(cè)的構(gòu)成的框圖。
[0110]圖6是用于說明上述第I實施方式的柵極驅(qū)動器的動作的信號波形圖。
[0111]圖7是示出上述第I實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0112]圖8是用于說明上述第I實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0113]圖9是用于說明上述第I實施方式的柵極驅(qū)動器在中止期間時的動作的信號波形圖。
[0114]圖10是用于說明上述第I實施方式的雙穩(wěn)態(tài)電路在中止期間時的動作的信號波形圖。
[0115]圖11是示出a-SiTFT和IGZ0TFT的漏極電流-柵極電壓特性的圖。
[0116]圖12是用于說明本發(fā)明的第2實施方式的柵極驅(qū)動器在中止期間時的動作的信號波形圖。
[0117]圖13是示出本發(fā)明的第3實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0118]圖14是用于說明上述第3實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0119]圖15是用于說明上述第3實施方式的雙穩(wěn)態(tài)電路在中止期間時的動作的信號波形圖。
[0120]圖16是示出本發(fā)明的第4實施方式的雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。
[0121]圖17是用于說明上述第4實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0122]圖18是示出本發(fā)明的第5實施方式的移位寄存器的構(gòu)成的框圖。
[0123]圖19是用于說明上述第5實施方式的雙穩(wěn)態(tài)電路在掃描期間時的動作的信號波形圖。
[0124]圖20是用于說明本發(fā)明的第6實施方式的柵極驅(qū)動器的構(gòu)成的框圖。
[0125]圖21是用于說明上述第6實施方式的移位寄存器的構(gòu)成的框圖。
【具體實施方式】
[0126]以下，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。此外，在以下的說明中，薄膜晶體管的柵極端子相當(dāng)于控制端子，漏極端子相當(dāng)于第I導(dǎo)通端子，源極端子相當(dāng)于第2導(dǎo)通端子。另夕卜，將設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管全部作為η溝道型薄膜晶體管來進行說明。
[0127]< 1.第I實施方式>
[0128]< 1.1整體構(gòu)成和動作>
[0129]圖1是示出本發(fā)明的第I實施方式的有源矩陣型的液晶顯示裝置的整體構(gòu)成的框圖。如圖1所示，該液晶顯示裝置具備:電源100、DC/DC轉(zhuǎn)換器110、顯示控制電路200、源極驅(qū)動器(視頻信號線驅(qū)動電路)300、柵極驅(qū)動器(掃描信號線驅(qū)動電路)400、共用電極驅(qū)動電路500、顯示部600。柵極驅(qū)動器400利用非晶硅、多晶硅、微晶硅或者氧化物半導(dǎo)體等形成在包括顯示部600的液晶顯示面板700上。即，本實施方式的液晶顯示裝置是柵極驅(qū)動器400和顯示部600形成在同一基板(作為構(gòu)成液晶顯示面板的2個基板中的一方基板的陣列基板)上的柵極驅(qū)動器單片型的液晶顯示裝置。由此，能縮小液晶顯示裝置的邊框面積。此外，源極驅(qū)動器300也可以利用非晶硅、多晶硅、微晶硅或者氧化物半導(dǎo)體等而形成在液晶顯示面板700上。利用這些非晶硅和IGZO的具體的實現(xiàn)例在后面說明。
[0130]在顯示部600中，形成有η個源極線(視頻信號線)SL1?SLn、m個柵極線(掃描信號線)GLl?GLm以及與這些源極線SLl?SLn和柵極線GLl?GLm的交叉點分別對應(yīng)設(shè)置的mXn個像素形成部。上述mXn個像素形成部被矩陣狀配置從而構(gòu)成像素陣列。各像素形成部包括:薄膜晶體管80，其為開關(guān)元件，其柵極端子與通過對應(yīng)的交叉點的柵極線連接，并且源極端子與通過該交叉點的源極線連接；像素電極，其與該薄膜晶體管80的漏極端子連接；共用電極Ec，其為以被上述多個像素形成部共用的方式設(shè)置的相對電極；以及液晶層，其以被上述多個像素形成部共用的方式設(shè)置，被夾持在像素電極和共用電極Ec之間。并且，利用由像素電極和共用電極Ec形成的液晶電容來構(gòu)成像素電容Cp。此外，通常，為了使像素電容Cp可靠地保持電壓而與液晶電容并聯(lián)地設(shè)有輔助電容，輔助電容與本發(fā)明沒有直接關(guān)系，因此省略其說明和圖示。
[0131]電源100對DC/DC轉(zhuǎn)換器110、顯示控制電路200以及共用電極驅(qū)動電路500提供規(guī)定的電源電壓。DC/DC轉(zhuǎn)換器110從電源電壓生成用于使源極驅(qū)動器300和柵極驅(qū)動器400進行動作的規(guī)定的直流電壓，將其提供給源極驅(qū)動器300和柵極驅(qū)動器400。共用電極驅(qū)動電路500對共用電極Ec提供規(guī)定的電位Vcom。
[0132]顯示控制電路200接受從外部送來的圖像信號DAT和水平同步信號、垂直同步信號等定時信號組TG，輸出數(shù)字視頻信號DV、用于控制顯示部600的圖像顯示的源極起始脈沖信號SSP、源極時鐘信號SCK、鎖存選通信號LS、柵極起始脈沖信號GSP和柵極時鐘信號GCK。柵極時鐘信號GCK的高電平側(cè)的電位為Vdd電位，低電平側(cè)的電位為Vss電位。在本實施方式中，該柵極時鐘信號GCK包括2相的柵極時鐘信號GCKl和GCK2。以下，將柵極時鐘信號GCKl稱為“第I柵極時鐘信號”，將柵極時鐘信號GCK2稱為“第2柵極時鐘信號”。這些第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2的相位相互錯開I水平掃描期間，均為僅在2水平掃描期間中的I水平掃描期間為高電平電位(Vdd電位)(但是，除了后述的中止期間T2以外)。
[0133]源極驅(qū)動器300接受從顯示控制電路200輸出的數(shù)字視頻信號DV、源極起始脈沖信號SSP、源極時鐘信號SCK和鎖存選通信號LS，對源極線SLl?SLn分別施加進行了 D/A變換的模擬視頻信號SS (I)?SS (η)。
[0134]柵極驅(qū)動器400基于從顯示控制電路200輸出的柵極起始脈沖信號GSP和柵極時鐘信號GCK，以I幀期間為周期反復(fù)將導(dǎo)通電平的掃描信號GOUT (I)?GOUT (m)施加到柵極線GLl?GLm。此外，后面詳細(xì)進行該柵極驅(qū)動器400的說明。
[0135]如以上那樣，對源極線SLl?SLn分別施加視頻信號SS (I)?SS (n)，對柵極線GLl?GLm分別施加掃描信號GOUT (I)?GOUT Cm),由此在顯示部600中顯示基于從外部發(fā)送的圖像信號DAT的圖像。
[0136]< 1.2柵極驅(qū)動器的構(gòu)成和動作>
[0137]圖2是用于說明本實施方式的柵極驅(qū)動器400的構(gòu)成的框圖。如圖2所示，柵極驅(qū)動器400由包括m個(級)雙穩(wěn)態(tài)電路40 (I)?40 Cm)和I個(級)虛擬用雙穩(wěn)態(tài)電路40 Cm+ I)(以下稱為“虛擬級”)的移位寄存器410構(gòu)成。
[0138]在顯示部600中如上述那樣形成有m行Xn列的像素矩陣，以與這些像素矩陣的各行 對應(yīng)的方式在各級中設(shè)有上述雙穩(wěn)態(tài)電路。該雙穩(wěn)態(tài)電路在各時點為2個狀態(tài)(第I狀態(tài)和第2狀態(tài))中的任一方狀態(tài)，輸出表示該狀態(tài)的信號(以下稱為“狀態(tài)信號”。)。在本實施方式中，如果雙穩(wěn)態(tài)電路為第I狀態(tài)，則從該雙穩(wěn)態(tài)電路輸出高電平(導(dǎo)通電平)電位的狀態(tài)信號，如果雙穩(wěn)態(tài)電路為第2狀態(tài)，則從該雙穩(wěn)態(tài)電路輸出低電平(截止電平)電位的狀態(tài)信號。另外，以下將從雙穩(wěn)態(tài)電路輸出高電平電位的狀態(tài)信號而對與該雙穩(wěn)態(tài)電路對應(yīng)的柵極線施加高電平電位的掃描信號的期間稱為“選擇期間”。
[0139]圖3是示出本實施方式的移位寄存器410的最前級和最后級以外的構(gòu)成的框圖。圖4是示出本實施方式的移位寄存器410的最前級側(cè)的構(gòu)成的框圖。圖5是示出本實施方式的移位寄存器410的最后級側(cè)的構(gòu)成的框圖。此外，在以下的說明中，第X級(X= I?m+ I)的雙穩(wěn)態(tài)電路僅稱為“第X級”。如上述那樣，該移位寄存器410包括m個雙穩(wěn)態(tài)電路40 (I)?40 (m)和I個虛擬用雙穩(wěn)態(tài)電路40 (m+1)。圖3示出了第i_2級40 (i_2)?第i + I級40 (i + 1)，圖4示出了第i級40 (I)和第2級40 (2)，圖5示出了第m_l級40 (m-Ι)和第m級40 Cm)以及虛擬級40 (m+1)。
[0140]在各雙穩(wěn)態(tài)電路中設(shè)有:用于接受時鐘信號CKl (以下稱為“第I時鐘信號”)的輸入端子；用于接受時鐘信號CK2 (以下稱為“第2時鐘信號”)的輸入端子；用于接受低電平的直流電源電位Vss (也將該電位的大小稱為上述“Vss電位”)的輸入端子；用于接受置位信號S的輸入端子；用于接受復(fù)位信號R的輸入端子；以及用于輸出狀態(tài)信號Z的輸出端子。
[0141]如上述那樣對移位寄存器410提供2相的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2作為柵極時鐘信號GCK。
[0142]對移位寄存器410的各級(各雙穩(wěn)態(tài)電路)的輸入端子提供的信號如下。此外，以下假設(shè)i為奇數(shù)，m為偶數(shù)。如圖3?圖5所示，對第奇數(shù)級提供第I柵極時鐘信號GCKl作為第I時鐘信號CK1，提供第2柵極時鐘信號GCK2作為第2時鐘信號CK2。對第偶數(shù)級提供第I柵極時鐘信號GCKl作為第2時鐘信號CK2，提供第2柵極時鐘信號GCK2作為第I時鐘信號CK1。另外，對各級共同地提供低電平的直流電源電位Vss。
[0143]對各級提供從前級輸出的狀態(tài)信號Z作為置位信號S，提供從后一級輸出的狀態(tài)信號Z作為復(fù)位信號R。但是，對第I級(最前級)40 (I)提供柵極起始脈沖信號GSP作為置位信號S。另外，對第m級(最后級)40 (m)提供從虛擬級40 (m + I)輸出的狀態(tài)信號作為復(fù)位信號R。此外，對虛擬級40 (m+ I)提供從第m級40 (m)輸出的狀態(tài)信號Z作為置位信號S，提供自身的狀態(tài)信號Z作為復(fù)位信號R。因此，在虛擬級40 Cm + I)的狀態(tài)信號Z為高電平電位的期間比其它級的狀態(tài)信號Z為高電平電位的期間短。也可以代替設(shè)置這種虛擬級40 (m+1)的方案，對第m級40 Cm)提供柵極結(jié)束脈沖信號GEP作為復(fù)位信號R。該柵極結(jié)束脈沖信號是在掃描期間Tl結(jié)束后的I水平掃描期間變?yōu)楦唠娖诫娢坏男盘枴?br> [0144]在如上構(gòu)成中，當(dāng)對移位寄存器410的第i級40 (I)提供作為置位信號S的柵極起始脈沖信號GSP時，基于第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2，柵極起始脈沖信號GSP中包含的脈沖(該脈沖包含于從各級輸出的狀態(tài)信號Z)被依次傳輸?shù)降趇級40
(I)至第m級40 (m)o并且,與該脈沖的傳輸相應(yīng)地,從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z依次變?yōu)楦唠娖诫娢?。該從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z作為掃描信號GOUT (I)?GOUT (m)被分別提供給柵極線GLl?GLm。此外，從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z也可以在由電平移位器提高電壓后，作為掃描信號GOUT (I)?GOUT (m)分別提供給柵極線GLl?GLm。由此，如圖6所示，在每I個水平掃描期間依次成為高電平電位的掃描信號被提供給顯示部600內(nèi)的柵極線。此外，后面說明柵極驅(qū)動器400的詳細(xì)動作。
[0145]< 1.3雙穩(wěn)態(tài)電路的構(gòu)成>
[0146]圖7是示出本實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。如圖7所示，該雙穩(wěn)態(tài)電路包括4個薄膜晶體管(開關(guān)元件)Ml?M4、電容器(電容元件)Cl、4個輸入端子41?44、低電平的直流電源電位Vss用的輸入端子以及輸出端子51。在此，對接受第I時鐘信號CKl的輸入端子標(biāo)注附圖標(biāo)記41，對接受第2時鐘信號CK2的輸入端子標(biāo)注附圖標(biāo)記42，對接受置位信號S的輸入端子標(biāo)注附圖標(biāo)記43，對接受復(fù)位信號R的輸入端子標(biāo)注附圖標(biāo)記44。另外，對輸出狀態(tài)信號Z的輸出端子標(biāo)注附圖標(biāo)記51。
[0147]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。薄膜晶體管Ml的柵極端子、薄膜晶體管M3的源極端子、薄膜晶體管M4的漏極端子以及電容器Cl的一端被相互連接。以下，為了方便，將它們相互連接的連接點(配線)稱為“第I節(jié)點”。對該第I節(jié)點標(biāo)注附圖標(biāo)記NI。
[0148]關(guān)于薄膜晶體管M1，柵極端子與第I節(jié)點NI連接，漏極端子與輸入端子41連接，源極端子與輸出端子51連接。關(guān)于薄膜晶體管M2，柵極端子與輸入端子42連接，漏極端子與輸出端子51連接，源極端子與直流電源電位Vss用的輸入端子連接。關(guān)于薄膜晶體管M3，柵極端子及漏極端子與輸入端子43連接(即為二極管連接)，源極端子與第I節(jié)點NI連接。關(guān)于薄膜晶體管M4，柵極端子與輸入端子44連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。關(guān)于電容器Cl，一端與第I節(jié)點NI連接，另一端與輸出端子51連接。
[0149]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管Ml在第I節(jié)點NI的電位為高電平時，將第I時鐘信號CK的電位提供給輸出端子51。薄膜晶體管M2在第2時鐘信號CK2的電位為高電平時，使輸出端子51的電位向Vss電位變化。薄膜晶體管M3在置位信號S的電位為高電平時，使第I節(jié)點NI的電位向高電平變化。薄膜晶體管M4在復(fù)位信號R的電位為高電平時，使第I節(jié)點NI的電位向Vss電位變化。電容器Cl發(fā)揮第I節(jié)點NI自舉時的輔助電容的功能。
[0150]在本實施方式中，利用薄膜晶體管Ml實現(xiàn)第I輸出節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M2實現(xiàn)第I輸出節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M3實現(xiàn)第I節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M4實現(xiàn)第I節(jié)點下拉用開關(guān)元件，利用電容器Cl實現(xiàn)電容元件。另外，利用輸入端子41實現(xiàn)第I輸入節(jié)點，利用輸入端子42實現(xiàn)第2輸入節(jié)點，利用輸入端子43實現(xiàn)第3輸入節(jié)點，利用輸入端子44實現(xiàn)第4輸入節(jié)點。另外，利用柵極時鐘信號GCK的高電平(Vdd電位)實現(xiàn)導(dǎo)通電平的電位，利用Vss電位實現(xiàn)截止電平的電位。
[0151]< 1.4雙穩(wěn)態(tài)電路的動作>
[0152]圖8是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是后述的掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。在第i級中，第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2分別相當(dāng)于第I時鐘信號CKl和第2時鐘信號CK2。圖8的時點tl到時點t2的期間相當(dāng)于選擇期間。以下，將選擇期間緊前的I水平掃描期間稱為“置位期間”，將選擇期間緊后的I水平掃描期間稱為“復(fù)位期間”。另外，將I幀期間中的從柵極起始脈沖信號GSP上升的時點(掃描開始時點)到虛擬級的掃描信號GOUT (m+ I)上升的時點為止的期間稱為“掃描期間”，標(biāo)注附圖標(biāo)記Tl。該掃描期間Tl是對多個(m個)的柵極線GL (I)?GL Cm)進行I次掃描的期間。另夕卜，將I幀期間中的從虛擬級的掃描信號GOUT (m+ I)上升的時點到后續(xù)的幀期間中柵極起始脈沖信號GSP上升的時點為止的期間稱為“中止期間”，標(biāo)注附圖標(biāo)記T2。該中止期間T2是除了虛擬級40 (m+ I)以外的雙穩(wěn)態(tài)電路40 (I)?40 (m)的輸出信號均為低電平電位的期間。另外，將掃描期間Tl中的選擇期間、置位期間和復(fù)位期間以外的期間稱為“通常動作期間”。
[0153]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖7所示為二極管連接，因此隨著置位信號S的電位變?yōu)楦唠娖?，薄膜晶體管M3變?yōu)閷?dǎo)通狀態(tài)，電容器Cl被充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間中，第I柵極時鐘信號GCKl(第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。
[0154]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位變?yōu)樽銐蚋叩碾娖?，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)。
[0155]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2，薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣狀態(tài)信號Z的電位降低，從而第I節(jié)點NI的電位通過電容器Cl也降低。另外，在復(fù)位期間，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位可靠地降低為低電平。
[0156]在通常動作期間(掃描期間Tl中、時點t0以前的期間和時點t3以后的期間)中，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能使?fàn)顟B(tài)信號Z的電位維持為低電平。
[0157]此外，在以下的說明中，用附圖標(biāo)記tckl表示掃描期間Tl中的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的周期(以下稱為“掃描期間周期”)。另外，用附圖標(biāo)記fckl表示掃描期間Tl的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的頻率(以下稱為“掃描期間頻率”)。而且，用附圖標(biāo)記Vckl表示掃描期間Tl的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的振幅(以下稱為“掃描期間振幅”)。
[0158]< 1.5中止期間的動作>
[0159]圖9是用于說明本實施方式的柵極驅(qū)動器400的動作中的特別是中止期間T2的動作的信號波形圖。如圖9所示，在本實施方式中，I幀期間包括掃描期間Tl和設(shè)于該掃描期間Tl后的中止期間T2。S卩，掃描期間Tl和中止期間T2以I幀期間為周期交替地出現(xiàn)。在掃描期間Tl中，如上述那樣，作為從第i級40 (I)?第m級40 (m)分別輸出的狀態(tài)信號Z的掃描信號GOUT (I)?GOUT Cm)基于第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2而依次變?yōu)楦唠娖诫娢弧?br> [0160]在一方中止期間T2中，進行與掃描期間Tl不同的動作。在此，用附圖標(biāo)記tck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的周期(以下稱為“中止期間周期”)。另外，用附圖標(biāo)記fck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的頻率(以下稱為“中止期間頻率”)。而且，用附圖標(biāo)記Vck2表示中止期間T2的第I柵極時鐘信號GCKl和第2柵極時鐘信號GCK2各自的振幅(以下稱為“中止期間振幅”)。
[0161]在本實施方式中，中止期間T2設(shè)為比掃描期間Tl長。但是，本發(fā)明不限于此，中止期間T2也可以比掃描期間Tl短。
[0162]如圖9所示，中止期間周期tck2比掃描期間周期tckl長。S卩，中止期間頻率fck2比掃描期間頻率fckl低。在此，希望掃描期間頻率fckl為中止期間頻率fck2的整數(shù)倍。由此，能使顯示控制電路200等為簡易的構(gòu)成。另外，希望掃描期間頻率fckl為中止期間頻率fck2的2倍以上。換言之，希望中止期間頻率fck2為掃描期間頻率fckl的1/2倍以下。由此，能充分減少柵極驅(qū)動器400的驅(qū)動所需的功耗。這種柵極時鐘信號GCK的頻率(周期)的控制例如在顯示控制電路200中進行。此外，在本實施方式中，中止期間振幅Vck2和掃描期間振幅Vckl為相互相同的大小。
[0163]圖10是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是中止期間T2的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。如圖10所示，在中止期間T2中，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位按每個中止期間周期tck2變?yōu)楦唠娖剑纱吮∧ぞw管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。因此，能在中止期間T2中將狀態(tài)信號Z的電位可靠地維持為低電平。此外，在中止期間T2中，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位也按每個中止期間周期tck2變?yōu)楦唠娖剑堑贗節(jié)點NI的電位為低電平，從而薄膜晶體管Ml為截止?fàn)顟B(tài)，因此第I柵極時鐘信號GCKl的電位不會提供給輸出端子51。[0164]這樣，在中止期間T2中，掃描信號GOUT (I)~GOUT (m)維持為低電平電位。即，在該中止期間T2中，柵極線GLl~GLm均為非選擇狀態(tài)。
[0165]<1.6考察>
[0166]例如在將上述專利文獻2記載的驅(qū)動方法應(yīng)用于將由圖7所示的雙穩(wěn)態(tài)電路構(gòu)成的移位寄存器包含于柵極驅(qū)動器內(nèi)的柵極驅(qū)動器單片型的液晶顯示裝置的情況下，為了在中止期間T2將柵極線的電位維持為低電平，需要將薄膜晶體管Ml維持為截止?fàn)顟B(tài)或者將薄膜晶體管M2維持為導(dǎo)通狀態(tài)。
[0167]在為了在中止期間T2中將柵極線的電位維持為低電平而將薄膜晶體管Ml維持為截止?fàn)顟B(tài)的情況下，在該中止期間T2中輸出端子51 (柵極線)為懸浮狀態(tài)。因此，在中止期間T2中柵極線會容易受到噪聲等的影響。其結(jié)果是有可能導(dǎo)致顯示質(zhì)量的降低。與此相對，在本實施方式中，如上述那樣，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。因此，會按每個中止期間周期tck2對輸出端子51 O!極線)提供低電平電位。由此，在本實施方式中，會減少在中止期間T2中輸出端子51 (柵極線)為懸浮狀態(tài)從而柵極線所受的噪聲等的影響。其結(jié)果是能抑制顯示質(zhì)量的降低。
[0168]另一方面，為了在中止期間T2中將柵極線的電位維持為低電平而將薄膜晶體管M2維持為導(dǎo)通狀態(tài)的情況下，需要在該中止期間T2中持續(xù)對薄膜晶體管M2的柵極端子提供高電平的電位。因此，會對該薄膜晶體管M2長時間施加?xùn)牌珣?yīng)力，因此該薄膜晶體管M2的閾值變動會變大。其結(jié)果是，該薄膜晶體管M2的驅(qū)動能力(可靠性)會降低。與此相對，在本實施方式中，如上述那樣，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。即，對薄膜晶體管M2的柵極端子僅按每個中止期間周期tck2提供高電平電位。由此，在本實施方式中，對薄膜晶體管M2施加的柵偏應(yīng)力減少，因此該薄膜晶體管M2的閾值變動減少。其結(jié)果是，能抑制該薄膜晶體管M2的驅(qū)動能力(可靠性)的降低。
[0169]<1.7實現(xiàn)例>[0170]本實施方式的雙穩(wěn)態(tài)電路中的各薄膜晶體管的半導(dǎo)體層例如能采用a-Si或者氧化物半導(dǎo)體等。此外，氧化物半導(dǎo)體典型地采用作為以銦、鎵、鋅和氧為主成分的氧化物半導(dǎo)體的InGaZnOx(以下稱為“IGZ0”)，但是本發(fā)明不限于此。例如只要是包含銦、鎵、鋅、銅、硅、錫、鋁、鈣、鍺和鉛中的至少I種的氧化物半導(dǎo)體即可。
[0171]圖11是示出將a-SiTFT和IGZO用于半導(dǎo)體層的TFT (以下稱為“IGZ0TFT”)的漏極電流-柵極電壓特性的圖。在圖11中，橫軸表示柵極電壓Vg，縱軸表示漏極電流Ids。如圖11所示，IGZ0TFT的漏電電流為a-SiTFT的漏電電流的1/1000以下，并且IGZ0TFT的導(dǎo)通電流為a-SiTFT的導(dǎo)通電流的約20倍。
[0172]在采用了 a-SiTFT的情況下，能使幀頻率低至例如45Hz程度。與此相對，在將IGZ0TFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，IGZ0TFT如上述那樣漏電電流小，因此來自像素TFT的漏電電流小，能使像素電位的保持時間變長，因此能使幀頻率低至例如0.2Hz程度。因此，在采用了 IGZ0TFT的情況下，與采用a-SiTFT的情況相比能使柵極驅(qū)動器400的驅(qū)動功率為1/100以下。此外，更詳細(xì)地說，在采用IGZ0TFT的情況下，當(dāng)將掃描期間頻率fckl設(shè)定為60Hz時，能將中止期間頻率fck2設(shè)定為I?0.1Hz程度。
[0173]另外，IGZ0TFT如上述那樣導(dǎo)通電流大，因此在采用IGZ0TFT的情況下，與采用a-SiTFT的情況相比能使TFT的尺寸小到1/20程度。
[0174]此外，在采用a-SiTFT的情況下，能以比采用IGZ0TFT的情況低的成本來實現(xiàn)本實施方式。
[0175]<1.8 效果>
[0176]根據(jù)本實施方式，在柵極驅(qū)動器單片型的液晶顯示裝置中，I幀期間包括掃描期間Tl和中止期間T2。在該中止期間T2中作為提供給柵極驅(qū)動器400內(nèi)的移位寄存器410的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的頻率的中止期間頻率fck2比作為在掃描期間Tl中提供給移位寄存器410的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的頻率的掃描期間頻率fckl低。因此，在中止期間T2中，第2時鐘信號CK2的電位按每個中止期間周期tck2變?yōu)楦唠娖?，由此薄膜晶體管M2按每個中止期間周期tck2變?yōu)閷?dǎo)通狀態(tài)。由此，在中止期間T2中柵極線所受到的噪聲等的影響和薄膜晶體管M2的閾值變動減少。因此，能抑制顯示質(zhì)量的降低，并且抑制薄膜晶體管M2的可靠性降低。另外，I幀期間包括掃描期間Tl和中止期間T2，由此I幀期間整體的驅(qū)動頻率減少。其結(jié)果是功耗減少。而且，柵極驅(qū)動器400被單片化地形成，因此液晶顯示面板700的邊框面積縮小，并且柵極驅(qū)動器400的成本減少。
[0177]另外，根據(jù)本實施方式，設(shè)為中止期間T2比掃描期間Tl長，因此能謀求進一步低功耗化。
[0178]在將IGZ0TFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，IGZ0TFT的漏電電流足夠小，因此能使中止期間頻率fck2進一步降低。因此能減少功耗。另外，在這種情況下，IGZ0TFT的導(dǎo)通電流足夠大，因此能使TFT尺寸足夠小。由此，能謀求進一步窄邊框化。
[0179]另一方面，在將a-SiTFT用作本實施方式的雙穩(wěn)態(tài)電路的各薄膜晶體管的情況下，能謀求進一步低成本化。
[0180]<2.第2實施方式>[0181]< 2.1中止期間的動作>
[0182]圖12是用于說明本發(fā)明的第2實施方式的柵極驅(qū)動器400的動作中的特別是中止期間T2的動作的信號波形圖。此外，本實施方式除了中止期間的動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖12所示，本實施方式的中止期間振幅Vck2比掃描期間振幅Vckl小。此外，為了在中止期間T2中將薄膜晶體管M2可靠地設(shè)為導(dǎo)通狀態(tài)，需要該中止期間振幅Vck2比薄膜晶體管M2的閾值電壓大。即，本實施方式的中止期間振幅Vck2比掃描期間振幅Vckl小并且比薄膜晶體管M2的閾值電壓大。
[0183]<2.2效果>
[0184]根據(jù)本實施方式，作為中止期間T2的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的振幅的中止期間振幅Vck2小于作為掃描期間Tl的第I柵極時鐘信號GCK和第2柵極時鐘信號GCK2的振幅的掃描期間振幅Vckl。因此，能謀求進一步低功耗化。另外，在中止期間T2施加到薄膜晶體管M2的柵偏應(yīng)力進一步減少，因此能謀求該薄膜晶體管M2的進一步高可靠性化。
[0185]<3.第3實施方式>
[0186]< 3.1雙穩(wěn)態(tài)電路的構(gòu)成>
[0187]圖13是示出本發(fā)明的第3實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。此外，本實施方式除了雙穩(wěn)態(tài)電路的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖13所示，在本實施方式的雙穩(wěn)態(tài)電路中，對第I實施方式的雙穩(wěn)態(tài)電路增加了第I節(jié)點下拉驅(qū)動部61、薄膜晶體管(開關(guān)元件)M9和輸入端子45。在此，輸入端子45是用于接受后述的初始化信號RST的端子。第I節(jié)點下拉驅(qū)動部61包括4個薄膜晶體管M5 ?M8。
[0188]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。此外，省略與上述第I實施方式共用的事項。薄膜晶體管M5的源極端子、薄膜晶體管M6的漏極端子、薄膜晶體管M7的漏極端子和薄膜晶體管M8的柵極端子被相互連接。以下，為了方便而將它們相互連接的連接點(配線)稱為“第2節(jié)點”。對該第2節(jié)點標(biāo)注附圖標(biāo)記N2。這樣，在第I節(jié)點下拉驅(qū)動部61的內(nèi)部包括該第2節(jié)點N2。
[0189]薄膜晶體管M5的柵極端子和漏極端子與輸入端子42連接(即為二極管連接)，源極端子與第2節(jié)點N2連接。薄膜晶體管M6的柵極端子與輸入端子41連接，漏極端子與第2節(jié)點N2連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M7的柵極端子與第I節(jié)點NI連接，漏極端子與第2節(jié)點N2連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M8的柵極端子與第2節(jié)點N2連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M9的柵極端子與輸入端子45連接，漏極端子與第I節(jié)點NI連接，源極端子與直流電源電位Vss用的輸入端子連接。
[0190]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管M5在第2時鐘信號CK2的電位為高電平時使第2節(jié)點N2的電位向高電平變化。薄膜晶體管M6在第I時鐘信號CKl的電位為高電平時使第2節(jié)點N2的電位向Vss電位變化。薄膜晶體管M7在第I節(jié)點NI的電位為高電平時使第2節(jié)點N2的電位向Vss電位變化。薄膜晶體管M8在第2節(jié)點N2的電位為高電平時使第I節(jié)點NI的電位向Vss電位變化。薄膜晶體管M9在初始化信號RST的電位為高電平時使第I節(jié)點NI的電位向Vss電位變化。[0191]初始化信號RST在各掃描期間Tl的開始緊前的I水平掃描期間(換言之，中止期間T2的最后的I水平掃描期間)中為高電平電位。此外，也可以代之以使該初始化信號RST在各掃描期間Tl的結(jié)束緊后的I水平掃描期間(換言之，中止期間T2的最初的I水平掃描期間)中為高電平電位。在這種情況下，能采用上述的虛擬級40 Cm + I)的狀態(tài)信號Z或者柵極結(jié)束脈沖信號GEP作為該初始化信號RST。
[0192]在本實施方式中，利用薄膜晶體管M5實現(xiàn)第2節(jié)點上拉用開關(guān)元件，利用薄膜晶體管M6實現(xiàn)第I個第2節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M7實現(xiàn)第2個第2節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M8實現(xiàn)非選擇時第I節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M9實現(xiàn)初始化時第I節(jié)點下拉用開關(guān)元件。
[0193]< 3.2雙穩(wěn)態(tài)電路的動作>
[0194]圖14是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。
[0195]在掃描期間Tl的開始緊前的I水平掃描期間即在先的幀期間的中止期間T2的最后的I水平掃描期間中，初始化信號RST的電位從低電平變化為高電平。因此，薄膜晶體管M9為導(dǎo)通狀態(tài)。由此，第I節(jié)點NI的電位可靠地變?yōu)榈碗娖健＿@樣，在本實施方式中在各雙穩(wěn)態(tài)電路中進行初始化動作。并且，當(dāng)掃描期間Tl開始時，初始化信號RST的電位從高電平變化為低電平，因此薄膜晶體管M9變?yōu)榻刂範(fàn)顟B(tài)，從而初始化動作結(jié)束。
[0196]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖13所示為二極管連接，因此置位信號S的電位為高電平從而薄膜晶體管M3為導(dǎo)通狀態(tài)，電容器Cl充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間中，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。另外，此時，在本實施方式中，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位變?yōu)楦唠娖?，由此薄膜晶體管M5為導(dǎo)通狀態(tài)，但是另一方面，如上述那樣第I節(jié)點NI的電位為高電平，由此薄膜晶體管M7也為導(dǎo)通狀態(tài)。因此,第2節(jié)點N2的電位不會為高電平(但是,如圖14所示電位略有上升)。此外，希望薄膜晶體管M7的導(dǎo)通電阻與薄膜晶體管M5的導(dǎo)通電阻相比足夠小。更具體地說，將薄膜晶體管M7的溝道寬度設(shè)計為與薄膜晶體管M5的溝道寬度相比足夠大。
[0197]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl時，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也會上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位為足夠高的電平，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)為止。另外，此時，第I柵極時鐘信號GCKl的電位為高電平，從而薄膜晶體管M6為導(dǎo)通狀態(tài)。因此，第2節(jié)點N2的電位被可靠地維持為低電平。
[0198]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2時薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣，狀態(tài)信號Z的電位降低，由此第I節(jié)點NI的電位也通過電容器Cl而降低。另外，在復(fù)位期間中，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位可靠地降低為低電平。另外，在本實施方式中，薄膜晶體管M5也為導(dǎo)通狀態(tài)，從而第2節(jié)點N2的電位為高電平。因此，薄膜晶體管M8為導(dǎo)通狀態(tài)。由此，第I節(jié)點NI的電位更可靠地降低為低電平。
[0199]在通常動作期間，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能將狀態(tài)信號Z的電位可靠地維持為低電平。
[0200]然而，在通常動作期間，第I節(jié)點NI為懸浮狀態(tài)，因此由于薄膜晶體管M2的柵極-漏極間的寄生電容的存在，第I時鐘信號CK的電位變動會引起第I節(jié)點NI的電位變動。但是在本實施方式中，薄膜晶體管M5和M6相互錯開I水平掃描期間而按每I水平掃描期間反復(fù)為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，由此第2節(jié)點N2的電位按每I水平掃描期間反復(fù)為導(dǎo)通電平和截止電平。因此，薄膜晶體管M8按每I水平掃描期間反復(fù)為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。由此，能在通常動作期間中將第I節(jié)點的電位維持為低電平。
[0201]圖15是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是中止期間T2的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作同樣，因此省略說明。如圖15所示，與上述第I實施方式不同，在本實施方式中，第2節(jié)點N2的電位按每個中止期間周期tck2成為高電平。因此，薄膜晶體管M8按每個中止期間周期tck2成為導(dǎo)通狀態(tài)。由此，除了上述通常動作期間以外，在中止期間T2中，第I節(jié)點NI的電位也可靠地維持為低電平。
[0202]如以上那樣，第I節(jié)點下拉驅(qū)動部61基于構(gòu)成該第I節(jié)點下拉驅(qū)動部61的薄膜晶體管M5?M8所連接的第2節(jié)點N2的電位，在進行用于將高電平電位的掃描信號提供給輸出端子51的動作的期間以外，即在復(fù)位期間、通常動作期間和中止期間T2中，進行將第I節(jié)點NI的電位維持為截止電平的動作。
[0203]< 3.3 效果 >
[0204]根據(jù)本實施方式，利用第I節(jié)點下拉驅(qū)動部61，在進行用于將高電平電位的掃描信號提供給輸出端子51的動作的期間以外，即在復(fù)位期間、通常動作期間和中止期間T2中，進行將第I節(jié)點NI的電位維持為截止電平的動作。因此，能謀求電路動作的穩(wěn)定化。特別是，當(dāng)薄膜晶體管M2的尺寸大時，柵極-漏極間的寄生電容變大，因此容易遭受時鐘噪聲，但是在這種情況下也能將第I節(jié)點NI的電位穩(wěn)定地維持為截止電平。
[0205]另外，根據(jù)本實施方式，在各掃描期間Tl的開始緊前的I水平掃描期間中，利用薄膜晶體管M9將第I節(jié)點NI的電位復(fù)位為截止電平。因此，能謀求電路動作的進一步穩(wěn)定化。
[0206]< 4.第4實施方式>
[0207]< 4.1雙穩(wěn)態(tài)電路的構(gòu)成>
[0208]圖16是示出本發(fā)明的第3實施方式的各雙穩(wěn)態(tài)電路的構(gòu)成的電路圖。此外，本實施方式除了雙穩(wěn)態(tài)電路的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。如圖16所示，在本實施方式的雙穩(wěn)態(tài)電路中，對第I實施方式的雙穩(wěn)態(tài)電路增加了輸出緩沖部62、輸出端子52和用于接受直流電源電位Vdd (也將該電位的大小稱為上述“Vdd電位”)的輸入端子。輸出緩沖部62包括3個薄膜晶體管(開關(guān)元件)MlO?M12。本實施方式的雙穩(wěn)態(tài)電路為除了上述第I實施方式的狀態(tài)信號Z以外還輸出狀態(tài)信號Q的構(gòu)成。輸出端子52是用于輸出該狀態(tài)信號Q的端子。本實施方式的狀態(tài)信號Z僅用作后級的置位信號S和前級的復(fù)位信號。另一方面，狀態(tài)信號Q作為掃描信號提供給柵極線。
[0209]接下來說明該雙穩(wěn)態(tài)電路內(nèi)的構(gòu)成要素間的連接關(guān)系。此外，對與上述第I實施方式共用的事項省略說明。薄膜晶體管MlO的柵極端子與第I節(jié)點NI連接，漏極端子與直流電源電位Vdd用的輸入端子連接，源極端子與輸出端子52連接。薄膜晶體管Mll的柵極端子與輸入端子42連接，漏極端子與輸出端子52連接，源極端子與直流電源電位Vss用的輸入端子連接。薄膜晶體管M12的柵極端子與輸入端子44連接，漏極端子與輸出端子52連接，源極端子與直流電源電位Vss用的輸入端子連接。此外，提供給薄膜晶體管MlO的漏極端子的電位不限于上述直流電源電位Vdd，例如也可以是比Vdd電位高的固定電位。另外，提供給薄膜晶體管MlO的漏極端子的電位只要至少在選擇期間中為固定電位即可。
[0210]接下來說明該雙穩(wěn)態(tài)電路的各構(gòu)成要素的功能。薄膜晶體管MlO在第I節(jié)點NI的電位為高電平時使輸出端子52的電位向Vdd電位變化。薄膜晶體管Mll在第2時鐘信號CK2的電位為高電平時使輸出端子52的電位向Vss電位變化。薄膜晶體管M12在復(fù)位信號R的電位為高電平時使輸出端子52的電位向Vss電位變化。
[0211]在本實施方式中，利用薄膜晶體管MlO實現(xiàn)第2輸出節(jié)點上拉用開關(guān)元件，利用薄膜晶體管Mll實現(xiàn)第I個第2輸出節(jié)點下拉用開關(guān)元件，利用薄膜晶體管M12實現(xiàn)第2個第2輸出節(jié)點下拉用開關(guān)元件。另外，利用輸出端子52實現(xiàn)第2輸出節(jié)點。另外，利用狀態(tài)信號Z實現(xiàn)第I輸出信號，利用狀態(tài)信號Q實現(xiàn)第2輸出信號。
[0212]< 4.2雙穩(wěn)態(tài)電路的動作>
[0213]圖17是用于說明本實施方式的第i級的雙穩(wěn)態(tài)電路40 (i)的動作中的特別是掃描期間Tl的動作的信號波形圖。此外，其它雙穩(wěn)態(tài)電路的動作也同樣，因此省略說明。
[0214]當(dāng)處于置位期間時(為時點t0時)，置位信號S的電位從低電平變化為高電平。薄膜晶體管M3如圖17所示為二極管連接，因此置位信號S為高電平從而薄膜晶體管M3為導(dǎo)通狀態(tài)，電容器Cl充電(在此為預(yù)充電)。由此，第I節(jié)點NI的電位從低電平變化為高電平，薄膜晶體管Ml為導(dǎo)通狀態(tài)。但是，在置位期間，第I柵極時鐘信號GCKl (第I時鐘信號CKl)的電位為低電平，因此狀態(tài)信號Z的電位維持為低電平。另外，此時，在本實施方式中，置位信號S的電位為高電平，由此薄膜晶體管MlO為導(dǎo)通狀態(tài)。因此，如圖17所示，狀態(tài)信號Q (輸出端子52)的電位上升。更詳細(xì)地說，此時第2時鐘信號CK2為高電平從而薄膜晶體管Mll為導(dǎo)通狀態(tài)，因此狀態(tài)信號Q上升到用薄膜晶體管MlO的導(dǎo)通電阻和薄膜晶體管Mll的導(dǎo)通電阻對Vdd電位與Vss電位的電位差進行電阻分割的電位。該輸出端子52的電位上升，由此與該輸出端子52連接的柵極線所對應(yīng)的像素形成部有可能在置位期間被寫入源極信號。但是，在置位期間的后續(xù)的選擇期間中會將所希望的源極信號寫入該像素形成部，因此不會影響顯示質(zhì)量。
[0215]當(dāng)處于選擇期間時(為時點tl時)，置位信號S從高電平變化為低電平。由此，薄膜晶體管M3為截止?fàn)顟B(tài)。此時，第I節(jié)點NI為懸浮狀態(tài)。在該時點tl時，第I柵極時鐘信號GCKl的電位從低電平變化為高電平。薄膜晶體管Ml為導(dǎo)通狀態(tài)，由于存在柵極電容，因此隨著輸入端子41的電位的上升，第I節(jié)點NI的電位也會上升(第I節(jié)點NI自舉)。此時，電容器Cl以促進第I節(jié)點NI的電位上升的方式動作。其結(jié)果是，薄膜晶體管Ml的柵極電位變?yōu)樽銐蚋叩碾娖?，因此狀態(tài)信號Z的電位上升到第I柵極時鐘信號GCKl的高電平(Vdd電位)。與此同時，薄膜晶體管MlO為完全導(dǎo)通狀態(tài)，因此與該雙穩(wěn)態(tài)電路的輸出端子52連接的柵極線成為選擇狀態(tài)，所以狀態(tài)信號Q的電位上升到足夠的電平(Vdd電位)。
[0216]當(dāng)處于復(fù)位期間時(為時點t2時)，第I柵極時鐘信號GCKl的電位從高電平變化為低電平。在時點t2時，薄膜晶體管Ml為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位隨著輸入端子41的電位降低而一起降低。這樣，狀態(tài)信號Z的電位降低，由此第I節(jié)點NI的電位通過電容器Cl也會降低。另外，在復(fù)位期間，復(fù)位信號R從低電平變化為高電平。因此，薄膜晶體管M4為導(dǎo)通狀態(tài)。其結(jié)果是，在復(fù)位期間，第I節(jié)點NI的電位可靠地降低為低電平。而且，在復(fù)位期間，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)從低電平變化為高電平。因此，薄膜晶體管M2和M12為導(dǎo)通狀態(tài)，因此狀態(tài)信號Z的電位和狀態(tài)信號Q的電位分別可靠地降低為低電平。
[0217]在通常動作期間中，第2柵極時鐘信號GCK2的電位按每I水平掃描期間反復(fù)為高電平和低電平，由此薄膜晶體管M2和M12按每I水平掃描期間為導(dǎo)通狀態(tài)。因此，能將狀態(tài)信號Z的電位和狀態(tài)信號Q的電位分別可靠地維持為低電平。
[0218]此外，在中止期間T2中，與上述第I實施方式同樣，第2柵極時鐘信號GCK2 (第2時鐘信號CK2)的電位按每個中止期間周期tck2為高電平。因此，薄膜晶體管M2和Mll按每個中止期間周期tck2為導(dǎo)通狀態(tài)。因此，在中止期間T2中能將狀態(tài)信號Z和Q各自的電位可靠地維持為低電平。
[0219]<4.3效果>
[0220]在本實施方式中，在各雙穩(wěn)態(tài)電路中，后級的置位信號S和用作前級的復(fù)位信號的狀態(tài)信號Z通過薄膜晶體管Ml而從輸出端子51輸出，作為掃描信號提供給柵極線的狀態(tài)信號Q通過薄膜晶體管MlO從輸出端子52輸出。這樣，分別設(shè)置用于驅(qū)動?xùn)艠O線的薄膜晶體管MlO以及用于驅(qū)動前級和后級的雙穩(wěn)態(tài)電路的薄膜晶體管M1，因此能使薄膜晶體管Ml的尺寸變小。因此，對柵極時鐘信號GCK的負(fù)載電容變小，因此能謀求進一步低功耗化。另外，能謀求進一步窄邊框化。
[0221]<5.第5實施方式>
[0222]< 5.1移位寄存器的構(gòu)成和動作>
[0223]圖18是示出本發(fā)明的第5實施方式的移位寄存器410的構(gòu)成的框圖。此外，本實施方式除了移位寄存器410的構(gòu)成和動作以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。在本實施方式中，從顯示控制電路200提供給柵極驅(qū)動器400的柵極時鐘信號GCK包括3相的柵極時鐘信號GCKl?GCK3。以下，將柵極時鐘信號GCK3稱為“第3柵極時鐘信號”。該第I柵極時鐘信號GCK1、第2柵極時鐘信號GCK2和第3柵極時鐘信號GCK3的相位相互錯開I水平掃描期間，均為3個水平掃描期間中的I水平掃描期間為高電平電位(Vdd電位)(但是，中止期間T2除外)。
[0224]提供給移位寄存器410的各級(各雙穩(wěn)態(tài)電路)的輸入端子的信號如下所示。對第1-2級提供第I柵極時鐘信號GCKl作為第I時鐘信號CK1，提供第2柵極時鐘信號GCK2作為第2時鐘信號CK2。對1-第I級提供第2柵極時鐘信號GCK2作為第I時鐘信號CKl，提供第3柵極時鐘信號GCK3作為第2時鐘信號CK2。對第i級提供第3柵極時鐘信號GCK3作為第I時鐘信號CK1，提供第I柵極時鐘信號GCKl作為第2時鐘信號CK2。此外，提供給用于接受置位信號S和復(fù)位信號R的端子的信號與上述第I實施方式同樣，因此省略說明。
[0225]在如上構(gòu)成中，當(dāng)對移位寄存器410的第i級40 (I)提供作為置位信號S的柵極起始脈沖信號GSP時，如圖19所示，基于第I柵極時鐘信號GCKl、第2柵極時鐘信號GCK2和第3柵極時鐘信號GCK3，在每I水平掃描期間依次將成為高電平電位的掃描信號提供給顯示部600內(nèi)的柵極線。
[0226]< 5.2 功耗>
[0227]—般來說，柵極驅(qū)動器的驅(qū)動所需的功耗W(以下僅稱為“功耗W”)利用下述式(I)求出。
[0228]W = nXfX (Cp + Ct) XV2...(I)
[0229]在此，η表示柵極時鐘信號GCK的相數(shù)，f表示柵極時鐘信號GCK的頻率，Cp表示配線電容，Ct表示薄膜晶體管的負(fù)載電容。
[0230]在上述第I實施方式中，柵極時鐘信號GCK的相數(shù)為2。因此，能通過上述式(I)，將上述第I實施方式的功耗W利用下述式(2)表示。
[0231]W = 2XfX (Cp+ Ct) XV2…(2)
[0232]另一方面，在本實施方式中，柵極時鐘信號GCK的相數(shù)為3。另外，在關(guān)注柵極時鐘信號GCK的各相(以下僅稱為“各相”)的情況下，本實施方式的接受該各相的雙穩(wěn)態(tài)電路的輸入端子41或者42的數(shù)量(以下稱為“連接數(shù)”)比上述第I實施方式的連接數(shù)少。這意味著各相所對應(yīng)的薄膜晶體管的負(fù)載電容變小。在上述第I實施方式中，各相按每I級交替地被提供給輸入端子41或者42，因此連接數(shù)為m。此外，在此為了方便而不考慮虛擬級40(m+1)。另一方面，在本實施方式中，各相隔開I級并且按每I級被提供給輸入端子41或者42，因此連接數(shù)為(2/3) Xm0即，本實施方式的各相所對應(yīng)的薄膜晶體管的負(fù)載電容為上述第I實施方式的負(fù)載電容的2/3。因此，能通過上述式(1)，利用下述式(3)表示本實施方式的功耗W。
[0233]W = 3XfX (Cp + (2/3) XCt) XV2…(3)
[0234]在此，假設(shè)Cp = Ct/3，則能將上述式(2)和式(3)分別用下述式(4)和(5)表示。
[0235]W = 2.67Xf XCtXV2- (4)
[0236]W = 2XfXCtXV2— (5)
[0237]從上述式(4)和(5)可知，在本實施方式中，能將功耗W比上述第I實施方式減少30%程度。
[0238]< 5.3 效果 >
[0239]根據(jù)本實施方式，柵極時鐘信號GCK的相數(shù)為3。因此，接受各相的雙穩(wěn)態(tài)電路的輸入端子41或者42的數(shù)量(連接數(shù))比上述第I實施方式的連接數(shù)少。因此，各相所對應(yīng)的薄膜晶體管的負(fù)載電容變小。因此，能謀求進一步低功耗化。
[0240]< 6.第6實施方式>
[0241]< 6.1柵極驅(qū)動器的構(gòu)成>
[0242]圖20是用于說明本發(fā)明的第6實施方式的柵極驅(qū)動器400的構(gòu)成的框圖。此外，本實施方式除了柵極驅(qū)動器400的構(gòu)成以外與上述第I實施方式同樣，因此省略該同樣的部分的說明。在上述第I實施方式中，在顯示部600的單側(cè)設(shè)有柵極驅(qū)動器400 (參照圖1和圖2)，而在本實施方式中，如圖20所示在顯示部600的兩側(cè)分別設(shè)有柵極驅(qū)動器。即，本實施方式的柵極驅(qū)動器400包括相對于顯示部600位于一側(cè)(附圖左側(cè))的柵極驅(qū)動器400a (以下稱為“第I柵極驅(qū)動器”)和相對于顯示部600位于另一側(cè)(附圖右側(cè))的柵極驅(qū)動器400b (以下稱為“第2柵極驅(qū)動器”)。
[0243]如圖20所示，第I柵極驅(qū)動器400a包括移位寄存器410a (以下稱為“第I移位寄存器”)。第2柵極驅(qū)動器400b包括移位寄存器410b (以下稱為“第2移位寄存器”)。
[0244]圖21是用于說明本實施方式的移位寄存器(第I移位寄存器410a和第2移位寄存器410b)的構(gòu)成的框圖。如圖20和圖21所示，第I移位寄存器410a包括上述第I實施方式的移位寄存器410內(nèi)的第奇數(shù)級的雙穩(wěn)態(tài)電路和虛擬級40(m +1)。第2移位寄存器410b包括上述第I實施方式的移位寄存器410內(nèi)的第偶數(shù)級的雙穩(wěn)態(tài)電路。此外，對各雙穩(wěn)態(tài)電路輸入輸出的信號與上述第I實施方式同樣，因此省略其說明。
[0245]< 6.2 效果 >[0246]根據(jù)本實施方式，移位寄存器每I級的布局間距(源極線的延伸的方向上的尺寸)為像素尺寸的約2倍。因此，與上述第I實施方式相比，在像素陣列設(shè)計時布局方案的自由度增大。由此，例如能謀求進一步窄邊框化。
[0247]< 7.其它 >
[0248]在上述各實施方式中，希望在顯示控制電路200中進行對柵極時鐘信號GCK的頻率和振幅的控制，但是也可以是在柵極驅(qū)動器400中進行這種控制的構(gòu)成。
[0249]本發(fā)明的雙穩(wěn)態(tài)電路的構(gòu)成不限于上述各實施方式所例示的內(nèi)容，能進行各種變形。
[0250]在上述第I實施方式中，柵極時鐘信號GCK包括2相，在上述第5實施方式中柵極時鐘信號GCK包括3相，但是本發(fā)明不限于此。柵極時鐘信號GCK也可以包括4相以上。
[0251]在上述各實施方式中，將設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管全部作為η溝道型進行了說明，但是本發(fā)明不限于此。設(shè)于雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管為P溝道型的方案也能應(yīng)用本發(fā)明。
[0252]在上述各實施方式中舉出液晶顯示裝置的例子進行了說明，但是本發(fā)明不限于此。也能將本發(fā)明應(yīng)用于有機EL (Electro Luminescence:電致發(fā)光)顯示裝置等其它顯示裝置。另外，還能在不脫離本發(fā)明的主旨的范圍內(nèi)對上述各實施方式進行各種變形來實施。
[0253]如上所述，根據(jù)本發(fā)明，能提供抑制顯示質(zhì)量的降低和掃描信號線驅(qū)動電路內(nèi)的開關(guān)元件的可靠性降低并且減少功耗的顯示裝置和該顯示裝置內(nèi)的掃描信號線的驅(qū)動方法。
[0254]工業(yè)h的可利用件
[0255]本發(fā)明能應(yīng)用于驅(qū)動器單片型的顯示裝置。
[0256]附圖標(biāo)記說明
[0257]40 (I)~40 Cm)…雙穩(wěn)態(tài)電路
[0258]40 (m + I)…雙穩(wěn)態(tài)電路(虛擬級)
[0259]41~45…輸入端子(輸入節(jié)點)
[0260]51、52…輸出端子(輸出節(jié)點)[0261]300…源極驅(qū)動器(視頻信號線驅(qū)動電路)
[0262]400…柵極驅(qū)動器(掃描信號線驅(qū)動電路)
[0263]400a…第I柵極驅(qū)動器(第I掃描信號線驅(qū)動電路)
[0264]400b…第2柵極驅(qū)動器(第2掃描信號線驅(qū)動電路)
[0265]410…移位寄存器
[0266]600…顯示部
[0267]700…液晶顯示面板
[0268]Ml~Ml2…薄膜晶體管(開關(guān)元件)
[0269]CL...電容器(電容兀件)
[0270]NI...第 I 節(jié)點
[0271]N2…第2節(jié)點
[0272]GSP…柵極起始脈沖信號
[0273]S…置位信 號
[0274]R…復(fù)位信號
[0275]RST…初始化信號
[0276]GOUT (I)~GOUT Cm)…掃描信號
[0277]Tl…掃描期間
[0278]T2…中止期間
[0279]tckL...掃描期間周期
[0280]tck2…中止期間周期
[0281]fckL...掃描期間頻率
[0282]fck2…中止期間頻率
[0283]Vckl…掃描期間振幅
[0284]Vck2…中止期間振幅
[0285]Vss…低電平的直流電源電位
[0286]Vdd…高電平的直流電源電位
【權(quán)利要求】
1.一種顯示裝置，其特征在于， 具備: 顯示部，其包括多個掃描信號線，用于顯示圖像； 掃描信號線驅(qū)動電路，其與上述顯示部一體形成，用于驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及 顯示控制電路，其對上述掃描信號線驅(qū)動電路提供使導(dǎo)通電平和截止電平周期性地反復(fù)的多個時鐘信號， 上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，各雙穩(wěn)態(tài)電路具有: 第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號； 第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號； 第I輸出節(jié)點，其用于輸出上述輸出信號； 第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接 ，基于控制端子所連接的第I節(jié)點的電位而將上述輸出信號提供給上述第I輸出節(jié)點；以及 第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位， 與上述掃描期間的上述多個時鐘信號的頻率相比，上述中止期間的該多個時鐘信號的頻率較低。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
3.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述中止期間比上述掃描期間長。
4.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有: 第3輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號; 第4輸入節(jié)點，其用于接受該雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的輸出信號作為復(fù)位信號; 第I節(jié)點上拉用開關(guān)元件，其基于上述置位信號，使上述第I節(jié)點的電位向?qū)娖阶兓灰约? 復(fù)位時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
5.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有電容元件，上述電容元件的一端與上述第I節(jié)點連接，另一端與上述第I輸出節(jié)點連接。
6.根據(jù)權(quán)利要求5所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第I節(jié)點下拉驅(qū)動部，上述第I節(jié)點下拉驅(qū)動部用于在進行用于將導(dǎo)通電平的上述掃描信號提供給上述第I輸出節(jié)點的動作的期間以外，基于內(nèi)部的第2節(jié)點的電位將上述第I節(jié)點的電位維持為截止電平。
7.根據(jù)權(quán)利要求6所述的顯示裝置，其特征在于， 上述第I節(jié)點下拉驅(qū)動部具有: 第2節(jié)點上拉用開關(guān)元件，其基于上述第2時鐘信號，使上述第2節(jié)點的電位向?qū)娖阶兓? 第I個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I輸入節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位； 第2個第2節(jié)點下拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子與上述第2節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位；以及 非選擇時第I節(jié)點下拉用開關(guān)元件，其控制端子與上述第2節(jié)點連接，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
8.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有初始化時第I節(jié)點下拉用開關(guān)元件，上述初始化時第I節(jié)點下拉用開關(guān)元件的控制端子承受在上述中止期間結(jié)束時成為導(dǎo)通電平的初始化信號，第I導(dǎo)通端子與上述第I節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
9.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第2輸出節(jié)點， 上述輸出信號包括第I輸出信號和第2輸出信號， 上述第I輸出信號和上述第2輸出信號分別從上述第I輸出節(jié)點和上述第2輸出節(jié)點輸出， 各雙穩(wěn)態(tài)電路的前級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述置位信號， 各雙穩(wěn)態(tài)電路的后級的雙穩(wěn)態(tài)電路的上述第I輸出信號是上述復(fù)位信號， 各雙穩(wěn)態(tài)電路具有: 第2輸出節(jié)點上拉用開關(guān)元件，其控制端子與上述第I節(jié)點連接，第I導(dǎo)通端子承受規(guī)定的電位，第2導(dǎo)通端子與上述第2輸出節(jié)點連接；以及 第I個第2輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
10.根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于， 各雙穩(wěn)態(tài)電路還具有第2個第2輸出節(jié)點下拉用開關(guān)元件，上述第2個第2輸出節(jié)點下拉用開關(guān)元件的控制端子與上述第4輸入節(jié)點連接，第I導(dǎo)通端子與上述第2輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
11.根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于， 上述規(guī)定的電位是固定電位。
12.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于， 上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
13.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，上述掃描信號線驅(qū)動電路包括: 第I掃描信號線驅(qū)動電路，其相對于上述顯示部位于一側(cè)；以及 第2掃描信號線驅(qū)動電路，其相對于上述顯示部位于另一側(cè)。
14.根據(jù)權(quán)利要求1至13中的任一項所述的顯示裝置，其特征在于， 上述掃描信號線驅(qū)動電路是利用由氧化物半導(dǎo)體形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
15.根據(jù)權(quán)利要求1至13中的任一項所述的顯示裝置，其特征在于， 上述掃描信號線驅(qū)動電路是利用由非晶硅形成半導(dǎo)體層的薄膜晶體管而實現(xiàn)的。
16.—種驅(qū)動方法， 是顯示裝置中的多個掃描信號線的驅(qū)動方法，上述顯示裝置具備:顯示部，其包括多個掃描信號線，用于顯示圖像；掃描信號線驅(qū)動電路，其與該顯示部一體形成，用于驅(qū)動該多個掃描信號線；以及顯示控制電路，其對該掃描信號線驅(qū)動電路提供第I電平和第2電平周期性地反復(fù)的多個時鐘信號， 上述驅(qū)動方法的特征在于，具備如下步驟: 驅(qū)動上述多個掃描信號線，使得上述多個掃描信號線被依次選擇的掃描期間和該多個掃描信號線均成為非選擇狀態(tài)的中止期間以包括該掃描期間和該中止期間的幀期間為周期交替地出現(xiàn)；以及 使上述中止期間的該多個時鐘信號的頻率比上述掃描期間的上述多個時鐘信號的頻率低， 上述掃描信號線驅(qū)動電路包括移位寄存器，上述移位寄存器具有相互級聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于上述多個時鐘信號將該多個雙穩(wěn)態(tài)電路的輸出信號依次設(shè)為導(dǎo)通電平，各雙穩(wěn)態(tài)電路具有: 第I輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第I時鐘信號； 第2輸入節(jié)點，其用于接受上述多個時鐘信號中的I個作為第2時鐘信號； 第I輸出節(jié)點，其用于輸出上述輸出信號； 第I輸出節(jié)點上拉用開關(guān)元件，其第I導(dǎo)通端子與上述第I輸入節(jié)點連接，第2導(dǎo)通端子與上述第I輸出節(jié)點連接，基于控制端子所連接的第I節(jié)點的電位將上述輸出信號提供給上述第I輸出節(jié)點；以及 第I輸出節(jié)點下拉用開關(guān)元件，其控制端子與上述第2輸入節(jié)點連接，第I導(dǎo)通端子與上述第I輸出節(jié)點連接，第2導(dǎo)通端子承受截止電平的電位。
17.根據(jù)權(quán)利要求16所述的驅(qū)動方法，其特征在于， 上述中止期間的上述多個時鐘信號的振幅比上述掃描期間的該多個時鐘信號的振幅小。
18.根據(jù)權(quán)利要求16所述的驅(qū)動方法，其特征在于， 上述中止期間比上述掃描期間長。
19.根據(jù)權(quán)利 要求16所述的驅(qū)動方法，其特征在于， 上述多個時鐘信號是相位相互不同的3相以上的時鐘信號。
【文檔編號】G02F1/133GK103843055SQ201280048614
【公開日】2014年6月4日 申請日期:2012年7月25日 優(yōu)先權(quán)日:2011年8月2日
【發(fā)明者】山本薰, 金子誠二, 小川康行, 田中耕平, 內(nèi)田誠一, 高丸泰, 森重恭 申請人:夏普株式會社
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1