本專利申請(qǐng)要求Huapu Pan等人于2014年4月9日提交的美國(guó)臨時(shí)專利申請(qǐng)No.61/977,366、發(fā)明名稱為“邊緣耦合制造”的權(quán)益，在此并入其全部教導(dǎo)和公開內(nèi)容作為參考。

關(guān)于聯(lián)邦政府資助的研究或開發(fā)的聲明

不適用。

參照縮微膠片附錄

不適用。

背景技術(shù)：

在光學(xué)收發(fā)器中，希望在一個(gè)芯片中集成盡可能多的光子部件。然而，隨著集成密度的增加和光子部件的大小縮減，由于光子集成電路(PIC)的波導(dǎo)中模式大小相應(yīng)地縮減，PIC與諸如光纖的其他光學(xué)部件的集成變得愈發(fā)困難。例如，在基于硅光子的PIC中的典型450納米(nm)×220nm波導(dǎo)的模式大小大約為波導(dǎo)本身的大小，而標(biāo)準(zhǔn)單模光纖的模式大小(例如，模場(chǎng)直徑)大到9.2微米(μm)。因此，PIC上波導(dǎo)的模式大小比光纖的模式大小大得多。

可使用透鏡來減小光纖的模式大小，使之與PIC的波導(dǎo)的模式大小相對(duì)應(yīng)。然而，如果PIC的接口處的模式大小太小，由于受限的對(duì)準(zhǔn)公差，封裝PIC與透鏡和光纖是具有挑戰(zhàn)性的。

對(duì)于邊緣耦合的PIC，模式轉(zhuǎn)換器可用來擴(kuò)大PIC的波導(dǎo)的模式大小。然而，模式轉(zhuǎn)換器必須也能夠與PIC上的其他部件集成。

技術(shù)實(shí)現(xiàn)要素：

在一個(gè)實(shí)施例中，本公開包括一種制造邊緣耦合設(shè)備的方法。該方法包括：移除一部分覆層材料，以在倒錐形硅波導(dǎo)上形成溝槽；在所述覆層材料的剩余部分上以及在所述溝槽中，沉積具有折射率大于二氧化硅的材料；以及移除在所述溝槽中的一部分所述材料，以形成脊形波導(dǎo)。

在一個(gè)實(shí)施例中，本公開包括一種制造邊緣耦合設(shè)備的方法。該方法包括：在設(shè)置在倒錐形硅波導(dǎo)之上的覆層材料中形成溝槽；在溝槽中沉積折射率材料，其中所述折射率材料具有1.445至3.5之間的折射率；以及圖案化所述折射率材料，以在所述溝槽中形成脊形波導(dǎo)。

在另一個(gè)實(shí)施例中，本公開包括邊緣耦合設(shè)備。該邊緣耦合設(shè)備包括：襯底；設(shè)置在所述襯底之上的隱埋氧化物；設(shè)置在所述隱埋氧化物之上的覆層材料，其中所述覆層材料包括溝槽；設(shè)置在所述溝槽下方的所述覆層材料中的倒錐形硅波導(dǎo)；以及設(shè)置在所述溝槽中的脊形波導(dǎo)，其中所述脊形波導(dǎo)和所述倒錐形硅波導(dǎo)彼此垂直對(duì)齊。

附圖說明

圖1為一邊緣耦合設(shè)備的示意圖。

圖2為另一邊緣耦合設(shè)備的示意圖。

圖3A至圖3D共同示出了一種制造邊緣耦合設(shè)備的方法的實(shí)施例；

圖4A至圖4D共同示出了一種制造邊緣耦合設(shè)備的方法的實(shí)施例；

圖5A至圖5D共同示出了另一種制造邊緣耦合設(shè)備的方法的實(shí)施例；

圖6為示出了根據(jù)本公開的一實(shí)施例的一種制造邊緣耦合設(shè)備的方法的流程圖；

圖7為示出了根據(jù)本公開的一實(shí)施例的一種制造邊緣耦合設(shè)備的方法的流程圖。

具體實(shí)施方式

在本文開始時(shí)應(yīng)當(dāng)理解，盡管下面只給出了一個(gè)或多個(gè)實(shí)施例的說明性的實(shí)現(xiàn)，但是所公開的系統(tǒng)和/或方法可應(yīng)用各種當(dāng)前已知的或現(xiàn)有的技術(shù)來實(shí)現(xiàn)。不能將本公開限制在下文所述的說明性的實(shí)現(xiàn)方式、附圖和技術(shù)中，包括本文所示和所述的示例性設(shè)計(jì)方案和實(shí)現(xiàn)方式，而是可以在所附權(quán)利要求的范圍內(nèi)連同其等同物的全部范圍內(nèi)對(duì)其進(jìn)行修改。

圖1為C.Kopp等人在電氣和電子工程師協(xié)會(huì)(IEEE)《量子電子學(xué)報(bào)》選題，2010(Kopp)“硅光子電路：On-CMOS集成、纖維光耦合和封裝(Silicon Photonic Circuits：On-CMOS Integration，F(xiàn)iber Optical Coupling，and Packaging)”中描述的類似的一邊緣耦合設(shè)備100的示意圖，在此并入作為參考。通過用富含硅的氧化物(SiOx)覆蓋絕緣體上硅(SOI)晶片104上的倒錐形單硅波導(dǎo)102(例如，硅線)，制造邊緣耦合設(shè)備100。接著，部分蝕刻SiOx，以形成折射率約為1.6的肋形波導(dǎo)106。肋形波導(dǎo)106的模式大小兼容與高性能透鏡纖維108的耦合。然而，邊緣耦合設(shè)備100不與任何其他光子部件集成，除了SiOx波導(dǎo)106，在倒錐形單硅線102上沒有覆層材料。

圖2為Solomon Assefa等人的專利號(hào)為7,738,753、發(fā)明名稱為“CMOS兼容集成的介質(zhì)光波導(dǎo)耦合器及其制造(CMOS Compatible IntegratedDielectric Optical Waveguide Coupler and Fabrication)”的美國(guó)專利中描述的類似的另一邊緣耦合設(shè)備200的示意圖，在此并入作為參考。如所示的，邊緣耦合設(shè)備200包括在其上制造有電子和/或光電子電路的半導(dǎo)體器件208的頂部上順序堆疊的氮化硅(SiN)層202、二氧化硅(SiO₂)層204和類金剛石(DLC)層206。氧氮化硅(SiON)耦合器210置于延伸穿過二氧化硅層204和類金剛石層206并向下至氮化硅層202的溝槽中。然而，邊緣耦合設(shè)備200的制造不需要在高折射率材料上執(zhí)行蝕刻工藝以形成脊形波導(dǎo)。邊緣耦合設(shè)備200可與其他硅光子部件集成，但是邊緣耦合設(shè)備200是在制造其他硅光子部件的過程中制造的，并且是覆層材料的一部分。

不幸的是，圖1至圖2的邊緣耦合設(shè)備100、200和其他現(xiàn)有技術(shù)方法存在各種缺點(diǎn)，即，倒錐形設(shè)計(jì)具有受限的模式大小并很難將倒錐形設(shè)計(jì)與其他的光子部件單片集成。

本文公開的實(shí)施例用于解決上述提到的一些問題。如以下將要更全面說明的，實(shí)施例可提供制造邊緣耦合設(shè)備的制造，首先，在制造的硅光子晶片上移除覆層材料，然后，用高折射率材料(例如，折射率高于氧化物的材料)填充移除的區(qū)域，第三，蝕刻高折射率材料，以形成脊形波導(dǎo)。邊緣耦合設(shè)備可包括由高折射率材料覆蓋的倒錐形硅波導(dǎo)。隨著倒錐形硅波導(dǎo)的寬度變窄，光學(xué)模式從硅波導(dǎo)到高折射率材料脊形波導(dǎo)逐漸轉(zhuǎn)換。邊緣耦合設(shè)備的最終模式大小主要依賴于高折射率材料脊形波導(dǎo)的大小。邊緣耦合設(shè)備的制造不會(huì)負(fù)面地沖擊或影響在硅光子晶片上已經(jīng)制造的部件的性能。公開的實(shí)施例可提供比簡(jiǎn)單倒錐形更大的模式大小(例如，約3μm到5μm)、與懸掛的邊緣耦合器相比，由于不存在懸掛結(jié)構(gòu)，所以耦合損失小，可靠性改善，由于最小倒錐形寬度可以更大，所以具有改進(jìn)的制造公差，并且可以與其他無源和有源SOI部件單片集成。

圖3A至圖3D共同示出了一種制造邊緣耦合設(shè)備300的方法的實(shí)施例，該方法的最終結(jié)果在圖3D中示出。如圖3A所示，提供了晶粒或集成電路晶片302的代表性部分。集成電路晶片302例如可包括PIC或集成的光電路。PIC為集成多個(gè)(至少兩個(gè))光子功能的設(shè)備，并且因此類似于電子集成電路。

在一實(shí)施例中，如圖3A所示，集成電路晶片302的襯底304具有SOI結(jié)構(gòu)。在SOI結(jié)構(gòu)中，半導(dǎo)體制造時(shí)，尤其微電子學(xué)中，使用半導(dǎo)體-絕緣體-半導(dǎo)體分層襯底，代替只有半導(dǎo)體的襯底，以減小寄生器件電容，從而提高性能。在圖3A的襯底304中，隱埋氧化物(BOX)層306設(shè)置在半導(dǎo)體材料308部分或?qū)又g。例如，隱埋氧化物層306可包括二氧化硅或其他適合的氧化物。在一實(shí)施例中，隱埋氧化物層306在下面的半導(dǎo)體材料308上生長(zhǎng)。BOX層306取決于施加，可具有從約40nm到約100nm范圍內(nèi)的厚度。

在一實(shí)施例中，半導(dǎo)體材料308是例如硅或含有硅的材料?？商娲鼗蛄硗獾?，半導(dǎo)體材料308包括另一種元素半導(dǎo)體，例如鍺和/或金剛石。半導(dǎo)體材料308也可以是化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。半導(dǎo)體材料308可以是合金半導(dǎo)體，包括硅鍺(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、和/或磷化鎵銦砷(GaInAsP)或其組合。在一實(shí)施例中，半導(dǎo)體材料308包括IV族、III-V族或II-VI族半導(dǎo)體材料。

半導(dǎo)體材料308可包括摻雜外延層、梯度半導(dǎo)體層和/或覆蓋另一種不同類型的半導(dǎo)體層的半導(dǎo)體層，例如硅鍺層上的硅層。取決于集成電路晶片302的設(shè)計(jì)要求，半導(dǎo)體材料308可以是p型或n型。

如圖3A所示，集成電路晶片302中的一部分半導(dǎo)體材料308形成倒錐形波導(dǎo)310。利用倒錐形波導(dǎo)310傳播穿過集成電路晶片302的光信號(hào)。倒錐形波導(dǎo)310具有隨著倒錐形波導(dǎo)接近集成電路晶片302的邊緣或耦合接合處而逐漸縮小的尺寸(例如，寬度)。倒錐形波導(dǎo)310可以使用例如深紫外(DUV)光刻、反應(yīng)離子蝕刻(RIE)或其他適當(dāng)?shù)募夹g(shù)形成。倒錐形波導(dǎo)310中椎體的長(zhǎng)度可取決于施加和期望的模式大小而變化。

倒錐形波導(dǎo)310可用覆層材料312覆蓋。在一實(shí)施例中，覆層材料312由二氧化硅形成。在一實(shí)施例中，覆層材料312的50％以上為二氧化硅。覆層材料的厚度例如可以在幾微米(μm)的量級(jí)上(例如，在約1μm至約3μm厚度之間)。在一實(shí)施例中，覆層材料312可通過堆疊二氧化硅、氮化硅(Si₃N₄)、碳化硅(SiC)或另外適當(dāng)?shù)牟牧系膶有纬?。在一?shí)施例中，覆層材料312具有高于氧化物(例如，隱埋氧化物306)的折射率。

如圖3B所示，覆蓋倒錐形波導(dǎo)310的一部分覆層材料312可以被移除，以形成溝槽314。如所示的，溝槽314放置在倒錐形波導(dǎo)310之上并與其垂直對(duì)準(zhǔn)。在一實(shí)施例中，溝槽314使用時(shí)間控制式蝕刻工藝形成?？墒褂镁彌_氫氟酸(BHF)或其他適當(dāng)?shù)奈g刻劑。使用時(shí)間控制式蝕刻工藝，移除倒錐形波導(dǎo)310頂面上的覆層材料312?？山邮詹粶?zhǔn)確定時(shí)導(dǎo)致的覆層材料312稍微過蝕刻或欠蝕刻。

在已經(jīng)在覆層材料312中形成溝槽314之后，高折射率材料316如圖3C所示沉積。換言之，高折射率材料316沉積在覆層材料312之前已經(jīng)被移除的地方。在一實(shí)施例中，通過任意各種沉積技術(shù)，包括低壓化學(xué)氣相沉積(LPCVD)、常壓化學(xué)氣相沉積(APCVD)、等離子加強(qiáng)化學(xué)氣相沉積(PECVD)、物理氣相沉積(PVD)、濺射和將來開發(fā)的沉積過程，來形成高折射率材料316。

在一實(shí)施例中，沉積高折射率材料316，直到溝槽314已至少部分被填充。高折射率材料316的折射率大于二氧化硅的折射率(約為1.445)并小于硅的折射率(約為3.5)。在一實(shí)施例中，高折射率材料包括氮化硅、氧化硅、氧氮化硅、氧化鋁(Al₂O₃)和氮化鋁(AlN)或另一種適當(dāng)?shù)牟牧稀８哒凵渎什牧?16的厚度可以在2μm至20μm的范圍內(nèi)。溝槽314(例如，覆層移除區(qū)域)的寬度可大于50μm，以確保溝槽314的底面之上的高折射率材料的平坦性和均勻性。

如圖3D所示，移除一部分高折射率材料316，以生成邊緣耦合設(shè)備300的脊形波導(dǎo)318。在一實(shí)施例中，利用光刻工藝移除高折射率材料316。換言之，圖案化高折射率材料316，以形成脊形波導(dǎo)318。如所示的，脊形波導(dǎo)318放置在倒錐形硅波導(dǎo)310之上并與其垂直對(duì)準(zhǔn)。在一實(shí)施例中，脊形波導(dǎo)318完全設(shè)置在溝槽314中。在另一實(shí)施例中，一部分脊形波導(dǎo)318至少部分地從溝槽314伸出。

脊形波導(dǎo)318配置成與倒錐形硅波導(dǎo)310協(xié)同工作，以便傳播光信號(hào)穿過邊緣耦合設(shè)備300。例如，隨著倒錐形硅波導(dǎo)310的寬度變窄，光學(xué)模式從倒錐形硅波導(dǎo)310逐漸轉(zhuǎn)換至脊形波導(dǎo)318。邊緣耦合設(shè)備300的模式大小主要取決于脊形波導(dǎo)318的模式大小。在一實(shí)施例中，脊形波導(dǎo)318和/或邊緣耦合設(shè)備300的模式大小在約3μm至約10μm之間，這提供低耦合損失。在一實(shí)施例中，形成脊形波導(dǎo)318的蝕刻深度盡可能的深，同時(shí)仍保證脊形波導(dǎo)318的單模條件。邊緣耦合設(shè)備300的脊形波導(dǎo)318與襯底304單片集成。

圖4A至圖4D共同示出了一種制造邊緣耦合設(shè)備400的方法的實(shí)施例，該方法的最終結(jié)果在圖4D中示出。圖4A至圖4D中示出的方法和對(duì)應(yīng)的元件400-418類似于圖3A至圖3D中示出的方法和對(duì)應(yīng)的元件300-318。然而，在圖4A至圖4D中描繪的方法中，蝕刻停止層420已包含在晶片402中。蝕刻停止層420沉積在倒錐形硅波導(dǎo)410和一部分隱埋氧化物406之上，以保護(hù)這些結(jié)構(gòu)不受用來形成圖4B中所示的溝槽414的蝕刻劑影響。在一實(shí)施例中，蝕刻停止層420包括氧化硅、氮化硅、碳化硅、氧氮化硅、多晶硅或其組合。由于蝕刻停止層420的存在，代替上文所述的使用時(shí)間控制式蝕刻，可以執(zhí)行蝕刻直到到達(dá)蝕刻停止層420。換言之，蝕刻停止層420用來控制蝕刻工藝期間的端點(diǎn)。在一實(shí)施例中，通過任意各種沉積技術(shù)，包括低壓化學(xué)氣相沉積、常壓化學(xué)氣相沉積、等離子加強(qiáng)化學(xué)氣相沉積、物理氣相沉積、濺射和將來開發(fā)的沉積程序，來形成蝕刻停止層420。蝕刻之后，在溝槽414中沉積高折射率材料416，然后將其圖案化，以便形成如上所示的脊形波導(dǎo)418。

圖5A至圖5D共同示出了一種制造邊緣耦合設(shè)備500的方法的實(shí)施例，該方法的最終結(jié)果在圖5D中示出。圖5A至圖5D中示出的方法和元件500-520類似于圖4A至圖4D中示出的方法和元件400-420。然而，圖5D中的邊緣耦合設(shè)備500最初為非懸掛結(jié)構(gòu)。

如圖5A所示，BOX層506已在硅半導(dǎo)體材料508上形成，以便形成至少一部分襯底504。BOX層506支撐由氮化硅蝕刻停止層520覆蓋的倒錐形硅波導(dǎo)510。在一實(shí)施例中，氮化硅蝕刻停止層520最初覆蓋整個(gè)晶片502。然而，例如，通過煮沸磷酸或另外適當(dāng)?shù)囊瞥に嚕瞥糜趫D5A中示出的期望區(qū)域之外的氮化硅。其后，一層二氧化硅覆層材料512設(shè)置在氮化硅蝕刻停止層520之上。

轉(zhuǎn)到圖5B，使用濕法蝕刻工藝，在二氧化硅覆層材料512中形成向下至蝕刻停止層520的寬度大約為400μm的溝槽514。其后，如圖5C所示，沉積厚度在約3μm至約5μm之間的氧氮化硅或二氧化硅聚合物層516。接著，如圖5D所示，圖案化氧氮化硅或氧化硅聚合物層516，以形成脊形波導(dǎo)518。在一實(shí)施例中，脊形波導(dǎo)518的中心部分522具有約3μm至約5μm之間的寬度，而鄰近中心部分522的脊形波導(dǎo)518的橫向部分524每個(gè)具有約200μm的寬度。

圖6為示出了根據(jù)本公開的一實(shí)施例的一種制造邊緣耦合設(shè)備的方法600的流程圖。方法600例如可在覆層材料(例如，覆層材料312、412、512)覆蓋的具有至少一個(gè)倒錐(例如，倒錐形波導(dǎo)310、410、510)的PIC設(shè)備已被接受用于進(jìn)一步工藝或制造之后開始。在框602中，移除一部分覆層材料，以便在在倒錐形硅波導(dǎo)上形成溝槽(例如，溝槽314、414、514)。如果PIC設(shè)備中包括蝕刻停止層(例如，蝕刻停止層420、520)，蝕刻繼續(xù)直到到達(dá)蝕刻停止層。如果不存在蝕刻停止層，可執(zhí)行時(shí)間控制式蝕刻。

在框604中，在覆層材料的剩余部分之上以及在溝槽中，沉積折射率大于二氧化硅的材料(例如高折射率材料316、416、516)。在框606中，移除溝槽中的一部分材料，以形成脊形波導(dǎo)(例如，脊形波導(dǎo)318、418、518)。盡管本文沒有示出或公開，應(yīng)理解，進(jìn)一步的處理可根據(jù)需要在其后發(fā)生。

圖7為示出了根據(jù)本公開的一實(shí)施例的一種制造邊緣耦合設(shè)備的方法700的流程圖。方法700例如可在覆層材料(例如，覆層材料312、412、512)覆蓋的具有至少一個(gè)倒錐(例如，倒錐形波導(dǎo)310、410、510)的PIC設(shè)備已被接受用于進(jìn)一步工藝或制造之后開始。在框702中，在設(shè)置在倒錐形硅波導(dǎo)之上的覆層材料中形成溝槽(例如，溝槽314、414、514)。如果PIC設(shè)備中包括蝕刻停止層(例如，蝕刻停止層420、520)，可通過向下蝕刻到蝕刻停止層來形成溝槽。如果不存在蝕刻停止層，可執(zhí)行時(shí)間控制式蝕刻。

在框704中，在溝槽中沉積折射率材料(例如高折射率材料316、416、515)。在一實(shí)施例中，折射率材料的折射率在約1.445至約3.5之間。在框706中，圖案化折射率材料，以便在溝槽中形成脊形波導(dǎo)(例如，脊形波導(dǎo)318、418、518)。盡管本文沒有示出或公開，應(yīng)理解，進(jìn)一步的處理可根據(jù)需要在其后發(fā)生。

基于本文公開的實(shí)施例，本領(lǐng)域技術(shù)人員應(yīng)理解，隨著倒錐形硅波導(dǎo)的寬度變窄，光學(xué)模式從硅波導(dǎo)逐漸轉(zhuǎn)換至高折射率材料脊形波導(dǎo)。邊緣耦合設(shè)備的最終模式大小主要依賴于高折射率材料脊形波導(dǎo)的大小。邊緣耦合設(shè)備的制造不會(huì)負(fù)面地沖擊或影響在硅光子晶片上已經(jīng)制造的部件的性能。公開的實(shí)施例可提供比簡(jiǎn)單倒錐形更大的模式大小(例如，3μm到5μm)、與懸掛的邊緣耦合器相比，由于不存在懸掛結(jié)構(gòu)，所以耦合損失小，可靠性改善，由于最小倒錐形寬度可以更大，所以具有改進(jìn)的制造公差，并且可以與其他無源和有源SOI部件單片集成。

盡管本公開已經(jīng)提供了一些實(shí)施例，應(yīng)理解，在不脫離本公開的精神或范圍，公開的系統(tǒng)和方法可在許多其他特定的形式中體現(xiàn)。本實(shí)施例被看作是說明性的，而不是限制性的，目的不是要限制在本文給出的細(xì)節(jié)。例如，多種元件或組件可被組合或集成在另一系統(tǒng)中，或者可省略或不實(shí)施特定的特征。

此外，在不脫離本公開的范圍內(nèi)，可將在各個(gè)實(shí)施例中描述并示出為離散的或獨(dú)立的技術(shù)、系統(tǒng)、子系統(tǒng)及方法組合或與其它系統(tǒng)、模塊、技術(shù)或方法集成。示出或討論的彼此耦合或直接耦合或通信的其它項(xiàng)可通過不管是電、機(jī)械或其它的某個(gè)接口、設(shè)備或中間組件間接耦合或通信。本領(lǐng)域技術(shù)人員可以想到并且在不脫離本文公開的精神和范圍的情況下，可作出變化、替換和改變的其它實(shí)例。