本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其制備方法、像素電路和顯示面板。

背景技術(shù)：

液晶面板是液晶顯示器(liquidcrystaldisplay，lcd)中的重要部件，一般包括對(duì)盒設(shè)置的陣列基板和彩膜基板，其間填充液晶分子。薄膜晶體管矩陣(thinfilmtransistorarray，tftarray)是液晶顯示器不可獲缺的重要顯示組件，薄膜晶體管矩陣主要是由多個(gè)像素單元(pixelunit)、多條掃描線(scanline)以及多條數(shù)據(jù)線(dataline)組成，每個(gè)像素單元包括薄膜晶體管、液晶電容(liquidcrystalcapacitor，clc)、耦合電容以及存儲(chǔ)電容(storagecapacitor，cs)。

經(jīng)本申請(qǐng)發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有液晶面板存在閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例所要解決的技術(shù)問(wèn)題是，提供一種陣列基板及其制備方法、像素電路和顯示面板，以解決現(xiàn)有液晶面板存在的閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供了一種陣列基板，包括設(shè)置在基底上的薄膜晶體管和像素電極，還包括可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，所述可調(diào)存儲(chǔ)電容包括第一電極、第二電極以及夾設(shè)在所述第一電極與第二電極之間的半導(dǎo)體介質(zhì)層，所述第一電極與所述電容調(diào)節(jié)控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述第一電極和電容調(diào)節(jié)控制線與所述薄膜晶體管的柵電極同層設(shè)置；所述半導(dǎo)體介質(zhì)層與所述薄膜晶體管的有源層同層設(shè)置；所述第二電極與所述薄膜晶體管的漏電極或所述像素電極同層設(shè)置。

可選地，所述第一電極、第二電極和半導(dǎo)體介質(zhì)層在基底上的正投影重疊。

為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例還提供了一種陣列基板的制備方法，包括：

在基底上形成薄膜晶體管、像素電極、可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，所述可調(diào)存儲(chǔ)電容包括第一電極、第二電極以及夾設(shè)在所述第一電極與所述第二電極之間的半導(dǎo)體介質(zhì)層，所述第一電極與所述電容調(diào)節(jié)控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述在基底上形成薄膜晶體管、像素電極、可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，包括：

在基底上形成柵電極、第一電極和電容調(diào)節(jié)控制線，所述第一電極與所述電容調(diào)節(jié)控制線連接；

形成覆蓋所述柵電極、第一電極和電容調(diào)節(jié)控制線的柵絕緣層；

在柵絕緣層上形成有源層和半導(dǎo)體介質(zhì)層；

形成源電極、漏電極和第二電極，所述第二電極與所述漏電極連接；

形成覆蓋所述源電極、漏電極和第二電極的層間絕緣層；

在層間絕緣層上形成像素電極。

可選地，所述在基底上形成薄膜晶體管、像素電極、可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，包括：

在基底上形成柵電極、第一電極和電容調(diào)節(jié)控制線，所述第一電極與所述電容調(diào)節(jié)控制線連接；

形成覆蓋所述柵電極、第一電極和電容調(diào)節(jié)控制線的柵絕緣層；

在柵絕緣層上形成有源層和半導(dǎo)體介質(zhì)層；

形成源電極和漏電極；

形成覆蓋所述源電極和漏電極的層間絕緣層；

在層間絕緣層上形成像素電極和第二電極，所述第二電極與所述像素電極連接。

本發(fā)明實(shí)施例還提供了一種像素電路，包括薄膜晶體管和像素電極，還包括可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，所述電容調(diào)節(jié)控制器用于調(diào)節(jié)所述可調(diào)存儲(chǔ)電容兩個(gè)電極之間的電壓差，改變所述可調(diào)存儲(chǔ)電容的電容值。

可選地，所述可調(diào)存儲(chǔ)電容包括第一電極、第二電極以及夾設(shè)在所述第一電極與第二電極之間的半導(dǎo)體介質(zhì)層，所述第一電極與所述電容調(diào)節(jié)控制線連接，所述第二電極與所述薄膜晶體管的漏電極或像素電極連接。

可選地，所述第一電極和電容調(diào)節(jié)控制線與所述薄膜晶體管的柵電極同層設(shè)置；所述半導(dǎo)體介質(zhì)層與所述薄膜晶體管的有源層同層設(shè)置；所述第二電極與所述薄膜晶體管的漏電極或所述像素電極同層設(shè)置；所述第一電極、第二電極和半導(dǎo)體介質(zhì)層在基底上的正投影重疊。

本發(fā)明實(shí)施例還提供了一種顯示面板，包括前述的陣列基板，或包括前述的像素電路。

本發(fā)明實(shí)施例提供了一種陣列基板及其制備方法、像素電路和顯示面板，通過(guò)設(shè)置可調(diào)存儲(chǔ)電容，且使得可調(diào)存儲(chǔ)電容的電容值變化與耦合電容和液晶電容在薄膜晶體管開(kāi)啟和關(guān)閉時(shí)的變化相匹配，改善了像素饋通電壓的不穩(wěn)定性，從而解決了現(xiàn)有液晶面板存在的閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書中闡述，并且，部分地從說(shuō)明書中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

附圖用來(lái)提供對(duì)本發(fā)明技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分，與本申請(qǐng)的實(shí)施例一起用于解釋本發(fā)明的技術(shù)方案，并不構(gòu)成對(duì)本發(fā)明技術(shù)方案的限制。

圖1為本發(fā)明實(shí)施例的陣列基板的等效電路圖；

圖2為可調(diào)存儲(chǔ)電容的兩個(gè)電極之間的壓差vg與電容值cst1的關(guān)系曲線圖；

圖3為實(shí)施例一的陣列基板的俯視結(jié)構(gòu)示意圖；

圖4為圖3中沿a-a的截面示意圖；

圖5為實(shí)施例一的形成柵電極和第一電極后的結(jié)構(gòu)示意圖；

圖6為實(shí)施例一的形成柵絕緣層后的結(jié)構(gòu)示意圖；

圖7為實(shí)施例一的形成有源層和半導(dǎo)體介質(zhì)層后的結(jié)構(gòu)示意圖；

圖8為實(shí)施例一的形成源電極、漏電極和第二電極后的結(jié)構(gòu)示意圖；

圖9為實(shí)施例二的陣列基板的俯視結(jié)構(gòu)示意圖；

圖10為圖9中沿b-b的截面示意圖；

圖11為實(shí)施例二的形成源電極和漏電極后的結(jié)構(gòu)示意圖；

圖12為實(shí)施例二的形成層間絕緣層后的結(jié)構(gòu)示意圖；

圖13為實(shí)施例二的形成像素電極和第二電極后的結(jié)構(gòu)示意圖。

附圖標(biāo)記說(shuō)明：

10-基底；11-柵電極；12-有源層；

13-源電極；14-漏電極；15-第一電極；

16-半導(dǎo)體介質(zhì)層；17-第二電極；18-電容調(diào)節(jié)控制線；

19-像素電極；22-柵線；23-數(shù)據(jù)線；

30-柵絕緣層；40-層間絕緣層；100-薄膜晶體管；

200-可調(diào)存儲(chǔ)電容。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。

像素饋通電壓δvp可以通過(guò)以下方程式來(lái)表達(dá)：

δvp＝cgd*(vgh-vgl)/(cgd+clc+cst)

其中，δvp為像素饋通電壓，cgd為柵電極和源漏極之間的耦合電容，clc為液晶電容，cst為存儲(chǔ)電容，vgh為開(kāi)啟電壓，vgl為關(guān)閉電壓。

經(jīng)本申請(qǐng)發(fā)明人研究發(fā)現(xiàn)，現(xiàn)有薄膜晶體管在開(kāi)啟on和關(guān)閉off過(guò)程中，cgd和clc會(huì)發(fā)生變化，從而導(dǎo)致δvp在薄膜晶體管的on和off時(shí)波動(dòng)，進(jìn)而導(dǎo)致閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題。而現(xiàn)有設(shè)計(jì)中，通常將公共電極和像素電極之間的電容作為存儲(chǔ)電容，一旦陣列基板制作完成，固定形狀的公共電極和像素電極所形成的存儲(chǔ)電容為固定值，因此δvp的不穩(wěn)定性無(wú)法避免。因此，本申請(qǐng)?zhí)岢隽艘环N設(shè)置有可調(diào)存儲(chǔ)電容的陣列基板和像素電路，通過(guò)調(diào)節(jié)可調(diào)存儲(chǔ)電容在薄膜晶體管on和off時(shí)的大小，來(lái)消除cgd和clc的變化，從而穩(wěn)定δvp。

圖1為本發(fā)明實(shí)施例的像素電路的等效電路圖。如圖1所示，該陣列基板包括設(shè)置在基底上的柵線22、數(shù)據(jù)線23、薄膜晶體管和像素電極，還包括可調(diào)存儲(chǔ)電容200和電容調(diào)節(jié)控制線18，其中可調(diào)存儲(chǔ)電容200包括第一電極、第二電極以及夾設(shè)在第一電極和第二電極之間的半導(dǎo)體介質(zhì)層，第一電極與電容調(diào)節(jié)控制線18連接，第二電極與薄膜晶體管的漏電極連接，或者第二電極與像素電極連接，電容調(diào)節(jié)控制線18用于調(diào)節(jié)可調(diào)存儲(chǔ)電容200兩個(gè)電極之間的電壓差，改變可調(diào)存儲(chǔ)電容200的電容值。

具體地，由于本發(fā)明實(shí)施例中的可調(diào)存儲(chǔ)電容的兩個(gè)電極之間的介質(zhì)層包括半導(dǎo)體介質(zhì)層，因此可調(diào)存儲(chǔ)電容的電容值取決于兩個(gè)電極的電壓差，而兩個(gè)電極的電壓差取決于電容調(diào)節(jié)控制線18與漏電極或電容調(diào)節(jié)控制線18與像素電極之間的電壓差，因此，通過(guò)調(diào)節(jié)電容調(diào)節(jié)控制線18上的電壓，就能夠?qū)崿F(xiàn)可調(diào)存儲(chǔ)電容200的調(diào)節(jié)。當(dāng)使得可調(diào)存儲(chǔ)電容200的電容值變化與cgd和clc的變化相匹配時(shí)，就能改善δvp的不穩(wěn)定性，從而改善閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題。

實(shí)際實(shí)施時(shí)，電容調(diào)節(jié)控制線18可以設(shè)置成與柵線22同層，也可以設(shè)置在其它層。當(dāng)電容調(diào)節(jié)控制線18與柵線22設(shè)置在不同層時(shí)，電容調(diào)節(jié)控制線18與柵線22在基底上的正投影間隔一定距離，這樣就不會(huì)出現(xiàn)由于電容調(diào)節(jié)控制線18與柵線22重疊而產(chǎn)生寄生電容，避免了額外寄生電容對(duì)像素饋通電壓的影響。在一個(gè)優(yōu)選的實(shí)施例中，電容調(diào)節(jié)控制線18在基底上的正投影與柵線22在基底上的正投影相互平行設(shè)置，這樣就更有利于電容調(diào)節(jié)控制線18上的控制信號(hào)的傳輸，避免了額外的干擾。

圖2為本發(fā)明實(shí)施例可調(diào)存儲(chǔ)電容兩個(gè)電極之間的壓差vg與電容值cst1的關(guān)系曲線圖。如圖2所示，曲線圖中可以劃分為三部分，分別為第一平緩區(qū)域a、變化區(qū)域b和第二平緩區(qū)域c，在第一平緩區(qū)域a和第二平緩區(qū)域b內(nèi)，電容值cst1不受vg的控制從而保持不變，在變化區(qū)域b內(nèi)，電容值cst1隨著vg的變化而變化。所以，在實(shí)際使用中，需要使得vg處于變化區(qū)域b內(nèi)，從而方便對(duì)電容值cst1進(jìn)行調(diào)節(jié)，變化區(qū)域b的具體數(shù)值范圍需要根據(jù)可調(diào)存儲(chǔ)電容的具體結(jié)構(gòu)而定。在tft的on和off狀態(tài)時(shí)，當(dāng)使得可調(diào)存儲(chǔ)電容200的電容值cst1的變化與柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化相匹配時(shí)，就可以減弱像素的饋通電壓δvp的變化或使得像素的饋通電壓δvp保持不變，從而減弱或消除由于像素的饋通電壓δvp的變化而導(dǎo)致的閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題，提高產(chǎn)品的品質(zhì)。

下面將通過(guò)具體的實(shí)施例詳細(xì)說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案。其中，實(shí)施例中所說(shuō)的“構(gòu)圖工藝”包括涂覆光刻膠、掩模曝光、顯影、刻蝕、剝離光刻膠等處理，是現(xiàn)有成熟的制備工藝。沉積可采用濺射、蒸鍍、化學(xué)氣相沉積等已知工藝，涂覆可采用已知的涂覆工藝，刻蝕可采用已知的方法，在此不做具體的限定。

實(shí)施例一：

圖3為本發(fā)明第一實(shí)施例陣列基板的俯視結(jié)構(gòu)示意圖。從圖3中可以看出，本實(shí)施例的陣列基板包括設(shè)置在基底上的薄膜晶體管100和像素電極19，還包括可調(diào)存儲(chǔ)電容200和電容調(diào)節(jié)控制線18。其中薄膜晶體管100包括柵電極、源電極13和漏電極14。

圖4為圖3中沿a-a的截面示意圖，圖4更清楚地示出了薄膜晶體管100和可調(diào)存儲(chǔ)電容200的結(jié)構(gòu)關(guān)系。從圖4中可以看出，本實(shí)施例的陣列基板的薄膜晶體管100包括依次設(shè)置在基底10上的柵電極11、柵絕緣層30、有源層12、源電極13和漏電極14?？烧{(diào)存儲(chǔ)電容200包括依次設(shè)置在基底10上的第一電極15、半導(dǎo)體介質(zhì)層16和第二電極17，其中，第一電極15與柵電極11設(shè)置在同一層，第二電極17與漏電極14設(shè)置在同一層并且相互連接，半導(dǎo)體介質(zhì)層16與有源層12設(shè)置在同一層，半導(dǎo)體介質(zhì)層16在基底10上的正投影與第一電極15在基底10上的正投影重疊，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。這樣，可以在制作薄膜晶體管時(shí)同時(shí)制作可調(diào)存儲(chǔ)電容，不會(huì)影響陣列基板的工藝流程。在圖4中，第一電極15和半導(dǎo)體介質(zhì)層16之間還設(shè)置有柵絕緣層30。

在圖4中，沒(méi)有示出電容調(diào)節(jié)控制線的具體位置，在實(shí)際實(shí)施中，可以根據(jù)需要將電容調(diào)節(jié)控制線與第一電極15設(shè)置在同一層，也可以將電容調(diào)節(jié)控制線與第一電極15設(shè)置在不同層上，只要電容調(diào)節(jié)控制線與第一電極15連接。在一個(gè)優(yōu)選的實(shí)施例中，電容調(diào)節(jié)控制線與柵電極11設(shè)置在同一層。

本實(shí)施例可調(diào)存儲(chǔ)電容對(duì)固定存儲(chǔ)電容進(jìn)行補(bǔ)償，彌補(bǔ)柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化，改善饋通電壓δvp的變化，并改善閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題，提高產(chǎn)品的品質(zhì)。

下面通過(guò)本實(shí)施例的陣列基板的制備過(guò)程詳細(xì)說(shuō)明本方案。

第一次構(gòu)圖工藝：在基底10上形成柵線、柵電極11、第一電極15和電容調(diào)節(jié)控制線圖案，具體包括：在基底10上沉積柵金屬薄膜；在柵金屬薄膜上涂覆一層光刻膠，采用單色調(diào)掩膜版對(duì)光刻膠進(jìn)行曝光并顯影，在柵線、柵電極、第一電極和電容調(diào)節(jié)控制線位置形成未曝光區(qū)域，保留光刻膠，在其它位置形成完全曝光區(qū)域，無(wú)光刻膠，暴露出柵金屬薄膜；對(duì)完全曝光區(qū)域的柵金屬薄膜進(jìn)行刻蝕并剝離剩余的光刻膠，形成柵電極11、第一電極15、柵線(圖中未示出)和電容調(diào)節(jié)控制線(圖中未示出)圖案，其中，電容調(diào)節(jié)控制線與第一電極15相連接，如圖5所示。隨后，沉積柵絕緣層30，柵絕緣層30覆蓋柵電極11、第一電極15、柵線和電容調(diào)節(jié)控制線，如圖6所示。其中，基底可以采用玻璃基底或石英基底，柵金屬薄膜可以采用鉑pt、釕ru、金au、銀ag、鉬mo、鉻cr、鋁al、鉭ta、鈦ti、鎢w等金屬中的一種或多種，柵絕緣層可以采用氮化硅sinx、氧化硅siox或sinx/siox的復(fù)合層。

第二次構(gòu)圖工藝：在柵絕緣層上形成有源層和半導(dǎo)體介質(zhì)層圖案，具體包括：在柵絕緣層30上沉積半導(dǎo)體薄膜；采用單色調(diào)掩膜版對(duì)半導(dǎo)體薄膜進(jìn)行曝光并顯影，在有源層和半導(dǎo)體介質(zhì)層圖案位置形成未曝光區(qū)域，保留光刻膠，在其它位置形成完全曝光區(qū)域，無(wú)光刻膠，暴露出半導(dǎo)體薄膜；對(duì)完全曝光區(qū)域的半導(dǎo)體薄膜進(jìn)行刻蝕并玻璃剩余的光刻膠，形成有源層12和半導(dǎo)體介質(zhì)層16的圖案，如圖7所示，半導(dǎo)體介質(zhì)層16在基底10上的正投影與第一電極15在基底10上的正投影重疊。其中，半導(dǎo)體薄膜可以是非晶硅、多晶硅或微晶硅材料，也可以是金屬氧化物材料，金屬氧化物材料可以是銦鎵鋅氧化物(indiumgalliumzincoxide，igzo)或銦錫鋅氧化物(indiumtinzincoxide，itzo)。

第三次構(gòu)圖工藝：形成數(shù)據(jù)線、源電極、漏電極和第二電極圖案，具體包括：在形成有前述圖案的基底上沉積源/漏金屬薄膜；在源/漏金屬薄膜上涂覆一層光刻膠，采用單色調(diào)掩膜版對(duì)光刻膠進(jìn)行曝光并顯影，在源電極、漏電極、第二電極、第二電極與漏電極相連接的位置以及數(shù)據(jù)線位置形成未曝光區(qū)域，保留光刻膠，在其它位置形成完全曝光區(qū)域，無(wú)光刻膠，暴露出源/漏金屬薄膜；對(duì)完全曝光區(qū)域的源/漏金屬薄膜進(jìn)行刻蝕并剝離剩余的光刻膠，形成源電極13、漏電極14、第二電極17和數(shù)據(jù)線(圖中未示出)的圖案，其中，第二電極17與漏電極14相連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊，如圖8所示。

后續(xù)還包括形成層間絕緣層的第四次構(gòu)圖工藝和形成像素電極的第五次構(gòu)圖工藝等處理，這里不再贅述。

通過(guò)圖5至圖8的陣列基板的制備過(guò)程可以看出，在制備薄膜晶體管的過(guò)程中同時(shí)制備出可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，沒(méi)有增加構(gòu)圖工藝次數(shù)，可以利用現(xiàn)有制備工藝完成可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線的制備。

本實(shí)施例制備出的陣列基板如圖8所示，包括：

設(shè)置在基底10上的柵電極11、第一電極15和電容調(diào)節(jié)控制線(圖中未示出)；

覆蓋柵電極11、第一電極15和電容調(diào)節(jié)控制線的柵絕緣層30；

設(shè)置在柵絕緣層30上的有源層12和半導(dǎo)體介質(zhì)層16，其中半導(dǎo)體介質(zhì)層16在基底10上的正投影與第一電極15在基底10上的正投影重疊；

設(shè)置在有源層12上的源電極13、漏電極14，以及設(shè)置在半導(dǎo)體介質(zhì)層16上的第二電極17，第二電極17與漏電極14連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。

實(shí)施例二：

圖9為本發(fā)明第二實(shí)施例陣列基扳的俯視結(jié)構(gòu)示意圖。從圖9中可以看出，本實(shí)施例的陣列基板包括設(shè)置在基底上的薄膜晶體管100和像素電極19，還包括可調(diào)存儲(chǔ)電容200和電容調(diào)節(jié)控制線18。其中薄膜晶體管100包括柵電極、源電極13和漏電極14。

圖10為圖9中沿b-b的截面示意圖，圖10更清楚地示出了薄膜晶體管100和可調(diào)存儲(chǔ)電容200的結(jié)構(gòu)關(guān)系。從圖10中可以看出，薄膜晶體管100包括依次設(shè)置在基底10上的柵電極11、柵絕緣層30、有源層12、源電極13和漏電極14?？烧{(diào)存儲(chǔ)電容200包括依次設(shè)置在基底10上的第一電極15、半導(dǎo)體介質(zhì)層16和第二電極17，其中，第一電極15與柵電極11設(shè)置在同一層。與實(shí)施例一不同的是，本實(shí)施例中的第二電極17與像素電極設(shè)置在同一層并且相互連接。在顯示技術(shù)領(lǐng)域，像素電極與漏電極14是連接的，因此，本實(shí)施例通過(guò)使第二電極17與像素電極19相互連接，即相當(dāng)于第二電極17與漏電極14相連接。另外，與實(shí)施例一不同的是，本實(shí)施例中的第一電極15與第二電極17之間還設(shè)置有層間絕緣層40，層間絕緣層40設(shè)置在半導(dǎo)體介質(zhì)層16與第二電極17之間。

在本實(shí)施例的圖10中，同樣沒(méi)有示出電容調(diào)節(jié)控制線的具體位置，在實(shí)際實(shí)施中，可以根據(jù)需要將電容調(diào)節(jié)控制線與第一電極15設(shè)置在同一層，也可以將電容調(diào)節(jié)控制線與第一電極15設(shè)置在不同層上，只要電容調(diào)節(jié)控制線與第一電極15連接。在一個(gè)優(yōu)選的實(shí)施例中，電容調(diào)節(jié)控制線與柵電極11設(shè)置在同一層。

本實(shí)施例可調(diào)存儲(chǔ)電容對(duì)該固定存儲(chǔ)電容進(jìn)行補(bǔ)償，彌補(bǔ)柵電極和源漏極之間的耦合電容cgd、液晶電容clc的變化，改善饋通電壓δvp的變化，并改善閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題，提高產(chǎn)品的品質(zhì)。

下面通過(guò)本實(shí)施例的陣列基板的制備過(guò)程詳細(xì)說(shuō)明本方案。

本實(shí)施例的第一、第二次構(gòu)圖工藝與實(shí)施例一的第一、第二次構(gòu)圖工藝相同，在此不再贅述。

第三次構(gòu)圖工藝：形成源電極和漏電極，具體包括：在形成有有源層12和半導(dǎo)體介質(zhì)層16的柵絕緣層30上沉積源/漏金屬薄膜；在源/漏金屬薄膜上涂覆一層光刻膠，采用單色調(diào)掩膜版對(duì)光刻膠進(jìn)行曝光并顯影，在源電極、漏電極以及數(shù)據(jù)線位置形成未曝光區(qū)域，保留光刻膠，在其它位置形成完全曝光區(qū)域，無(wú)光刻膠，暴露出源/漏金屬薄膜；對(duì)完全曝光區(qū)域的源/漏金屬薄膜進(jìn)行刻蝕并剝離剩余的光刻膠，形成源電極13、漏電極14和數(shù)據(jù)線(圖中未示出)的圖案，如圖11所示。

第四次構(gòu)圖工藝：形成具有過(guò)孔的層間絕緣層，具體包括：在形成上述圖案的基底上沉積層間絕緣薄膜；在層間絕緣薄膜上涂覆一層光刻膠，采用單色調(diào)掩膜版對(duì)光刻膠進(jìn)行曝光并顯影，在過(guò)孔位置形成完全曝光區(qū)域，無(wú)光刻膠，在其它位置形成未曝光區(qū)域，保留光刻膠；對(duì)完全曝光區(qū)域的層間絕緣薄膜進(jìn)行刻蝕并剝離剩余的光刻膠，形成具有過(guò)孔(圖中未示出)的層間絕緣層40圖案，過(guò)孔位于漏電極上方，如圖12所示。

第五次構(gòu)圖工藝：在層間絕緣層上形成像素電極和第二電極，具體包括：在層間絕緣層40上沉積透明導(dǎo)電薄膜；采用單色調(diào)掩膜版對(duì)透明導(dǎo)電薄膜進(jìn)行曝光顯影，在像素電極、第二電極以及第二電極與像素電極連接的位置形成未曝光區(qū)域，在其它位置形成完全曝光區(qū)域；對(duì)完全曝光區(qū)域的透明導(dǎo)電薄膜進(jìn)行刻蝕并剝離剩余的光刻膠，形成像素電極19和第二電極17的圖案，像素電極19通過(guò)過(guò)孔與漏電極14連接，第二電極17與像素電極19連接，第二電極17在基底10上的正投影與所述第一電極15在基底10上的正投影重疊，如圖13所示。

通過(guò)本實(shí)施例的陣列基板的制備過(guò)程可以看出，在制備薄膜晶體管的過(guò)程中同時(shí)制備出可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，沒(méi)有增加構(gòu)圖工藝次數(shù)，可以利用現(xiàn)有制備工藝完成可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線的制備。

本實(shí)施例制備的陣列基板如圖13所示，包括：

設(shè)置在基底10上的柵電極11、第一電極15和電容調(diào)節(jié)控制線(圖中未示出)；

覆蓋柵電極11、第一電極15和電容調(diào)節(jié)控制線上的柵絕緣層30；

設(shè)置在柵絕緣層30上的有源層12和半導(dǎo)體介質(zhì)層16，其中半導(dǎo)體介質(zhì)層16在基底10上的正投影與第一電極15在基底10上的正投影重疊；

設(shè)置在有源層12上的源電極13和漏電極14；

覆蓋源電極13和漏電極14上的層間絕緣層40；

設(shè)置在層間絕緣層40上的像素電極19和第二電極17，第二電極17與像素電極19連接，第二電極17在基底10上的正投影與第一電極15在基底10上的正投影重疊。

實(shí)施例三：

本發(fā)明實(shí)施例還提出了一種陣列基板的制備方法，包括：

在基底上形成薄膜晶體管、像素電極、可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，可調(diào)存儲(chǔ)電容包括第一電極、第二電極以及夾設(shè)在第一電極與第二電極之間的半導(dǎo)體介質(zhì)層，第一電極與電容調(diào)節(jié)控制線連接，第二電極與薄膜晶體管的漏電極或像素電極連接。

其中，在基底上形成薄膜晶體管、像素電極、可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，包括：

s1：形成包括柵電極、第一電極、電容調(diào)節(jié)控制線、有源層和半導(dǎo)體介質(zhì)層的第一陣列結(jié)構(gòu)層，其中，所述第一電極與所述電容調(diào)節(jié)控制線連接，所述半導(dǎo)體介質(zhì)層在基底上的正投影與所述第一電極在基底上的正投影重疊；

s2：形成包括源電極、漏電極、像素電極和第二電極的第二陣列結(jié)構(gòu)層，其中，所述第二電極與所述漏電極或像素電極連接，所述第二電極在基底上的正投影與所述第一電極在基底上的正投影重疊。

其中，步驟s1可以包括：

s11：在基底上形成柵電極、第一電極和電容調(diào)節(jié)控制線，所述第一電極與所述電容調(diào)節(jié)控制線連接；

s12：形成覆蓋所述柵電極、第一電極和電容調(diào)節(jié)控制線的柵絕緣層；

s13：在柵絕緣層上形成有源層和半導(dǎo)體介質(zhì)層，所述半導(dǎo)體介質(zhì)層在基底上的正投影與所述第一電極在基底上的正投影重疊。

步驟s2可以包括：

s211：形成源電極、漏電極和第二電極，第二電極與漏電極連接，第二電極在基底上的正投影與第一電極在基底上的正投影重疊；

s212：形成覆蓋源電極、漏電極和第二電極的層間絕緣層；

s213：在層間絕緣層上形成像素電極。

步驟s2還可以包括：

s221：形成源電極和漏電極；

s222：形成覆蓋所述源電極和漏電極的層間絕緣層；

s223：在層間絕緣層上形成像素電極和第二電極，所述第二電極與所述像素電極連接，所述第二電極在基底上的正投影與所述第一電極在基底上的正投影重疊。

該制備方法提供的陣列基板，可以在制備薄膜晶體管的過(guò)程中同時(shí)制備可調(diào)存儲(chǔ)電容，沒(méi)有增加陣列基板的構(gòu)圖工藝，改善了饋通電壓δvp的不穩(wěn)定性，改善了閃爍、交叉噪聲、殘像等畫面品質(zhì)問(wèn)題，提高了產(chǎn)品品質(zhì)。

實(shí)施例四：

在本實(shí)施例中，提供了一種像素電路，包括薄膜晶體管和像素電極，還包括可調(diào)存儲(chǔ)電容和電容調(diào)節(jié)控制線，電容調(diào)節(jié)控制器用于調(diào)節(jié)可調(diào)存儲(chǔ)電容的兩個(gè)電極之間的電壓差，改變所述可調(diào)存儲(chǔ)電容的電容值。

優(yōu)選地，可調(diào)存儲(chǔ)電容包括第一電極、第二電極以及夾設(shè)在第一電極與第二電極之間的半導(dǎo)體介質(zhì)層，第一電極與所述電容調(diào)節(jié)控制線連接，第二電極與薄膜晶體管的漏電極或像素電極連接。

具體地，第一電極和電容調(diào)節(jié)控制線與薄膜晶體管的柵電極同層設(shè)置，半導(dǎo)體介質(zhì)層與薄膜晶體管的有源層同層設(shè)置，第二電極與薄膜晶體管的漏電極同層設(shè)置且相互連接或者第二電極與所述像素電極同層設(shè)置且相互連接。

實(shí)施例五：

基于前述實(shí)施例的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示面板，該顯示面板包括采用前述實(shí)施例的陣列基板，或包括采用前述實(shí)施例的像素電路。顯示面板可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

在本發(fā)明實(shí)施例的描述中，需要理解的是，術(shù)語(yǔ)“中部”、“上”、“下”、“前”、“后”、“豎直”、“水平”、“頂”、“底”“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。

在本發(fā)明實(shí)施例的描述中，需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式及細(xì)節(jié)上進(jìn)行任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。