專利名稱：用于線性和旋轉感測應用的位置檢測裝置和方法
技術領域：
實施例通常涉及傳感器方法和系統(tǒng)。實施例還涉及位置檢測設備。實施例另外涉及磁傳感器。實施例還涉及用于線性和旋轉(rotary)感測應用的方法和系統(tǒng)。
背景技術：
磁阻(MR)陣列技術用于多種商業(yè)、消費者和工業(yè)檢測應用。在一些傳統(tǒng)的MR系統(tǒng)中，能夠提供設備用于確定沿路徑可移動的成員的位置。在這樣的設備中，磁體能夠連接到可移動成員，磁場換能器(transducer)的陣列位置臨近該路徑。隨著磁體逼近、經過或遠離換能器，換能器提供變化的輸出信號，該輸出信號能夠由代表任何換能器的單個特征曲線表示。
為了確定可移動成員的位置，電子掃描換能器，并且從具有的輸出指示相對接近磁體的一組換能器中選擇數據。然后，能夠使用曲線擬合(curve-fitting)算法來確定數據與特征曲線的最佳擬合。通過沿著位置軸線置換特征曲線，可以確定磁體的位置并且從而確定可移動成員的位置。
在另一種傳統(tǒng)MR設備中，位置確定裝置可以實現為包括連接到可移動成員的磁體，可移動成員沿著有限長度的預定路徑移動。磁場換能器的陣列可以位置臨近預定路徑。隨著磁體逼近、經過和遠離每個換能器，換能器能夠提供輸出信號。還能夠提供校正機制，來校正由于換能器的非線性而導致的殘差。
這樣的校正機制優(yōu)選利用預定的函數估計(approximate)殘差，并且應用對應于該預定函數的校正因子來補償殘差。通過校正換能器的非線性，磁體的長度可以減小和/或換能器的間距能夠減小。
例如，在美國專利號為5,589,769，題目為“包括用于接收多個輸出信號值并且擬合輸出信號值與曲線的電路的位置檢測裝置(Position DetectionApparatus including a Circuit for Receiving a Plurality of Output Signal Values and Fittingthe Output Signal Values to a Curve)”的專利(在1996年12月31日授予Donald R.Krahn，并且轉讓給Honeywell International Inc.)中，公開了傳統(tǒng)磁感測方法的一個例子。另一個傳統(tǒng)磁感測方法的另一個例子在美國專利號為6,097,183，題目為“具有對非線性傳感器區(qū)域的校正的位置檢測裝置(Position DetectionApparatus with Correction for Non-Linear Sensor Region)”(2000年8月1日授予Goetz等，并且也轉讓給了Honeywell International Inc.)的專利中公開。美國專利5,589,769和6,097,183在此引入作為參考。
這樣的基于傳統(tǒng)MR的設備通常采用印刷電路板(PCB)組裝上的分離組件來獲得結果函數?；诜蛛x組件的解決方案通常是昂貴的?；谇笆鰞热?，相信對于上述問題的解決方案在于設計和開發(fā)改進的集成電路，令其能夠提供完全數字校準過程，并且產生表示旋轉和位置感測信息的比例(ratio-metric)或數字的輸出信號。

發(fā)明內容
提供下面的總述是為了幫助理解實施例專有的新穎特征，并且不是提供完全的描述。通過將整個說明書、權利要求、附圖和摘要作為整體看待，能夠得到對實施例各方面的完整了解。
因此，本發(fā)明的一個方面是提供改進的傳感器方法和系統(tǒng)。
本發(fā)明的另一個方面是提供改進的位置檢測設備。
本發(fā)明的又一個方面是提供改進的AMR傳感器。
本發(fā)明的再一方面是用于改進的線性和旋轉感測應用。
如這里所述，能夠實現本發(fā)明的前述方面和其它目的和優(yōu)點。這里公開了用于線性和旋轉感測應用的位置檢測裝置、系統(tǒng)和方法，包括用于線性和旋轉檢測感測的多個磁阻感測組件，和用于放大和校準由所述多個磁阻感測組件生成的信號的集成電路，以便提供完全數字校準和表示線性和旋轉位置數據的ratio-metric輸出電壓或數字輸出信號。
集成電路通常包括CMOS電路，即ASIC。磁阻感測組件可以包括，例如，八個用于生成位置測量數據的AMR橋。磁阻感測組件的數目不限于八個AMR橋。可以實施等于或大于二的任何數量的AMR橋。但是，為了說明的目的，這里公開的實施例基于八AMR橋的配置。
集成電路通常包括用于溫度測量的內部溫度查詢(reference)和對于從AMR橋生成的信號的誤差校正，連同輸入多路復用電路，該電路用于采樣由所述多個AMR橋中的特定AMR橋生成的數據進行位置確定。集成電路還包括，用于相對于相關電源電壓轉換放大的信號的模數轉換器，其中存儲用于AMR橋的校準系數的EEPROM，和計算由所述AMR橋中的至少一個AMR橋生成的標準化橋輸出值的控制器。
位置信息能夠從由兩個相鄰AMR橋生成的標準化橋輸出信號確定。當所述多個磁阻組件包括多于八個AMR橋的時候，集成電路可以還包括允許多個這樣的集成電路以菊花鏈連在一起的主從電路。


貫穿各個單個附圖，附圖中類似的參考標號指代相同或功能相似的元件，附圖被結合進說明書作為其一部分來進一步示出實施例，并且和詳細描述一起解釋所公開實施例的原理。
圖1是依照優(yōu)選實施例實施的集成電路的示意圖；圖2示出了能夠依照本發(fā)明實施例實施的單個ASIC的框圖；圖3示出了能夠依照本發(fā)明實施例實施的主/從配置的示意圖；圖4示出了能夠依照本發(fā)明實施例實施的，圖2所示的示意圖的高分辨率模擬比例輸出的圖形化表示；圖5示出了能夠依照本發(fā)明實施例實施的ASIC的數字輸出配置的框圖；圖6示出了能夠依照本發(fā)明實施例實施的ASIC的過電壓保護配置的框圖；圖7示出了能夠依照本發(fā)明實施例實施的操作/釋放模式配置的框圖；圖8示出了依照一個實施例，與圖7所示的操作/釋放模式相關的操作/釋放模式輸出的圖形表示；圖9示出了依照一個實施例的描繪線性和連續(xù)的橋陣列布置的相應框圖；圖10示出了依照一個實施例，描繪軸的磁方向配置的示意圖；圖11示出了依照一個實施例，描繪放射的磁方向配置的示意圖；圖12示出了依照一個實施例，描繪在ASIC上實施的用于減少發(fā)射和改善EMI/EMC性能的擴頻時鐘或主動時鐘抖動的圖形表示；圖13示出了通過能夠依照實施例實施的校準微處理器生產的值的表格；圖14示出了描繪能夠依照實施例實施的雙工(即校準)通信硬件的示意圖；圖15示出了依照一個實施例，描繪用于在數字化輸出模式下捕獲ASIC位置輸出數據的系統(tǒng)的框圖。
具體實施例方式
在這些非限制性例子中討論的特定值和配置可以變化，并且只是為了舉例說明至少一個實施例，而不是為了限制本發(fā)明的范圍。
圖1示出了能夠依照本發(fā)明的優(yōu)選實施例實施的專用集成電路(ASIC)100的示意圖。集成電路100能夠被實現為互補金屬氧化物半導體(CMOS)電路，用于放大和校準由一組140各向異性磁阻(AMR)位置傳感器或AMR橋142、144、146、148、150、152、154、和156產生的信號。ASIC100能夠提供完整的數字化校準過程，該過程產生比例輸出或數字輸出信號。ASIC100通常執(zhí)行固件編碼的數字信號處理器(DSP)算法，其能夠基于與傳感器輸入有關的位置算法。通常，圖1描繪了高分辨率的模擬比例輸出配置。
通常，可以利用八AMR傳感器或橋142、144、146、148、150、152、154、和156來測量位置。ASIC 100支配內部溫度索引134，其用來提供可選的溫度測量和對橋輸入的誤差校正。注意，盡管依照圖1的實施例描繪了八AMR橋142、144、146、148、150、152、154、和156，也可以實現其它的配置，諸如包括2個橋、3個橋、4個橋、16個橋、32個橋等等。使用八橋不是這里公開的實施例的限制特征，而是為了舉例說明和啟迪的作用。
輸入多路復用器(INMUX)116對用于位置測量的所需AMR橋142、144、146、148、150、152、154、和156，內部帶隙/PTAT值，和ASIC 100的模擬信號路徑的相應自動歸零值進行采樣。AMR橋142、144、146、148、150、152、154、和156通常提供與由橋電源(BSUPPLY)138產生的VDDA成比例的電壓。考慮BSUPPLY138的功能，重要的是實現在測量循環(huán)期間所述兩個橋能夠被驅動到電壓VDD。只有測量的橋被加電，以減少功率損耗。
斷路穩(wěn)定放大器后面跟隨一個全差分放大器能夠被用來對由預放大電路(PREAMP)118和/或119指示的多路復用信號進行預放大，預放大電路從INMUX 116獲得信號。注意所有由ASIC100執(zhí)行的必要的測量，能夠以由與CMC122關聯(lián)的聯(lián)合校準微型控制器(CMC)固件確定的特定順序來執(zhí)行。INMUX 116可以選擇下列信號中的一個奇/偶橋的差分橋電壓(位置1)；內部溫度值(PTAT)，也就是溫度；和/或者一個短路輸入(自動歸零(auto-zero))。普通模式電壓(自動歸零)可以通過短路INMUX 116的不同輸入來實現，而一個測量是參考內部分壓器的參考值。
模數轉換器(ADC)120和/或ADC121可以接收由PREAMP 118和/或119產生的一個或多個信號。ADC120和/或121可以相對于由一個參考電路(DREF)132提供的電源電壓將由PREAMP 118和/或119生成的放大后的信號轉換到數字域。在ASIC100系統(tǒng)中，組140里奇偶編號的AMR橋142，144，146，148，150，152，154和156可以通過分離的PREAMP/ADC路徑來轉換。注意每一個預放大器PREAMP 118和/或119可由兩級組成。一個A/D被自始自終用來多路復用所有AMR橋的信號，以達到最終的精確，因為高溫(over temperature)時出現的模擬電路所有的增益和補償誤差是普通模式并且超出了數學算法的效用范圍；而兩個A/D可以用來實現更快的反應時間。
輸入放大器能夠用來實現作為為得到低的噪聲和偏移而設計的具有非常高的輸入阻抗的斷路穩(wěn)定放大器設備。PREAMP 118和/或119可包含三個不同的可選擇的增益值來適應不同AMR橋的靈敏度。中等增益設置能夠例如，放大24mV/Signal靈敏度作為標準的靈敏度。從高到低的增益設置可以覆蓋已知的靈敏度的范圍。對于內部溫度信號可以使用一個額外的增益值。第2級可以作為一個全差分放大器來驅使輸入信號進入到ADC 120和/或121。
注意ADC 120和/或121能夠實現為13位2階電荷平衡的模數轉換器，設計為聯(lián)合全差分轉換電容一起轉換不同的信號到數字域。這個原理提供了下列好處。首先，因為采用差分信號路徑和整合方式，可以獲得高噪聲免疫。其次，通過這個配置可以得到獨立于時鐘頻率漂移和時鐘抖動的結果。第三，通過兩級的模式可以提供快速的轉換時間。
使用存儲在EEPROM 110中的每個電橋的一套校準系數，一個16位RISC控制器(CMC)122能夠計算出標準化的電橋輸出值。根據這個數值和包括AMR電橋142，144，146，148，150，152，154和/或156的機械置換誤差的校正，基于位置計算算法可以確定位置信息。得到的位置結果可以通過以下4種可能格式之一輸出兩線模擬比例，一線模擬比例，一線數字和四線推挽式可編程操作/釋放點。注意也可使用其它的電氣輸出格式，比如脈寬調制技術(PWM)也是可能的，只不過沒有被設計到這第一個ASIC中。然而，在權利要求中我們應該提到這也是輸出格式之一。
例如一線RS232兼容接口102，可以被用來在校準過程中允許校準硬件去讀取每個傳感器的原始數值并把計算得到的系數寫回到EEPROM 110中。當數字輸出模式被激活的時候，同樣的協(xié)議可以被用來作為一個輸出信號。注意RS232的兼容性不是指電氣兼容性，而是一般指數據0和VDD，而非-8V到+8V。注意為了最小化電子噪聲和降低當前功耗，ASIC100的數字部件可以工作在約2.5伏的降低的電壓下。ASIC的帶隙穩(wěn)定器(regular)130(也就是VDD調整器)可以產生這樣的一種電壓。
包括主-從電路104可以允許將多個ASIC組成一個菊花鏈，為超過8個電橋的大的系統(tǒng)服務。對于主-從電路104的主-從功能，一個ASIC能夠被配置為“主”，并且可以從整組從ASIC中請求位置信息。每個ASIC可以保留它的每個電橋的校準系數，以減少主ASIC的負擔。在主-從配置的系統(tǒng)的校準中，在校準開始之前，測試點應該能夠獲得，以便將每個ASIC設置在主或從模式。
通常來說，EEPROM 110、隨機存儲器(RAM)108、只讀存儲器(ROM)106、主-從電路104和一線RS232兼容接口102與CMC122進行通信。注意ROM106可以實現為金屬掩膜可編程ROM，其包含具有不同的測試例程的程序例程，并且可以擁有2.0到2.5k的16位指令。RAM 108可以實現為擁有32X17比特的可對其內容進行永久奇偶校驗的集成雙端口RAM。
EEPROM 110，是作為一個可包含增益衰減等的校準系數和配置比特，如零點、操作模式等等的系數存儲單元。EEPROM 110也能夠包含兩個16位字作為用戶可編程身份識別數據。一般來說，EEPROM 110可配置為分成兩個區(qū)域包含80個16位字的形式。前64個字計劃用于校準、配置和身份識別并且可以被鎖定(lock down)。第二區(qū)域可包含終端用戶的可編程寄存器，并且可以通過一個單獨的鎖定位鎖定。每個區(qū)域被一個一致性檢驗和獨立覆蓋。當對EEPROM 110進行編程時，一個內部的充電泵可供利用。
當時鐘發(fā)生器(CLKPOC)112執(zhí)行了一個電源復位(POR)之后，ROM 106提供的程序能夠啟動從EEPROM 110下載配置寄存器和系數，包含一致性(CRC)校驗。接下來，主ASIC能夠執(zhí)行一個“強制”的搜索去確定要感測的目標的初始位置。一旦目標位置確定，CMC 122可以跟蹤運動方向并且只選擇AMR橋142，144，146，148，150，152，154和/或156中需要的橋。
ASIC 100通常為其操作和輸出模式提供相當多的可配置性。ASIC 100的系統(tǒng)連接和EEPROM配置值能夠決定建立起來的特定系統(tǒng)的操作模式。對于每一個應用，應該通過將芯片上EEPROM 110編程為一個或多個模式，而建立配置組(也就是，一般要先于校準)。這些模式可被定為傳感器信道模式、CMC模式、和/或模擬輸出模式。
當使用溫度補償時，傳感器信道模式激活溫度轉換功能。傳感器信道模式還包括設置系統(tǒng)中所有的傳感器的總數目。而且，傳感器信道模式能夠指示系統(tǒng)(例如ASIC 100)是否是線性的或者是連續(xù)的(也就是，最后的電橋和第一個電橋組成一個電橋對)。最后，傳感器信道模式設置PREAMP 118和/或119的增益和補償模式。
CMC模式包含選擇允許的時間反應頻率(例如10kHz，5kHz，2.5kHz or1.25kHz)。CMC模式也包含允許或禁止主/從模式。并且，CMC模式能夠設置進行測量的電橋對的數目，以及可選的設置系統(tǒng)內的補償值和/或操作/釋放點以及磁滯。
通過編程，幾個電氣輸出模式是可能的并且可以由用戶選擇。輸出模式包括數字、兩信道高解析度模擬比例(即粗糙/精細)、單信道低解析度模擬比例、操作/釋放模式，以及可選的過壓保護功能。一般來說，外部校準過程優(yōu)選包含單個電橋的標準化，以及機械對齊誤差的任何接近參數規(guī)格、電橋對的傅里葉系數計算、溫度補償和增益值的計算(例如可選/可編程)。
溫度補償可以是可選步驟，用于改善在擴展的溫度范圍內的性能。當沒有利用溫度補償的時候，溫度系數(例如Tco或Tcg可以設置為零)。這里關于變化的實施例更詳細的描述了各種模式，以幫助對本文公開的優(yōu)選實施例的理解。
根據設計的考慮，每個ASIC可以連接到多達8個AMR橋，并且系統(tǒng)可以配置多達32個AMR橋和4個ASIC。只有鏈中的最后一個ASIC可以組裝少于8個AMR橋。對于單個ASIC模式，能夠采用2到8個AMR橋。圖2示出了包括連接到一個ASIC的8個橋的應用例子。一般來說，圖2示出了包括能夠依照實施例實現的單個ASIC202的系統(tǒng)200的框圖。注意圖2的ASIC202與圖1所示的ASIC 100類似。
在系統(tǒng)200的結構中，8個AMR橋216可以連接到ASIC 202，ASIC耦合到電容214，電容214耦合到地面212。電容214通常在電壓輸入VDDA連接到ASIC 202。精細電壓輸出208(即OUTfine)可以在ASIC 202的V01找到。類似的，粗糙電壓輸出210(即OUTcoarse)可以在ASIC 202的V02測量。注意V01和V02是這個模式下的兩個輸出。襯墊(pad)204和206可以作為主-從銷(pin)，但是在系統(tǒng)200的該配置中可能不能連接。
在系統(tǒng)200的該配置中，襯墊204和206是未使用的銷，但是在一個替代實施例中可以使用。襯墊204和206(即分別連接到主從銷MS1和MS2)也在圖2中示出為連接到ASIC 202。另外，ASIC 202指示電壓饋送(即VSUPPLY_LOW)連接到地面215。注意，8AMR橋216分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 202。
圖3示出了依照實施例能夠實現的系統(tǒng)300的主/從配置的示意圖。圖3示出了具有連接到3個ASIC的24個橋的應用的例子。注意在圖2和3的配置中，輸出模式假定為兩信道高分辨率模擬比例(即粗糙/精細)。另外，在圖2-3中，每個ASIC EEPROM能夠包含用于主/從、橋低號、橋高號和橋的數目的配置寄存器。如果ASIC配置為從，橋數目可以忽略。
“主”需要“知道”多少個“從”連接到它(如果有的話)，在系統(tǒng)中只有多少個橋。在圖3中，系統(tǒng)300包括3個ASIC 302、318和336，每個分別連接8個AMR橋。“主”ASIC執(zhí)行所有的位置計算，并且以需要的格式在它相應的輸出銷輸出位置信息。所有ASIC在將結果放到主/從通信總線315和317上之前，讀取它們自己的橋和標準化測量結果。圖3中示出的每個ASIC 302、318和336通常與圖1所示的ASIC 100類似。
當主ASIC請求特定的橋對輸出，它將對該橋對的請求放到總線315和317上。每個ASIC 302、318和/或336的總線接口可以確定它必須使用它的橋低/高號提供一個或兩個橋輸出，并且如果中斷，則由它的相關CMC(例如圖1所示的CMC 122)來執(zhí)行該操作。當結束的時候，將發(fā)送較小的橋的輸出，隨后是較大的橋的輸出，以及該橋對的傅立葉和接近(nudge)系數值。主總線接口接收這些消息，并且執(zhí)行位置計算。
主總線接口以與從總線接口相同的方式確定它是否必須響應所述橋對請求，并且它通過將消息放到總線315和/或317上來響應它已經滿足的任何請求。差別是只有主必須進行請求和接收響應。該方法一般化了橋測量，使得主/從模式不是特殊情況。
ASIC 302連接到電壓饋送(即VSUPPLY_LOW)，該電壓饋送連接到地面303。應注意，8AMR橋316分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 302。ASIC 302還連接到電容304，電容304耦合到地面306。電容304通常在電壓輸入VDDA連接到ASIC 302。精細電壓輸出308(即OUTfine)可以由ASIC 302在V01提供，而粗糙電壓(OUcoarse)輸出310可以由ASIC 302在V02提供。目標在整個陣列中的絕對位置能夠由來自ASIC 302的輸出銷308和310的信號中包含的信息確定。圖3中還示出了節(jié)點312和314，其連接到ASIC 302(即分別連接到主-從銷MS1和MS2)。節(jié)點312和314通常分別連接到主從總線315和317。
ASIC 318連接到電壓饋送(即VSUPPLY_LOW)，該電壓饋送連接到地面305。應注意，8AMR橋334分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 318。ASIC 318還連接到電容320，電容320耦合到地面324。電容320通常在電壓輸入VDDA連接到ASIC 318。注意在這個配置中，ASIC 318的銷326和328沒有被連接，因為ASIC 318配置為從ASIC。圖3中還示出了節(jié)點330和332，其連接到ASIC 318(即分別連接到主-從銷MS1和MS2)。節(jié)點330和332通常分別連接到主從總線315和317。
ASIC 336通常連接到電壓饋送(即VSUPPLY_LOW)，該電壓饋送連接到地面307。應注意，8AMR橋350分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 336。ASIC 336還連接到電容338，電容338耦合到地面340。電容338通常在電壓輸入VDDA連接到ASIC 336。注意在這個配置中，ASIC 336的銷342和344沒有被連接，因為ASIC 336配置為從ASIC。圖3中還示出了節(jié)點346和348，其連接到ASIC 336(即分別連接到主-從銷MS1和MS2)。節(jié)點346和348通常分別連接到主從總線315和317。因此，總線315與節(jié)點312、330和346通信，而總線317與節(jié)點314、332和348通信。
圖4示出了依照一個實施例能夠實現的高分辨率比例輸出。一般來說，圖1的系統(tǒng)100和/或圖2，3的系統(tǒng)200，300可以配置為以模擬或數字信號提供輸出位置數據。模擬輸出是大約在VDDA的10％到90％范圍內的模擬比例信號。應注意到，V01表示磁體在整個陣列的一段(segment)內的相對位置，而V02表示在陣列中的哪個特定段，用級別1-31表示。盡管這里給出的例子顯示使用兩個模擬比例輸出信號以實現高分辨率測量，應理解使用兩個PWM輸出信號也是可行的。
注意到每個段應該優(yōu)選長度相等，并且名義上等于每個AMR橋之間的中心線到中心線的距離。但是，由于來自布局容忍度的靜態(tài)機械誤差，AMR橋通常沒有理想放置，并且它們的各中心線到中心線距離大于或小于段的寬度。因此，每個段的數據可能來自多于一個的橋對。組合來自兩個輸出信號的信息，能夠得到具有高分辨率的絕對位置。另一個電氣輸出模式也是可行的，并且它是只使用V01的單信道低分辨率模擬比例輸出。在圖1的配置中，V01只表示磁體在整個陣列中的絕對位置。
因此，圖4通過用于描繪增長位置的模擬輸出信號的格式，示出了高分辨率模擬輸出配置的例子。當磁體經過一個新的橋對的時候，這個格式減小了dV/dt，橋對在圖4中由垂直線420、422、424、426描繪。水平線404、406、408、410、416和418表示長度為L(由線402描繪)的段或部分。注意，圖400中的部分412和414分別與V01和V02相關聯(lián)。注意，變長L表示陣列的總長度，而N表示AMR橋對的總個數，其中每個段等寬，為L/(N+1)。
圖5示出了包括依照一個實施例實現的ASIC 502的系統(tǒng)500的數字輸出配置的框圖。應注意，ASIC 502通常與圖1的ASIC 100類似。ASIC 502連接到電容504，該電容連接到地面506。電容504連接到ASIC 502的VDDA銷。數字輸出信號508(即OUTDIG)可以在ASIC 512的V01導出。V02可以連接到襯墊510。MS1也連接到襯底512。類似地，MS2可以連接到襯底512。這樣的組件或銷可以在圖5所示的特定配置中沒有實際使用，但是依照替代實施例可以使用，并且為了一般的啟迪意義而示出。
ASIC 502也可以在VSUPPLY_LOW連接到地面516。注意，8AMR橋518分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 502。一般來說，數字輸出可以是在V01(即銷508)的大約230.4kbps頻率的數字串行RS232兼容信號。位置以兩個8比特組塊輸出，并且高階字節(jié)在先。
圖6示出了能夠依照一個實施例實現的用于ASIC 602的過壓保護系統(tǒng)600。應注意，ASIC 602通常與圖1的ASIC 100類似。ASIC 602連接到電容606，該電容連接到地面607。電容606連接到ASIC 602的VDDA銷。另外，JFET晶體管604連接到ASIC 602的VDDA銷。JFET晶體管604還連接到“高”電壓608，其范圍可以在例如5.5V＜VSUP＜V26.5V。注意，該電源電壓范圍對應于圖1所示的電壓饋送174。
第一電壓輸出610(即OUTAbs/DIG)可以由ASIC 602在V01提供。JFET晶體管604可以在V02連接到ASIC 602。注意，銷MS1可以連接到襯底612，盡管在替代實施例中這樣的組件不必使用。另外，銷MS2可以連接到襯墊614。ASIC602也可以在VSUPPLY_LOW連接到地面616。注意，8AMR橋618分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 602。
JFET晶體管604被用來調整在5.5V＜VSUP＜V26.5V范圍內的用于ASIC 602的ASIC電源的電源電壓。因而，圖6的系統(tǒng)600能夠實施過壓保護配置。ASIC602的EEPROM(例如，圖1中的EEPROM 110)可以包含3比特字段，來剪裁JFET門(即JFET晶體管604)的關閉閾值。當使用過壓保護的時候，只有V01能夠用于模擬輸出模式。高分辨率模擬輸出模式不可用，但是數字輸出模式仍然可用。
圖7示出了依照一個實施例實施操作/釋放模式配置的系統(tǒng)700的框圖。系統(tǒng)700通常包括類似于圖1的ASIC 100的ASIC 702。電容704通常在VDDA連接到ASIC 702。電容704還連接到地面706。第一操作/釋放輸出信號708能夠在ASIC 702的V01提供。
類似地，第二操作/釋放輸出信號710能夠在ASIC 702的V02提供。同樣，第三操作/釋放輸出信號712能夠在ASIC 702的MS1提供。第四操作/釋放輸出信號714能夠在ASIC 702的MS2提供。ASIC 702也可以在銷VSUPPLY_LOW連接到地面716。注意，8AMR橋718分別在下面的電壓輸入VDBi，VBNi，VBPi和/或VSSA連接到ASIC 702。
如圖7所示，單個ASIC 700可配置為輸出4個推挽信號作為操作/釋放點。其EEPROM寄存器可以用四個操作和四個釋放點編程，并且每個點可以占有一個相關的4比特磁滯值。一個可編程極性比特可以獲得，其應用于所有輸出。圖7因此示出了采用操作和釋放點的應用例子。因為V01，V02，MS1，MS2用于所述信號，過壓保護和主從模式不可用。
圖8示出了依照一個實施例，與圖7所示的操作/釋放模式配置相關的操作/釋放模式輸出。圖800通常與圖7的系統(tǒng)700相關聯(lián)。在圖8中，部分802通常表示第一操作點和第一釋放點；而部分804通常表示第二操作點和第二釋放點。部分806通常表示第三操作點和第三釋放點；而部分808通常表示第四操作點和第四釋放點。
部分810指示與變化的操作和釋放點相關的系統(tǒng)700的高和低狀態(tài)。在該示例圖中，注意目標從AMR橋S1的中心線開始前進，完全通過整個AMR橋的陣列，最終在AMR橋S8和AMR橋S1之間停止，之后反轉其行進過程，退回到AMR橋S1的中心線。這樣的配置表示對于連續(xù)結構可能發(fā)生的事情。
圖9示出了依照一個替代實施例，描繪線性和連續(xù)的橋陣列布局900和902的框圖。橋陣列布局900通常包括AMR橋904，906，908，910，912，914，916和918。橋陣列布局902通常包括AMR橋920，922，924，926，928，930，932和934。一般來說，橋陣列可以如布局900所示以線性結構排列，也可以如布局902所示以連續(xù)的圓排列。由ASIC簡單感知的不完整的圓、或弧和相關的算法是線性結構的類型。橋陣列結構可以在主從電路配置的“主”電路中的EEPROM域設置，使得用于最后一個橋的系數寄存器包含最后一個到第一個的橋對的傅立葉系數。
圖10示出了依照一個實施例，描繪軸向磁方向的結構1000的示意圖。圖11示出了依照一個替代實施例，描繪輻射磁方向的結構1100的示意圖。注意在圖10-11中，相同或相似的部件用相同的參考標號指示。依賴于設計意圖，磁體1002可以定向在圖10所示的軸向方向或者圖11所示的輻射方向。如前所述，磁方向可以設置在主從電路配置的“主”電路的EEPROM主域中。
一般來說，圖1的系統(tǒng)100可以包括數字-模擬轉換器(DUALDAC)124，其提供用于精細位置信息的11比特的比例輸出，以及用于粗糙位置(橋對)信息的5比特的比例輸出。DUALDAC 124通常提供兩個輸出，輸出可以分別由兩個數字輸入字控制。DUALDAC 124的最小和最大輸出值可以固定在VDDA的10％和90％。
注意在圖4所示的高分辨率模擬比例輸出模式中，ASIC 100的輸出包括在10％開始和在90％結束的偶數橋對V01，而奇數橋對V01在90％開始在10％結束(即從低到高位置移動)。這樣的情況產生三角波形，該波形可以幫助減小大的dV/dt和橋對之間轉換的設置時間。
圖1中的ASIC 100可以還包括第一輸出緩沖器(OUTBUF1)126和第二輸出緩沖器(OUTBUF2)128。注意，兩個軌對軌op放大器能夠配置為用作單位增益緩沖器，其驅動電阻負載(即上拉或下拉)低至3.5kQ，和驅動電容高至15nF。存在四個主要輸出模式。首先，在模擬比例模式中，V01能夠以上述波形(基于單對傳感器)服務緩沖精細位置信息，并且V02能夠提供橋對的索引(例如，1-31級)。
第二，在單輸出模擬比例模式中，輸出緩沖器V01能夠提供來自圖1的A比例橋140中的所有使用的A比例橋的完整位置信息。例如，利用三個橋，在第一對中10％到50％能夠提供位置信息，而在第二對中50％到90％能夠提供位置信息。注意，在單輸出模擬比例模式或數字輸出模式中，第二輸出(V02)能夠配置為驅動JFET門調整器。單模擬輸出模式可用于多至16個橋的系統(tǒng)。全尺寸輸出(例如，VDDA的10％到90％)能夠用于從1-16的所有數目的橋對。
第三，在數字輸出模式中，第二輸出緩沖器(V02)可以不使用，而V01變成包含位置信息和橋對索引的數字輸出。第四，對于設置點配置，V01和V02(沿著主從銷MS1和MS2)能夠配置為終端用戶可配置的操作/釋放輸出，其具有可編程磁滯。輸出緩沖器V01可以設置為在打開電源后第一30毫秒的輸入。在這個時間內，可以在圖1的單線RS232接口102上提供命令，以改變ASIC 100的校準或設置。
當與圖1的ASIC 100相關的電源超過大約2.75伏特，重置信號反聲明(de-assert)并且時鐘發(fā)生器開始工作。依賴于設計意圖，設計時鐘頻率可以定位在溫度上10.24MHz+/-5％。這樣，圖1所示的ASIC 100中的時鐘發(fā)生器/通電清除(CLKPOC)單元112可以配置為允許擴頻時鐘的特征。當激活時，該模式引入時鐘源上的故意抖動，以較少在任何給定頻率的峰值EM發(fā)射。CLKPOC單元112還可以包含擺動頻率的后期標量(post scalar)。
CLKPOC單元112另外能夠配置為包含后期標量值，其允許時鐘頻率減小。不要求高響應時間的應用能夠選擇在較低時鐘頻率和降低的功率下運行。該標量能夠具有如下設置1，2，4或8。當使用非1的后期標量，整個ASIC100可以慢下來。例如，如果在為2的后期標量下運行，數字輸出的波特率可以是128kHz。為了說明該特征，圖12示出了依照一個實施例產生的數字輸出信號的圖1200。
特別設計用于傳感器信號調節(jié)的16比特的RISC處理器也可以用于處理校準命令、初始化和永久計算校準公式和輸入輸出關系。CMC 122可以實現為這樣的16比特RSIC處理器，來執(zhí)行這種任務。為了保證對位置改變的快速響應時間，輸入的采樣控制主要采樣的位置測量具有一個額外的溫度特殊測量，每128個樣本的自動歸零位置和自動歸零溫度。對于結果循環(huán)，其只有在特殊測量下限制了步驟響應，位置的采樣率稍微大于一個信道的轉換時間的兩倍，而刷新所有值的完全循環(huán)大約是單個轉換時間的384倍。
圖13示出了由校準微處理器CMC 122產生的值的表格1300。注意在表格1300中，變量T1和T2表示測量相同的量(即板上溫度)。該測量可以在橋之間交替，使得AZB<x>(即更多的關鍵特殊測量)可以每256個循環(huán)完成。
一般來說，ASIC 100通過單線串行接口通信，該接口允許校準。對于如下操作，命令是可用的，例如，讀取有或沒有自動歸零減法的每個傳感器輸入的轉換結果；讀取校準結果(即DUALDAC 124的輸入控制)；將輸入寫到DUALDAC 124；讀RAM 108；寫RAM 108；讀EEPROM 110；寫EEPROM 110；和其它的特殊測試模式。
在常規(guī)操作中，如果用戶選擇了數字輸出，單線接口實際上是在大約230.4kHz的速率，1開始比特，8數據比特和1停止比特，操作的半雙工RS232發(fā)送器。這能夠直接將ASIC 100連接到任何標準的宏控制器，或者利用一些最小化的電子接口連接到個人計算機的串行端口進行數據獲取。
重要的是注意，在校準的一般流程中，組件能夠依照四個主要步驟實現。首先，在設備和系統(tǒng)板聚集以后，每個ASIC必須通過ASIC的單線接口通信并且被設定為主或從狀態(tài)。第二，當最后的組件完成，校準系統(tǒng)通過單線接口與主ASIC通信。主ASIC執(zhí)行請求數據的校準命令，并且寫從設計ASIC計算的EEPROM系數。第三，一旦校準完成，可以設置校準鎖，其阻止EEPROM系數被覆蓋。第四，在終端用戶應用中，能夠對操作/釋放點和系統(tǒng)補償進行調節(jié)，也是通過單線接口。一旦這個調節(jié)完成，另外的鎖比特提供安全性，阻止之后被覆蓋。
注意，依照變化的實施例，可以實施校準的許多選項。例如，可以提供特別用于擴展的溫度范圍的高準確度的可選兩點校準。盡管這里討論的是兩點溫度校準過程，基于多溫度和/或更高階多項式校準方程的更復雜的補償算法可以實現。
該方法可以提供比使用兩點線性方法更好的校正，和更好的性能?？删幊痰拇翱谶x項可以實施為允許重疊傳感器，其有助于跟蹤算法，特別是在快速移動應用中。可以提供最小上升設置以過濾出橋數據的尾巴，其可以顯得是有效傳感器數據(但是實際不是)。
另外，還希望選擇最佳增益/敏感性范圍，來最大化在完整溫度操作范圍上的分辨率。可以提供在傳感器陣列中規(guī)定零參考點的校準域。在線性陣列布局中，諸如圖9所描繪的，零點優(yōu)選設置在最前面的兩個傳感器之間，并且不是用戶可編程的。輸出可以覆蓋零點和陣列的最后一個傳感器之間的完整比例范圍。在旋轉陣列布局中(例如參看圖10)，零參考點可以規(guī)定360度圓中的0度，并且用戶可編程。
圖14示出了描繪依照一個實施例實現的雙向(即校準)通信應用系統(tǒng)1400的示意圖。系統(tǒng)1400通常允許圖1的ASIC 100在校準期間通信。RS232轉換器芯片1416可以用來將來自RS232的電壓級別轉換為0V到5V的信號級別。當ASIC 100在聽模式，它的單線串行接口將被微弱的拉“高”。這通過使用10kQ的電阻器1426，能夠輕易覆蓋，使得來自PC(圖16未示出)的命令被接收。
當ASIC 100在它的單線接口上驅動數據，其利用強壯的推挽驅動器能夠輕易對10kQ的電阻器1426使用過度(overdrive)。一個剩余的問題是然后保證PC沒有聽到它自己發(fā)給ASIC 100的命令。反相器電路1408，1412，1418，1420，1422，1424和NAND電路1410，1414的網絡通過過濾來自ASIC的任何低脈沖，實現這一點。
最后的問題是命令能在通電后第一30毫秒內由ASIC接收，該時間對于人類操作者太短暫。因此，微控制器1428(例如PIC16F627)可以用于該任務，并且特別搜索BOC(命令開始)命令。當接收到BOC，微控制器1428然后等待大約5毫秒，隨后重發(fā)BOC命令給ASIC 100。微控制器1428可以設置它的TX銷到高阻值，使得不干擾從PC到ASIC 100的任何其它發(fā)送。
圖15示出了依照一個實施例，使用PC在數字輸出模式中捕獲ASIC位置輸出數據的系統(tǒng)1500的示意圖。RS232級別轉換器芯片可以用于將0V到5V的ASIC邏輯信號轉換為+/-8的RS232信號。在圖15的例子中，定理3221集成電路芯片1504可以使用。如果實施ASIC 100與微控制器1528通信的系統(tǒng)，那么不需要中介電路。ASIC的單線輸出1503可以直接連接到微控制器1528或PC的RX銷，如圖5的線1506所示。
應理解可以在許多其它的不同系統(tǒng)或應用中組合上述的變化和其它特征和功能，或其替代物。本領域技術人員做出的目前不能預期的各種修改、替代，變化和改善，也意圖包括在所附權利要求中。
權利要求
1.一種用于線性和旋轉感測應用的位置探測系統(tǒng)，所述系統(tǒng)包括多個磁阻感測組件，用于線性和旋轉探測感測；用于放大和校準由所述多個磁阻感測組件產生的信號的集成電路，以便提供完全數字校準和比例輸出電壓，或表示線性和旋轉位置數據的數字輸出信號。
2.權利要求1所述的系統(tǒng)，其中所述集成電路包括CMOS電路。
3.權利要求1所述的系統(tǒng)，其中所述集成電路包括ASIC。
4.權利要求1所述的系統(tǒng)，其中所述多個磁阻感測組件包括用于產生位置測量數據的至少兩個ARM橋。
5.權利要求1所述的系統(tǒng)，其中所述多個磁阻感測組件包括用于產生位置測量數據的八個ARM橋。
6.權利要求5所述的系統(tǒng)，其中所述集成電路包括用于溫度測量的內部溫度索引，和對所述八個AMR橋的數據輸入的誤差校正。
7.權利要求5所述的系統(tǒng)，其中所述集成電路還包括輸入多路復用電路，用于對用于位置確定的所述八個AMR橋中的特定AMR橋產生的數據進行采樣。
8.權利要求5所述的系統(tǒng)，其中所述集成電路還包括模數轉換器，用于將放大的信號相對于相關的電源電壓轉換。
9.權利要求5所述的系統(tǒng)，其中所述集成電路還包括EEPROM，其中存儲所述八個AMR橋的至少一個校準系數。
10.權利要求9所述的系統(tǒng)，還包括計算由所述八個AMR橋中的特定AMR橋產生的標準化橋輸出數據。
11.權利要求10所述的系統(tǒng)，其中位置信息從所述標準化的橋輸出數據確定。
12.權利要求1所述的系統(tǒng)，還包括主從電路，其允許當所述多個磁阻組件包括多于八個AMR橋的時候，多個集成電路以菊花鏈連接在一起。
13.權利要求12所述的系統(tǒng)，其中所述多個集成電路中的至少一個集成電路包括從所述多個集成電路中的至少一個從集成電路請求位置信息的主集成電路。
14.一種用于線性和旋轉感測應用的位置探測系統(tǒng)，所述系統(tǒng)包括用于線性和旋轉探測感測的多個AMR橋；用于放大和校準由所述多個磁阻感測組件產生的信號的ASIC，以便提供完全數字校準和比例輸出電壓，或表示線性和旋轉位置數據的數字輸出信號，其中所述ASIC包括用于溫度測量的內部溫度索引，和對所述八個AMR橋的數據輸入的誤差校正；輸入多路復用電路，用于對用于位置確定的所述八個AMR橋中的特定AMR橋產生的數據進行采樣；模數轉換器，用于將放大的信號相對于相關的電源電壓轉換；EEPROM，其中存儲所述多個AMR橋；控制器，計算由所述多個AMR橋中的特定AMR橋產生的標準化橋輸出數據，其中位置信息從所述標準化的橋輸出數據確定；主從電路，其允許當所述多個ARM橋包括多于八個AMR橋的時候，多個ASIC以菊花鏈連接在一起。
15.一種用于線性和旋轉感測應用的位置探測方法，包括以下步驟提供多個用于線性和旋轉感測感測的磁阻感測組件；將集成電路與所述多個磁阻感測組件相關聯(lián)；通過所述集成電路，自動放大和校準由所述多個磁阻感測組件產生的信號，以便提供完全數字校準和比例輸出電壓，或表示線性和旋轉位置數據的數字輸出信號。
16.權利要求15所述的方法，包括配置所述集成電路包括CMOS電路的步驟。
17.權利要求15所述的方法，還包括配置所述集成電路包括ASIC的步驟。
18.權利要求15所述的方法，還包括配置所述多個磁阻感測組件包括八個AMR橋，以便產生位置測量數據的步驟。
19.權利要求18所述的方法，包括配置所述集成電路包括用于溫度測量的內部溫度索引，和對所述八個AMR橋的數據輸入的誤差校正。
20.權利要求15所述的方法，還包括配置所述集成電路包括以下內容的步驟輸入多路復用電路，用于對用于位置確定的所述八個AMR橋中的特定AMR橋產生的數據進行采樣；模數轉換器，用于將放大的信號相對于相關的電源電壓轉換；EEPROM，其中存儲所述八個AMR橋；控制器，計算由所述八個AMR橋中的至少一個AMR橋產生的標準化橋輸出數據，其中位置信息從所述標準化的橋輸出數據確定。
21.權利要求15所述的方法，還包括下面步驟提供主從電路，其允許當所述多個磁阻組件包括多于八個AMR橋的時候，多個集成電路以菊花鏈連接在一起，其中所述多個集成電路中的至少一個集成電路包括從所述多個集成電路中的至少一個從集成電路請求位置信息的主集成電路。
全文摘要
公開了一種用于線性和旋轉感測應用的位置探測系統(tǒng)，所述系統(tǒng)包括多個磁阻感測組件，用于線性和旋轉探測感測；用于放大和校準由磁阻感測組件產生的信號的集成電路，以便提供完全數字校準和比例輸出電壓，或表示線性和旋轉位置數據的數字輸出信號。
文檔編號G01D3/02GK101080610SQ200580043456
公開日2007年11月28日 申請日期2005年10月18日 優(yōu)先權日2004年10月18日
發(fā)明者L·F·里克斯, A·尼科爾, R·R·福里奧 申請人:霍尼韋爾國際公司