芯片失效分析方法及芯片失效分析標(biāo)記的制作方法
【專利摘要】本發(fā)明揭示了一種芯片失效分析方法及芯片失效分析標(biāo)記，包括：提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記；將所述待測芯片放置于FIB中，利用電子束照射所述第一標(biāo)記以形成一氧化膜，從而形成在離子束下可識別的芯片失效分析標(biāo)記。這避免了利用FIB離子束挖洞之前可能出現(xiàn)的尋找不到特征點(diǎn)的情況，節(jié)省了操作時(shí)間，可靠性高，并且在SEM中能夠達(dá)到30nm的精度，能夠滿足實(shí)際需求。
【專利說明】芯片失效分析方法及芯片失效分析標(biāo)記

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別是涉及一種芯片失效分析方法及芯片失效分析
己 O

【背景技術(shù)】
[0002]在集成電路的制造過程中，由于缺陷而導(dǎo)致的失效各式各樣，而為了了解這些缺陷，并加以預(yù)防，需要對這些失效模式加以分析。
[0003]目前，在失效分析實(shí)驗(yàn)室里，主要包括使用聚焦離子束(Focused 1n Beam, FIB),對缺陷位置進(jìn)行定點(diǎn)標(biāo)記和切割分析。通常，對于缺陷位置已知的芯片，基本操作過程為將待測芯片放進(jìn)FIB設(shè)備中，然后根據(jù)已知的位置，找到特征點(diǎn)，進(jìn)行挖洞標(biāo)記，之后加以切割分析。
[0004]但是，在實(shí)際分析過程中，經(jīng)常會(huì)遇到缺陷位置不清楚或者特征點(diǎn)很難尋找的情況，這時(shí)就需要首先通過掃描式電子顯微鏡(Scanning Electron Microscope, SEM)加以掃描并拍照，記錄大概位置，然后將待測芯片放入FIB中，根據(jù)照片尋找特征點(diǎn)。然而卻經(jīng)常遇到這一過程需要重復(fù)多次的情況，而每次使用FIB時(shí)，需要進(jìn)行預(yù)熱，以及電子束和離子束的聚焦等過程，因此會(huì)耗費(fèi)大量的時(shí)間。而由于FIB造價(jià)高昂，因此一般工廠中其數(shù)量有限，因此使用機(jī)時(shí)緊張，所以上述情況無疑會(huì)給實(shí)際操作中帶來很大麻煩。
[0005]針對這種情況，很有必要尋找一種新的方法來對缺陷做精確標(biāo)記，以突破只能使用FIB進(jìn)行標(biāo)記所帶來的不便。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于，提供一種芯片失效分析方法及芯片失效分析標(biāo)記，能夠突破FIB離子束挖坑做標(biāo)記的限制，從而提高效率。
[0007]為解決上述技術(shù)問題，一種芯片失效分析方法，包括:
[0008]提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記；
[0009]將所述待測芯片放置于FIB中，利用電子束照射所述第一標(biāo)記以形成一氧化膜，從而形成在離子束下可識別的芯片失效分析標(biāo)記。
[0010]可選的，對于所述的芯片失效分析方法，在SEM下將所述芯片的缺陷位置做第一標(biāo)記的方法包括:
[0011]利用SEM的電子束持續(xù)照射大于等于20s以形成積碳。
[0012]可選的，對于所述的芯片失效分析方法，所述電子束照射時(shí)調(diào)整電壓為lkV_3kV。
[0013]可選的，對于所述的芯片失效分析方法，所述SEM的電子束標(biāo)記精度為30nm-100nmo
[0014]可選的，對于所述的芯片失效分析方法，所述電子束照射所述第一標(biāo)記以形成一氧化膜時(shí)，F(xiàn)IB的電壓為l_3kV，電子束電流為1_2ηΑ，照射時(shí)間為大于90s。
[0015]可選的，對于所述的芯片失效分析方法，所述提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記之前還包括:
[0016]將所述待測芯片置于SEM中，利用電子束隨機(jī)掃描直到發(fā)現(xiàn)缺陷位置。
[0017]可選的，對于所述的芯片失效分析方法，所述形成在離子束下可識別的芯片失效分析標(biāo)記之后，還包括:
[0018]利用FIB進(jìn)行切割分析。
[0019]本發(fā)明提供一種芯片失效分析標(biāo)記，所述芯片失效分析標(biāo)記靠近芯片上的缺陷處，其中，所述芯片失效分析標(biāo)記為一氧化膜，所述氧化膜在離子束下可識別。
[0020]可選的，對于所述的芯片失效分析標(biāo)記，所述氧化膜的寬度為30nm-100nm。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明提供的芯片失效分析方法及芯片失效分析標(biāo)記，采用SEM在缺陷位置形成第一標(biāo)記，之后利用FIB的電子束使得第一標(biāo)記成為一氧化膜，該氧化膜能夠被SEM的離子束識別，因而就可以成為芯片失效分析標(biāo)記。這避免了利用FIB離子束挖洞之前可能出現(xiàn)的尋找不到特征點(diǎn)的情況，節(jié)省了操作時(shí)間，可靠性高，并且在SEM中能夠達(dá)到30nm的精度，能夠滿足實(shí)際需求。

【專利附圖】

【附圖說明】
[0022]圖1為本發(fā)明一實(shí)施例中芯片失效分析方法的流程圖；
[0023]圖2-圖4為本發(fā)明一實(shí)施例中芯片失效分析方法中的芯片結(jié)構(gòu)的示意圖；
[0024]圖5為本發(fā)明實(shí)施例的芯片失效分析方法形成的芯片失效分析標(biāo)記在FIB離子束下的顯示照片。

【具體實(shí)施方式】
[0025]下面將結(jié)合示意圖對本發(fā)明的芯片失效分析方法及芯片失效分析標(biāo)記進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0026]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0027]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0028]本發(fā)明的核心思想在于，提供一種芯片失效分析方法，包括:
[0029]步驟S101，提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記；
[0030]步驟S102，將所述待測芯片放置于FIB中，利用電子束照射所述第一標(biāo)記以形成一氧化膜，從而形成在離子束下可識別的芯片失效分析標(biāo)記。
[0031]基于上述思想，本發(fā)明可以獲得一種芯片失效分析標(biāo)記，所述芯片失效分析標(biāo)記靠近芯片上的缺陷處，其中，所述芯片失效分析標(biāo)記為一氧化膜，所述氧化膜在離子束下可識別。
[0032]本發(fā)明通過采用SEM在缺陷位置形成第一標(biāo)記，之后利用FIB的電子束使得第一標(biāo)記成為一氧化膜，該氧化膜能夠被SEM的離子束識別，因而就可以成為芯片失效分析標(biāo)記。這避免了利用FIB離子束挖洞之前可能出現(xiàn)的尋找不到特征點(diǎn)的情況，節(jié)省了操作時(shí)間，可靠性高，并且在SEM中能夠達(dá)到30nm的精度，能夠滿足實(shí)際需求。
[0033]以下列舉所述芯片失效分析方法及芯片失效分析標(biāo)記的較優(yōu)實(shí)施例，以清楚說明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實(shí)施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0034]請結(jié)合圖1以及圖2-圖4，具體說明本發(fā)明的芯片失效分析方法。其中，圖1為本發(fā)明一實(shí)施例中芯片失效分析方法的流程圖，圖2-圖4為本發(fā)明一實(shí)施例中芯片失效分析方法中的過程示意圖。
[0035]首先，如圖1所示，進(jìn)行步驟S101，提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記。在執(zhí)行該步驟之前，還需在SEM下尋找缺陷位置，較佳的，采用SEM隨機(jī)掃描以盡可能快速的尋找到缺陷所在位置。當(dāng)然，根據(jù)不同的情況，對于已知缺陷位置的待測芯片來講，可以直接進(jìn)行該步驟。
[0036]具體的，在尋找到缺陷位置后，利用SEM做第一標(biāo)記，考慮到當(dāng)電子束掃描時(shí)間過長時(shí)，會(huì)在樣品上形成積碳，從而和未掃描區(qū)域形成顏色上對比。因此，所述做第一標(biāo)記即為使電子束照射目標(biāo)位置，持續(xù)一段時(shí)間，優(yōu)選為20s以上，從而形成的積碳即為所述第一標(biāo)記。如圖2所示，區(qū)域10為包括尋找到的有缺陷位置的區(qū)域，在目標(biāo)位置采用電子束照射，形成積碳，即第一標(biāo)記11。較佳的，為了使得積碳的形成更容易，也使得形成的積碳便于識別，使得電子束處于大電流，低電壓的模式，例如，本實(shí)施例中采用的電壓為lkV-3kV。
[0037]SEM的操作需求較低，并且選擇迅速，相比采用FIB或者先利用SEM尋找拍照，后利用FIB標(biāo)記的操作，在時(shí)間上和準(zhǔn)確度上大大提高。
[0038]在本實(shí)施例中，為了達(dá)到較佳的分辨效果，使得所述SEM的電子束標(biāo)記精度為30nm-100nm,即第一標(biāo)記11的寬度為30nm-100nm,本實(shí)施例中為30nm?？梢岳斫獾氖?，本發(fā)明對此精度的限制時(shí)考慮到使用SEM做的第一標(biāo)記能夠匹配現(xiàn)有技術(shù)中利用FIB做的標(biāo)記，從而使得既能夠時(shí)間節(jié)省也能夠達(dá)到較佳的效果，滿足實(shí)際需要。當(dāng)然，根據(jù)實(shí)際需要，以及SEM的精確程度，所述電子束標(biāo)記精度可以是小于30nm，并適當(dāng)結(jié)合不同的放大倍率和掃描框，此亦在本發(fā)明的思想之內(nèi)。
[0039]然后，進(jìn)行步驟S102，將所述待測芯片放置于FIB中，利用FIB中的發(fā)射器20形成電子束照射所述第一標(biāo)記11以形成一氧化膜12，從而形成在離子束下可識別的芯片失效分析標(biāo)記，如圖3所示。這是考慮到采用SEM形成的積碳較薄，若直接放置于FIB的離子束下，離子束很難識別，因此采用FIB的電子束處理第一標(biāo)記11。圖3示出為利用FIB的電子束進(jìn)行照射的過程，在此過程中，較佳的，所述FIB的電壓為l_3kV，電子束電流為1_2ηΑ，照射時(shí)間為大于90s，在本實(shí)施例中，采用FIB的電壓為2kV，電子束電流為1.4nA，時(shí)間為兩分鐘，從而使得第一標(biāo)記11逐漸變?yōu)檠趸?2。如圖4所示，經(jīng)過FIB的電子束照射后，形成了材質(zhì)為氧化膜的芯片失效分析標(biāo)記13。
[0040]經(jīng)過上述過程，可以得到本發(fā)明的芯片失效分析標(biāo)記，所述芯片失效分析標(biāo)記靠近芯片上的缺陷處，具體的，所述芯片失效分析標(biāo)記為一氧化膜，所述氧化膜在離子束下可識別，較優(yōu)的，所述氧化膜的寬度為30nm-100nm，以適應(yīng)實(shí)際操作需要。
[0041]之后，采用FIB進(jìn)行切割分析，可以采取現(xiàn)有技術(shù)中的方法進(jìn)行，本發(fā)明對此不作詳述。
[0042]請參考圖5，其為采用本發(fā)明實(shí)施例的芯片失效分析方法形成的芯片失效分析標(biāo)記在FIB離子束下的顯示照片，可以明顯的看出，圖5中央存在一白亮條狀結(jié)構(gòu)，此即為芯片失效分析標(biāo)記，該標(biāo)記的效果顯著，能夠達(dá)到利用FIB離子束挖洞所形成的標(biāo)記相同的效果。
[0043]本發(fā)明提供的芯片失效分析方法及芯片失效分析標(biāo)記，采用SEM在缺陷位置形成第一標(biāo)記，之后利用FIB的電子束使得第一標(biāo)記成為一氧化膜，該氧化膜能夠被SEM的離子束識別，因而就可以成為芯片失效分析標(biāo)記。這避免了利用FIB離子束挖洞之前可能出現(xiàn)的尋找不到特征點(diǎn)的情況，節(jié)省了操作時(shí)間，可靠性高，并且在SEM中能夠達(dá)到30nm的精度，能夠滿足實(shí)際需求。
[0044]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種芯片失效分析方法，包括: 提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記； 將所述待測芯片放置于FIB中，利用電子束照射所述第一標(biāo)記以形成一氧化膜，從而形成在離子束下可識別的芯片失效分析標(biāo)記。
2.如權(quán)利要求1所述的芯片失效分析方法，其特征在于，在SEM下將所述芯片的缺陷位置做第一標(biāo)記的方法包括: 利用SEM的電子束持續(xù)照射大于等于20s以形成積碳。
3.如權(quán)利要求2所述的芯片失效分析方法，其特征在于，所述電子束照射時(shí)調(diào)整電壓為 lkV-3kV。
4.如權(quán)利要求2所述的芯片失效分析方法，其特征在于，所述SEM的電子束標(biāo)記精度為30nm-100nm。
5.如權(quán)利要求1所述的芯片失效分析方法，其特征在于，所述電子束照射所述第一標(biāo)記以形成一氧化膜時(shí)，F(xiàn)IB的電壓為l_3kV，電子束電流為1_2ηΑ，照射時(shí)間為大于90s。
6.如權(quán)利要求1所述的芯片失效分析方法，其特征在于，所述提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標(biāo)記之前還包括: 將所述待測芯片置于SEM中，利用電子束隨機(jī)掃描直到發(fā)現(xiàn)缺陷位置。
7.如權(quán)利要求1所述的芯片失效分析方法，其特征在于，所述形成在離子束下可識別的芯片失效分析標(biāo)記之后，還包括: 利用FIB進(jìn)行切割分析。
8.—種芯片失效分析標(biāo)記，所述芯片失效分析標(biāo)記靠近芯片上的缺陷處，其特征在于，所述芯片失效分析標(biāo)記為一氧化膜，所述氧化膜在離子束下可識別。
9.如權(quán)利要求8所述的芯片失效分析標(biāo)記，其特征在于，所述氧化膜的寬度為30nm-100nm。
【文檔編號】G01R31/311GK104425297SQ201310365572
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】楊梅, 殷原梓, 文智慧, 高保林, 趙利利 申請人:中芯國際集成電路制造(上海)有限公司