一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法
【專利摘要】本發(fā)明公開了一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，僅在功能區(qū)域進(jìn)行刻蝕工藝前添加上述工藝流程，避免增加功能器件設(shè)計(jì)的復(fù)雜；利用檢測(cè)區(qū)域電容變化反應(yīng)功能區(qū)域側(cè)壁粗糙，減小了小尺寸帶來的誤差，同時(shí)避免裂斷面等對(duì)器件結(jié)構(gòu)有損害的操作，實(shí)現(xiàn)對(duì)刻蝕結(jié)構(gòu)的無損檢測(cè)；檢測(cè)區(qū)域數(shù)目由功能區(qū)域刻蝕窗口大小種類決定，實(shí)現(xiàn)了更加精準(zhǔn)地檢測(cè)不同條件下的刻蝕側(cè)壁粗糙目的，同時(shí)實(shí)現(xiàn)對(duì)不同刻蝕條件下側(cè)壁粗糙的一步檢測(cè)。本發(fā)明設(shè)計(jì)的工藝流程簡(jiǎn)單，各工序均為成熟技術(shù)，工藝難度較低，實(shí)現(xiàn)簡(jiǎn)便，易于操作。
【專利說明】一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子機(jī)械系統(tǒng)（MEMS)加工工藝領(lǐng)域，特別應(yīng)用于刻蝕工藝中的等 離子刻蝕技術(shù)，通過設(shè)計(jì)獨(dú)立檢測(cè)區(qū)域，對(duì)檢測(cè)結(jié)構(gòu)電容測(cè)量用以反映刻蝕工藝中側(cè)壁粗 糙。

【背景技術(shù)】
[0002] 刻蝕工藝是MEMS加工工藝中一項(xiàng)十分重要的單項(xiàng)工藝，是實(shí)現(xiàn)微機(jī)電系統(tǒng)功能 結(jié)構(gòu)的一個(gè)不可或缺的技術(shù)手段。現(xiàn)行MEMS加工工藝中的刻蝕工藝主要分為各向同性刻 蝕和各向異性刻蝕。各向同性刻蝕主要運(yùn)用在大尺寸，球面等對(duì)身寬比無較高要求的結(jié)構(gòu) 當(dāng)中，側(cè)壁粗糙對(duì)于這類器件的影響一般較小。各向異性刻蝕主要應(yīng)用在高身寬比的深槽 結(jié)構(gòu)，隨著MEMS器件尺寸的減小以及三維MEMS器件的發(fā)展，刻蝕工藝中引入的側(cè)壁粗糙度 對(duì)這類器件整體性能的影響越來越大?，F(xiàn)行的各向異性刻蝕工藝的主流實(shí)現(xiàn)技術(shù)手段是等 離子反應(yīng)刻蝕，其設(shè)備主要由等離子激發(fā)部分和刻蝕反應(yīng)部分構(gòu)成，整體實(shí)現(xiàn)過程都在密 閉腔體內(nèi)進(jìn)行。由于等離子模型和刻蝕反應(yīng)模型的復(fù)雜，理論上無法準(zhǔn)確地預(yù)測(cè)不同刻蝕 條件下側(cè)壁的具體粗糙度，同時(shí)由于刻蝕過程發(fā)生在設(shè)備的密閉腔體內(nèi)，很難做到實(shí)時(shí)監(jiān) 測(cè)刻蝕過程中側(cè)壁粗糙的變化。
[0003] 以往的研究往往注重刻蝕深槽的側(cè)壁垂直度以及深槽底面粗糙度，對(duì)于側(cè)壁的粗 糙度往往忽略不計(jì)，其檢測(cè)也一般通過電鏡對(duì)器件結(jié)構(gòu)進(jìn)行斷面觀察，利用電鏡照片估算 粗糙度，這種方法在大尺寸，身寬比不高的結(jié)構(gòu)中可以適用，但是對(duì)于小尺寸和高身寬比結(jié) 構(gòu)，斷面的獲取很容易破壞功能結(jié)構(gòu)，并且容易引人非刻蝕的側(cè)壁粗糙，而且隨著器件結(jié)構(gòu) 的復(fù)雜性提高，同一硅片上將存在差異很大的刻蝕窗口，一處斷面的側(cè)壁粗糙無法反映其 他刻蝕條件下形成的側(cè)壁粗糙，同時(shí)電鏡照片估算也不能直觀反映側(cè)壁粗糙對(duì)于器件的電 學(xué)性能的影響。


【發(fā)明內(nèi)容】

[0004] 針對(duì)上述問題，本發(fā)明的目的在于提出一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方 法，以滿足現(xiàn)行小尺寸，高身寬比MEMS器件結(jié)構(gòu)中側(cè)壁粗糙監(jiān)測(cè)的需求，同時(shí)減低檢測(cè)過 程對(duì)刻蝕引入的污染以及對(duì)結(jié)構(gòu)造成的損傷，并且實(shí)現(xiàn)更加直觀地反應(yīng)側(cè)壁粗糙對(duì)器件電 學(xué)性能的影響。通過設(shè)計(jì)獨(dú)立檢測(cè)區(qū)域，利用檢測(cè)區(qū)域電容變化反應(yīng)功能區(qū)域側(cè)壁粗糙，實(shí) 現(xiàn)簡(jiǎn)化檢測(cè)步驟，調(diào)高檢測(cè)精度的目標(biāo)。
[0005] 本發(fā)明提出了一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，包括下述步驟：
[0006] 1)選擇SOI娃片作為心片基片；
[0007] 2)在基片上光刻定義并刻蝕出與功能區(qū)域電學(xué)絕緣的獨(dú)立的檢測(cè)區(qū)域；
[0008] 3)在上述檢測(cè)區(qū)域制作成對(duì)的檢測(cè)電極；
[0009] 4)在檢測(cè)電極上制作保護(hù)層；
[0010] 5)在檢測(cè)區(qū)域光刻出和功能區(qū)域刻蝕窗口一樣大小和形狀的檢測(cè)刻蝕窗口；
[0011] 6)在基片的功能區(qū)域和檢測(cè)區(qū)域同時(shí)進(jìn)行刻蝕，形成檢測(cè)刻蝕深槽；
[0012] 7)亥|J蝕完成后測(cè)量檢測(cè)電極間電容大??；
[0013] 8)將測(cè)量得到的電容大小和理論曲線對(duì)比，獲取刻蝕側(cè)壁粗糙度。
[0014] 上述步驟2)和6)中的刻蝕采用MEMS刻蝕工藝，選自反應(yīng)離子刻蝕（RIE)、反應(yīng)離 子深刻蝕（DRIE)和先進(jìn)硅刻蝕（ASE)技術(shù)手段中的一種。
[0015] 上述步驟2)和6)中，刻蝕深度值為SOI硅片正面硅層厚度，利用刻蝕工藝刻穿正 面娃層。
[0016] 上述步驟2)中，若功能區(qū)域存在多個(gè)不同大小刻蝕窗口，將刻蝕多個(gè)獨(dú)立檢測(cè)區(qū) 域（如果功能區(qū)域存在多個(gè)相同大小的刻蝕窗口，則刻蝕一個(gè)與功能區(qū)域電學(xué)絕緣的獨(dú)立 檢測(cè)區(qū)域即可）。
[0017] 上述步驟3)中，通過光刻電極位置，采用低壓化學(xué)氣相淀積（LPCVD)方法制作檢 測(cè)電極，制作檢測(cè)電極的材料優(yōu)選為多晶硅（Poly - Si)。
[0018] 上述步驟4)中，通過在檢測(cè)區(qū)域光刻，用光刻膠定義并保護(hù)檢測(cè)電極，形成檢測(cè) 電極保護(hù)層。
[0019] 上述步驟4)中，還包括在形成檢測(cè)電極保護(hù)層之后，將基片放于N2氣氛下退火。
[0020] 上述步驟5)中，檢測(cè)刻蝕窗口的數(shù)目由功能區(qū)域刻蝕窗口的大小及形狀決定，其 數(shù)目與檢測(cè)區(qū)域的數(shù)目一致，其中檢測(cè)刻蝕窗口的位置位于兩檢測(cè)電極之間。
[0021] 上述步驟8)中，采用分布方法對(duì)側(cè)壁粗糙對(duì)電容影響進(jìn)行建模，得到理論曲線； 具體的建模參照如下方法進(jìn)行：由于等離子刻蝕的特點(diǎn)，深槽側(cè)壁粗糙的最主要形貌為螺 紋狀弧形粗糙，將粗糙尺寸具體標(biāo)襯為該螺紋半圓半徑大小，則可以建立如圖2所示的深 槽側(cè)壁模型，而后通過ANSYS可以進(jìn)行不同半徑尺寸下電容大小的計(jì)算仿真，得到具體的 理論曲線。
[0022] 采用上述工藝能夠完成對(duì)MEMS加工工藝中刻蝕側(cè)壁粗糙的測(cè)量，由于采用SOI基 片以及利用刻蝕隔離檢測(cè)區(qū)域和功能區(qū)域，此種方法在檢測(cè)過程中避免了對(duì)功能區(qū)域的電 學(xué)損傷。同時(shí)粗糙度直接由電學(xué)參數(shù)反映，更加直觀地體現(xiàn)了去對(duì)電學(xué)性能的影響，并且不 受器件尺寸減小而增大誤差。
[0023] 綜上，以上工藝流程配合結(jié)構(gòu)設(shè)計(jì)特征，為MEMS領(lǐng)域的工藝人員提供了一種利用 電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法。
[0024] 本發(fā)明提出了一種新的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，采用MEMS加工 工藝予以實(shí)現(xiàn)。本發(fā)明具有以下優(yōu)勢(shì)：
[0025] 1.本發(fā)明設(shè)計(jì)的工藝流程不影響功能區(qū)域制作工序，僅在功能區(qū)域進(jìn)行刻蝕工藝 前添加上述工藝流程，避免增加功能器件設(shè)計(jì)的復(fù)雜。
[0026] 2.本發(fā)明設(shè)計(jì)的檢測(cè)區(qū)域注意和功能區(qū)域進(jìn)行電學(xué)隔離，避免了檢測(cè)過程增加功 能器件的電學(xué)疲勞。
[0027] 3.本發(fā)明設(shè)計(jì)通過電容電學(xué)參數(shù)反映刻蝕側(cè)壁粗糙，減小了小尺寸帶來的誤差， 同時(shí)避免裂斷面等對(duì)器件結(jié)構(gòu)有損害的操作，實(shí)現(xiàn)對(duì)刻蝕結(jié)構(gòu)的無損檢測(cè)。
[0028] 4.本發(fā)明設(shè)計(jì)的檢測(cè)區(qū)域數(shù)目由功能區(qū)域刻蝕窗口大小種類決定，實(shí)現(xiàn)了更加精 準(zhǔn)地檢測(cè)不同條件下的刻蝕側(cè)壁粗糙目的，同時(shí)實(shí)現(xiàn)對(duì)不同刻蝕條件下側(cè)壁粗糙的一步檢 測(cè)。
[0029] 5.本發(fā)明設(shè)計(jì)的工藝流程簡(jiǎn)單，各工序均為成熟技術(shù)，工藝難度較低，實(shí)現(xiàn)簡(jiǎn)便， 易于操作。

【專利附圖】

【附圖說明】
[0030] 圖1 (a)?圖1 (g)為具體實(shí)施例中利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法工藝流 程示意圖，其中：
[0031] 圖1 (a)為SOI基片的不意圖；
[0032] 圖1 (b)為基片DRIE刻蝕隔離檢測(cè)器件槽示意圖；
[0033] 圖1(c)為淀積檢測(cè)電極示意圖；
[0034] 圖1(d)為光刻膠保護(hù)電極示意圖；
[0035] 圖1(e)?圖1(g)為檢測(cè)區(qū)域與功能區(qū)域同窗口大小刻蝕示意圖；
[0036] 具體有1 一SOI基片，2-功能區(qū)域，3-檢測(cè)區(qū)域，4一多晶娃電極，5-檢測(cè)電極保 護(hù)層，6-檢測(cè)刻蝕窗口，7-檢測(cè)刻蝕深槽。
[0037] 圖2是本發(fā)明中采用分布方法建立的深槽側(cè)壁模型。

【具體實(shí)施方式】
[0038] 下面通過具體實(shí)施例，并配合附圖，對(duì)本發(fā)明做詳細(xì)的說明。
[0039] 實(shí)施例1 :
[0040] 本實(shí)施例的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法具體實(shí)現(xiàn)工藝如圖1 (a)?圖 1(g)所示，具體說明如下：
[0041] 1、備片：SOI基片1作為芯片的基片，如圖1 (a)所不。
[0042] 2、在基片上采用MEMS工藝光刻并定義出檢測(cè)區(qū)域3,利用刻蝕工藝隔離檢測(cè)區(qū)域 3和功能區(qū)域2,包括：DRIE Si 3000 A;如圖1(b)所示。
[0043] 刻蝕深度值為SOI硅片正面硅層厚度，利用刻蝕工藝刻穿正面硅層，實(shí)現(xiàn)檢測(cè)區(qū) 域3和功能區(qū)域2的電學(xué)絕緣。
[0044] 也就是說，本發(fā)明中通過埋氧層隔離器件功能區(qū)域和檢測(cè)區(qū)域，在進(jìn)行隔離的刻 蝕中，刻蝕深度必須是埋氧層裸露，圖1(b)中的槽為隔離槽，深度必須達(dá)到埋氧層，同時(shí)檢 測(cè)刻蝕深槽7的深度必須也是到達(dá)埋氧層。
[0045] 利用LPCVD技術(shù)淀積多晶娃，在檢測(cè)區(qū)域3光刻并刻蝕出成對(duì)的檢測(cè)電極--多 晶硅電極 4,包括：LPCVD Si30ym，DRIE Si30ym;如圖 1(c)所示。
[0046] 3、在檢測(cè)區(qū)域3光刻，用光刻膠定義并保護(hù)檢測(cè)電極，形成檢測(cè)電極保護(hù)層5 ;如 圖1 (d)所示。
[0047] 4、將基片放于N2氣氛下退火lmin。
[0048] 在N2氣氛下進(jìn)行退火處理可以使多晶硅電極更加致密，減小電極接觸引入的誤 差；
[0049] 5、在檢測(cè)區(qū)域3的成對(duì)電極間光刻出和功能區(qū)域2-樣大小的檢測(cè)刻蝕窗口 6,如 圖1(e)所示，隨后在基片的功能區(qū)域2和檢測(cè)區(qū)域3同時(shí)進(jìn)行相關(guān)刻蝕，形成檢測(cè)刻蝕深 槽7,如圖1 (f)所示。
[0050] 刻蝕時(shí)間，壓強(qiáng)，電壓等工藝條件由功能區(qū)域2制作工藝決定。
[0051] 6、去膠，如圖1(g)所示。
[0052] 利用阻抗儀測(cè)量檢測(cè)電極間電容大小，并與建模獲取參數(shù)進(jìn)行對(duì)比，獲取側(cè)壁粗 糙信息。
[0053] 采用分布方法對(duì)側(cè)壁粗糙對(duì)電容影響進(jìn)行建模：由于等離子刻蝕的特點(diǎn)，深槽側(cè) 壁粗糙的最主要形貌為螺紋狀弧形粗糙，將粗糙尺寸具體標(biāo)襯為該螺紋半圓半徑R的大 小，則可以建立如圖2所示的深槽側(cè)壁模型，而后通過ansys可以進(jìn)行不同半徑尺寸下電容 大小的計(jì)算仿真，得到具體的理論曲線。
[0054] 具體的，當(dāng)刻蝕窗口大小為5 μ mX 2000 μ m時(shí)，粗糙尺度為0. 5 μ m時(shí)，其理論仿真 值大小為0. 51pf，實(shí)際測(cè)量電容值大小為0. 47pf，通過Bruker光學(xué)測(cè)量系統(tǒng)實(shí)際測(cè)量，得 到其RMS大小為0. 44 μ m，表明該方法可以準(zhǔn)確標(biāo)定刻蝕側(cè)壁粗糙大小。
【權(quán)利要求】
1. 一種利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，包括下述步驟： 1) 選擇SOI硅片作為芯片基片； 2) 在基片上光刻定義并刻蝕出與功能區(qū)域電學(xué)絕緣的獨(dú)立的檢測(cè)區(qū)域； 3) 在上述檢測(cè)區(qū)域制作成對(duì)的檢測(cè)電極； 4) 在檢測(cè)電極上制作保護(hù)層； 5) 在檢測(cè)區(qū)域光刻出和功能區(qū)域刻蝕窗口一樣大小和形狀的檢測(cè)刻蝕窗口； 6) 在基片的功能區(qū)域和檢測(cè)區(qū)域同時(shí)進(jìn)行刻蝕，形成檢測(cè)刻蝕深槽； 7) 刻蝕完成后測(cè)量檢測(cè)電極間電容大??； 8) 將測(cè)量得到的電容大小和理論曲線對(duì)比，獲取刻蝕側(cè)壁粗糙度。
2. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟2) 和6)中的刻蝕采用MEMS刻蝕工藝，選自反應(yīng)離子刻蝕、反應(yīng)離子深刻蝕和先進(jìn)硅刻蝕技術(shù) 手段中的一種。
3. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟2) 和6)中，刻蝕深度值為SOI硅片正面硅層厚度，利用刻蝕工藝刻穿正面硅層。
4. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟2) 中，若功能區(qū)域存在多個(gè)不同大小刻蝕窗口，則刻蝕多個(gè)獨(dú)立檢測(cè)區(qū)域。
5. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟3) 中，通過光刻電極位置，采用低壓化學(xué)氣相淀積方法制作檢測(cè)電極，制作檢測(cè)電極的材料為 多晶娃。
6. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟4) 中，通過在檢測(cè)區(qū)域光刻，用光刻膠定義并保護(hù)檢測(cè)電極，形成檢測(cè)電極保護(hù)層。
7. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟4) 中，還包括在形成檢測(cè)電極保護(hù)層之后，將基片放于N 2氣氛下退火。
8. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟5) 中，所述檢測(cè)刻蝕窗口的數(shù)目由功能區(qū)域刻蝕窗口的大小及形狀決定，其數(shù)目與檢測(cè)區(qū)域 的數(shù)目一致，其中所述檢測(cè)刻蝕窗口的位置位于兩檢測(cè)電極之間。
9. 如權(quán)利要求1所述的利用電容變化檢測(cè)刻蝕側(cè)壁粗糙的方法，其特征在于，步驟8) 中，采用分布方法對(duì)側(cè)壁粗糙對(duì)電容影響進(jìn)行建模，得到理論曲線；具體的建模參照如下方 法進(jìn)行：由于等離子刻蝕的特點(diǎn)，深槽側(cè)壁粗糙的最主要形貌為螺紋狀弧形粗糙，將粗糙尺 寸具體標(biāo)襯為該螺紋半圓半徑大小，建立深槽側(cè)壁模型，而后通過ANSYS進(jìn)行不同半徑尺 寸下電容大小的計(jì)算仿真，得到具體的理論曲線。
【文檔編號(hào)】G01B7/34GK104089572SQ201410364545
【公開日】2014年10月8日 申請(qǐng)日期:2014年7月28日 優(yōu)先權(quán)日:2014年4月10日
【發(fā)明者】張立, 何軍, 張大成, 黃賢, 趙丹淇, 王瑋, 楊芳, 田大宇, 劉鵬, 李婷, 羅葵 申請(qǐng)人:北京大學(xué), 北京大學(xué)軟件與微電子學(xué)院無錫產(chǎn)學(xué)研合作教育基地