本發(fā)明涉及電子測試。

背景技術(shù)：

1、隨著電子設(shè)備的復(fù)雜度和集成度不斷提高，邊界掃描測試技術(shù)(boundary?scantest?technology)作為一種高效的測試方法，已經(jīng)被廣泛應(yīng)用于集成電路和電子電路板的測試中。該技術(shù)通過在芯片的每個(gè)引腳附加一個(gè)邊界掃描單元，實(shí)現(xiàn)對(duì)電路板上器件焊接故障和板內(nèi)連接故障的測試。

2、現(xiàn)有的邊界掃描測試控制器大多采用usb接口或pci接口，采用這些接口的邊界掃描測試控制器在數(shù)據(jù)傳輸速度和擴(kuò)展性方面存在一定的局限性。而基于pci總線的jtag控制器雖然能夠提供較高的數(shù)據(jù)傳輸速度，但在擴(kuò)展性和兼容性方面仍有待提高。

3、近年來，儀器工控機(jī)的插槽越來越多地采用pcie接口。pcie接口作為新一代的高帶寬、低延遲總線標(biāo)準(zhǔn)，為工控機(jī)的擴(kuò)展性提供了無限可能。通過pcie接口，工控機(jī)可以輕松連接各種高性能擴(kuò)展卡，如高速數(shù)據(jù)采集卡、圖像處理卡、工業(yè)通訊卡等。這些擴(kuò)展卡能夠大大提升工控機(jī)的功能和性能，使其能夠滿足不同工業(yè)應(yīng)用的需求。因此，研究一種具有pcie接口的邊界掃描控制器及測試方法，作為pci控制器的升級(jí)，是十分必要的。

4、綜上所述，現(xiàn)有的邊界掃描測試控制器和測試方法在數(shù)據(jù)傳輸速度、擴(kuò)展性和測試效率方面存在不足，無法滿足現(xiàn)代電子設(shè)備測試的高要求，以上問題亟需解決。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明目的是為了解決現(xiàn)有的邊界掃描測試控制器和測試方法在數(shù)據(jù)傳輸速度、擴(kuò)展性和測試效率方面存在不足的問題，本發(fā)明提供了一種基于pcie的模塊化可擴(kuò)展邊界掃描控制器及測試方法。

2、基于pcie的模塊化可擴(kuò)展邊界掃描控制器，包括fpga和外部存儲(chǔ)器，fpga包括pcie接口模塊、中斷控制模塊、數(shù)據(jù)包模塊、讀寫bar模塊、存儲(chǔ)器管理接口模塊、內(nèi)存管理模塊和多個(gè)邊界掃描接口模塊；

3、(一)上位機(jī)向待測板卡發(fā)送測試數(shù)據(jù)包階段：

4、pcie接口模塊，用于對(duì)上位機(jī)輸出的所有待測板卡的總測試數(shù)據(jù)包和總包地址進(jìn)行解析及協(xié)議轉(zhuǎn)換后，將總測試數(shù)據(jù)包和其地址分別發(fā)送至數(shù)據(jù)包模塊和讀寫bar模塊后，再生成中斷指令發(fā)送至中斷控制模塊；總包地址包括各待測板卡的測試數(shù)據(jù)包存儲(chǔ)地址；

5、中斷控制模塊，用于對(duì)接收的中斷指令進(jìn)行跨時(shí)鐘處理，得到的下傳中斷請(qǐng)求信號(hào)發(fā)送至內(nèi)存管理模塊；

6、讀寫bar模塊，用于讀取總測試數(shù)據(jù)包內(nèi)各測試數(shù)據(jù)包存儲(chǔ)地址；

7、數(shù)據(jù)包模塊，用于對(duì)接收的總測試數(shù)據(jù)包進(jìn)行解包后，輸出各待測板卡的測試數(shù)據(jù)包至內(nèi)存管理模塊，所述各測試數(shù)據(jù)包包括：測試數(shù)據(jù)輸入信號(hào)tdi、測試模式選擇信號(hào)tms和測試時(shí)鐘信號(hào)tck；

8、內(nèi)存管理模塊，接收到下傳中斷請(qǐng)求信號(hào)后，根據(jù)各測試數(shù)據(jù)包存儲(chǔ)地址將各待測板卡的測試數(shù)據(jù)包通過存儲(chǔ)器管理接口模塊緩存至外部存儲(chǔ)器；還用于根據(jù)各測試數(shù)據(jù)包存儲(chǔ)地址從外部存儲(chǔ)器讀取各待測板卡的測試數(shù)據(jù)包，并將各測試數(shù)據(jù)包發(fā)送至相應(yīng)的邊界掃描接口模塊后，生成協(xié)議轉(zhuǎn)換開始中斷信號(hào)發(fā)送至邊界掃描接口模塊；

9、邊界掃描接口模塊，用于緩存測試數(shù)據(jù)包；還用于根據(jù)所接收的協(xié)議轉(zhuǎn)換開始中斷信號(hào)將所緩存的測試數(shù)據(jù)包的協(xié)議轉(zhuǎn)化為相應(yīng)的待測板卡的協(xié)議后，發(fā)送至相應(yīng)的待測板卡；

10、(二)待測板卡向上位機(jī)發(fā)送測試響應(yīng)階段：

11、各待測板卡根據(jù)所接收的測試數(shù)據(jù)包生成測試響應(yīng)，并將其測試響應(yīng)發(fā)送至相應(yīng)的邊界掃描接口模塊；

12、邊界掃描接口模塊，用于對(duì)接收的測試響應(yīng)依次進(jìn)行串并轉(zhuǎn)換及緩存后，再生成緩存結(jié)束中斷信號(hào)發(fā)送至內(nèi)存管理模塊；

13、內(nèi)存管理模塊，接收的中斷信號(hào)后，根據(jù)各測試響應(yīng)所對(duì)應(yīng)的各測試數(shù)據(jù)包存儲(chǔ)地址，將該測試響應(yīng)通過存儲(chǔ)器管理接口模塊緩存至外部存儲(chǔ)器；還用于根據(jù)各測試響應(yīng)所對(duì)應(yīng)的各測試數(shù)據(jù)包存儲(chǔ)地址從外部存儲(chǔ)器讀取各待測板卡的測試響應(yīng)，并將該測試響應(yīng)發(fā)送至數(shù)據(jù)包模塊；待所有的測試響應(yīng)發(fā)送完畢后生成緩存結(jié)束中斷信號(hào)至中斷控制模塊；

14、數(shù)據(jù)包模塊，用于對(duì)所有測試響應(yīng)進(jìn)行組包；

15、中斷控制模塊，用于根據(jù)接收到緩存結(jié)束中斷信號(hào)進(jìn)行跨時(shí)鐘處理，得到的上傳中斷請(qǐng)求信號(hào)發(fā)送至pcie接口模塊；

16、pcie接口模塊，用于根據(jù)接收上傳中斷請(qǐng)求信號(hào)后，從數(shù)據(jù)包模塊中讀取組包后測試響應(yīng)，并對(duì)組包后測試響應(yīng)進(jìn)行協(xié)議轉(zhuǎn)化后，上傳給上位機(jī)。

17、優(yōu)選的是，在上位機(jī)向待測板卡發(fā)送測試數(shù)據(jù)包階段，pcie接口模塊用于將其所接收的所有待測板卡的總測試數(shù)據(jù)包和總包地址轉(zhuǎn)化為axi4協(xié)議格式；

18、待測板卡向上位機(jī)發(fā)送測試響應(yīng)階段，pcie接口模塊組包后測試響應(yīng)轉(zhuǎn)化為pcie協(xié)議格式。

19、優(yōu)選的是，邊界掃描接口模塊包括緩存模塊和jtag模塊；

20、緩存模塊，用于進(jìn)行緩存操作，

21、jtag模塊，用于進(jìn)行協(xié)議轉(zhuǎn)化操作，還用于進(jìn)行串并轉(zhuǎn)換及生成緩存結(jié)束中斷信號(hào)。

22、優(yōu)選的是，緩存模塊采用雙ram模塊實(shí)現(xiàn)，且一個(gè)ram模塊用于緩存測試響應(yīng)，另一個(gè)ram模塊用于緩存測試數(shù)據(jù)包。

23、優(yōu)選的是，所有各待測板卡的接口協(xié)議相同或不同。

24、優(yōu)選的是，存儲(chǔ)器管理接口模塊采用mig?ip核實(shí)現(xiàn)，mig?ip核采用axi4總線與內(nèi)存管理模塊進(jìn)行通信。

25、優(yōu)選的是，pcie接口模塊采用xdma?ip核實(shí)現(xiàn)。

26、采用所述的基于pcie的模塊化可擴(kuò)展邊界掃描控制器實(shí)現(xiàn)的測試方法，該方法包括：

27、上位機(jī)對(duì)組包后測試響應(yīng)進(jìn)行解析后，并將解析出的各測試響應(yīng)與該測試響應(yīng)所對(duì)應(yīng)的待測板卡的標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)，完成測試。

28、本發(fā)明的優(yōu)點(diǎn)：

29、本發(fā)明利用fpga實(shí)現(xiàn)邊界掃描控制器，顯著提升了測試效率。fpga的可編程性和靈活性使其能夠快速適配不同測試需求，無需更換硬件，從而提高了測試的適應(yīng)性。其并行處理能力支持多個(gè)邊界掃描接口模塊同時(shí)工作，實(shí)現(xiàn)了多待測板卡的并發(fā)測試，大幅提高了測試并發(fā)性。此外，fpga內(nèi)部的高效模塊化設(shè)計(jì)，如pcie接口模塊的高速數(shù)據(jù)傳輸、內(nèi)存管理模塊的快速緩存和讀取，以及測試時(shí)鐘信號(hào)tck的動(dòng)態(tài)調(diào)節(jié)功能，進(jìn)一步優(yōu)化了測試流程，減少了測試時(shí)間，確保了測試的高效性和可靠性。

30、pcie接口作為新一代的高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，具有高數(shù)據(jù)傳輸速度、低延遲和良好的擴(kuò)展性，便于各種高性能擴(kuò)展卡的集成。選擇pcie接口的原因在于其高數(shù)據(jù)傳輸速度、良好的擴(kuò)展性和兼容性，能夠滿足現(xiàn)代電子設(shè)備測試的高性能需求。

31、利用pcie接口進(jìn)行測試數(shù)據(jù)的高效傳輸，結(jié)合可編程邏輯器件的靈活性。本發(fā)明的控制器能夠精確地控制測試數(shù)據(jù)包的輸出以及對(duì)測試響應(yīng)準(zhǔn)確回收。這種設(shè)計(jì)允許測試工程師根據(jù)具體的測試場景和需求，靈活調(diào)整測試信號(hào)的速率，以實(shí)現(xiàn)最佳的測試性能和適應(yīng)性。發(fā)明不僅增強(qiáng)了測試的靈活性和精確度，而且為用戶提供了一個(gè)高效、可靠的測試解決方案，以應(yīng)對(duì)現(xiàn)代電子設(shè)備測試的復(fù)雜性和挑戰(zhàn)性。

32、本發(fā)明采用可編程邏輯器件(fpga)來實(shí)現(xiàn)邊界掃描控制器，在面對(duì)具有不同測試接口數(shù)量及頻率的需求的情境下，可以簡單的通過編程來適配需求。在面對(duì)不同的測試接口時(shí)，只需協(xié)議轉(zhuǎn)化成相應(yīng)協(xié)議的接口即可實(shí)現(xiàn)對(duì)待測板卡功能的測試。

33、結(jié)合pcie接口與邊界掃描技術(shù)的優(yōu)勢，可以有效解決現(xiàn)有測試設(shè)備中的數(shù)據(jù)傳輸瓶頸、擴(kuò)展性不足和測試效率低等問題，進(jìn)而提高測試效率和準(zhǔn)確性。邊界掃描控制器的測試時(shí)鐘信號(hào)tck頻率可在10mhz到100mhz之間動(dòng)態(tài)調(diào)節(jié)。理論上在fpga資源充足的情況下，可擴(kuò)展邊界掃描接口模塊數(shù)量可以應(yīng)對(duì)所有的情況。