專利名稱：地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法
技術(shù)領(lǐng)域：
本發(fā)明涉及地?zé)岚l(fā)電技術(shù)領(lǐng)域，特別涉及一種地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法。
背景技術(shù)：
目前在地?zé)岚l(fā)電控制系統(tǒng)中，普遍采用的是為了保證傳輸速率的實時性，而并不進(jìn)行傳輸可靠性的檢驗，但是在地?zé)岚l(fā)電現(xiàn)場的電平不穩(wěn)定的情況下，不進(jìn)行傳輸可靠性的檢驗往往會造成通信控制出錯導(dǎo)致控制系統(tǒng)無法保證實時性控制的缺陷。

發(fā)明內(nèi)容
本發(fā)明提供一種地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法，經(jīng)由地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)進(jìn)行相互控制發(fā)送對應(yīng)的控制信 息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器再中斷校驗直接進(jìn)行同步處理。真正實現(xiàn)了地?zé)岚l(fā)電控制系統(tǒng)傳輸過程中的可靠性和實時性雙保證。為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案為
一種地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法1，預(yù)先設(shè)置上所述的地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I附設(shè)地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2，另外附加設(shè)置有二級緩存3、DMA直接并行處理設(shè)備4加上中斷處理器5 ;地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存3的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備4實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器5再中斷校驗直接進(jìn)行同步處理。經(jīng)由地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存3的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備4實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器5再中斷校驗直接進(jìn)行同步處理。真正實現(xiàn)了地?zé)岚l(fā)電控制系統(tǒng)傳輸過程中的可靠性和實時性雙保證。


圖I為本發(fā)明的連接結(jié)構(gòu)示意圖。
具體實施例方式下面經(jīng)由附圖對本發(fā)明做進(jìn)一步說明如附圖I所示，地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法1，預(yù)先設(shè)置上所述的地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I附設(shè)地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2，另外附加設(shè)置有二級緩存3、DMA直接并行處理設(shè)備4加上中斷處理器5 ;地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存3的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備4實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器5再中斷校驗直接進(jìn)行同步處理。經(jīng)由地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)I進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片2同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存3的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備4實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器5再中斷校驗直接進(jìn)行同步處理。真正實現(xiàn)了地?zé)岚l(fā)電控制系統(tǒng)傳輸過程中的可靠性和實時性雙保證。
權(quán)利要求
1.一種地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法(I)，其特征在于預(yù)先設(shè)置上所述的地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)(I)附設(shè)地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片(2)，另外附加設(shè)置有二級緩存(3)、DMA直接并行處理設(shè)備(4)加上中斷處理器(5);在地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)(I)和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)(I)進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片(2)同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存(3)的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備(4)實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器(5)再中斷校驗直接進(jìn)行同步處理。
全文摘要
一種地?zé)岚l(fā)電控制系統(tǒng)中速度和可靠性雙保證方法，經(jīng)由地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)和其他地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)進(jìn)行相互控制發(fā)送對應(yīng)的控制信息時，第一步地?zé)岚l(fā)電控制信息傳輸檢驗ARM處理芯片同步并行運行檢驗另一方地?zé)岚l(fā)電控制系統(tǒng)中心處理機(jī)的發(fā)送的控制信息，第二步經(jīng)由二級緩存的暫時留存，第三步經(jīng)由DMA直接并行處理設(shè)備實行中斷式并發(fā)運行后續(xù)檢驗，第四步由中斷處理器再中斷校驗直接進(jìn)行同步處理。真正實現(xiàn)了地?zé)岚l(fā)電控制系統(tǒng)傳輸過程中的可靠性和實時性雙保證。
文檔編號G05B19/04GK102914977SQ20121036668
公開日2013年2月6日 申請日期2012年9月26日 優(yōu)先權(quán)日2012年9月26日
發(fā)明者楊向民 申請人:陜西科林能源發(fā)展股份有限公司