1.可組態(tài)的水輪機(jī)組振動(dòng)擺度狀態(tài)監(jiān)測裝置，其特征是，包括電源模件、中央處理器模件、多路高速模擬信號(hào)采集模件以及模件底板；
其中電源模件、中央處理器模件以及多路高速模擬信號(hào)采集模件依次排序可插拔地設(shè)置在模件底板上；
電源模件的輸出端提供工作電源至中央處理器模件及多路高速模擬信號(hào)采集模件；
中央處理器模件包括用于通道配置的嵌入式處理器模塊和用于控制采樣時(shí)序的FPGA模塊；嵌入式處理器模塊和FPGA模塊之間通過總線連接；以向FPGA模塊傳輸接收自上位機(jī)的通道配置信息以及接收FPGA模塊上傳的采樣數(shù)據(jù)；
高速模擬信號(hào)采集模件包括CPLD模塊和用于模數(shù)轉(zhuǎn)換的 AD模塊，AD模塊的輸入端采集部署在水輪機(jī)組的各傳感器輸出的模擬信號(hào)；FPGA模塊通過并行總線與各路高速模擬信號(hào)采集模件中的CPLD模塊連接；CPLD模塊連接AD模塊；
FPGA模塊通過各路CPLD模塊同時(shí)向各AD模塊輸出采樣時(shí)序，控制各路AD模塊同時(shí)采樣數(shù)據(jù)，采樣數(shù)據(jù)完成后，F(xiàn)PGA模塊依次讀取各路AD模塊的采樣數(shù)據(jù)，并將采集數(shù)據(jù)上傳至嵌入式處理器模塊中。
2.根據(jù)權(quán)利要求1所述的可組態(tài)的水輪機(jī)組振動(dòng)擺度狀態(tài)監(jiān)測裝置，其特征是，每路AD模塊中包括兩個(gè)AD單元。
3.根據(jù)權(quán)利要求1所述的可組態(tài)的水輪機(jī)組振動(dòng)擺度狀態(tài)監(jiān)測裝置，其特征是，F(xiàn)PGA模塊在其內(nèi)部存儲(chǔ)空間開辟兩個(gè)用于存儲(chǔ)采樣數(shù)據(jù)的緩沖區(qū)，兩個(gè)緩沖區(qū)進(jìn)行乒乓操作。
4.根據(jù)權(quán)利要求1所述的可組態(tài)的水輪機(jī)組振動(dòng)擺度狀態(tài)監(jiān)測裝置，其特征是，高速模擬信號(hào)采集模件的通道數(shù)量范圍為1~84。
5.基于權(quán)利要求1至4任一項(xiàng)所述的監(jiān)測裝置的數(shù)據(jù)采集方法，其特征是，包括：
采樣時(shí)鐘到來，F(xiàn)PGA發(fā)出采樣信號(hào)SAMCLK啟動(dòng)采樣，所有通道AD同時(shí)進(jìn)行數(shù)據(jù)采集，采樣結(jié)束后AD返回ADBUSY信號(hào)；
FPGA接收到第一個(gè)通道AD的ADBUSY信號(hào)時(shí)，開始從第一個(gè)通道依次讀取所有通道AD的采樣值，以上傳至嵌入式處理器模塊；
下一個(gè)采樣時(shí)鐘到來，重復(fù)以上過程，不斷進(jìn)行采樣。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)采集方法，其特征是，在FPGA內(nèi)部開辟兩個(gè)數(shù)據(jù)緩沖區(qū)，兩個(gè)緩沖區(qū)進(jìn)行乒乓操作。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)采集方法，其特征是，兩個(gè)緩沖區(qū)的存儲(chǔ)空間均按照通道數(shù)量均分，各通道每次采樣的數(shù)據(jù)按照分配的地址空間順序存儲(chǔ)。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)采集方法，其特征是，將緩沖區(qū)內(nèi)一個(gè)通道的采樣數(shù)據(jù)稱為一個(gè)片段，緩沖區(qū)產(chǎn)生滿標(biāo)志信號(hào)的同時(shí)，保存片段序號(hào)信息；然后在讀取數(shù)據(jù)時(shí)按照片段序號(hào)進(jìn)行數(shù)據(jù)拼接。