一種自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置的制造方法
【專(zhuān)利摘要】本實(shí)用新型屬于數(shù)?；旌霞呻娐芳夹g(shù)領(lǐng)域，特別是提供了一種自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置。所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置由正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊以及自偏置結(jié)構(gòu)電路模塊，以及運(yùn)算放大器單元模塊組成。該帶隙基準(zhǔn)源不受厄爾利電壓的影響，電路結(jié)構(gòu)簡(jiǎn)單，電路結(jié)構(gòu)集成度更高，更穩(wěn)定。這種基準(zhǔn)源對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，并且能夠工作在較寬的電源電壓范圍下，實(shí)現(xiàn)低功耗和減小版圖面積消耗的特點(diǎn)。
【專(zhuān)利說(shuō)明】
-種自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置
技術(shù)領(lǐng)域
[0001] 本實(shí)用新型屬于數(shù)?；旌霞呻娐芳夹g(shù)領(lǐng)域，具體設(shè)及一種電源管理忍片內(nèi)的自 偏置結(jié)構(gòu)帶隙基準(zhǔn)源的改進(jìn)，提供了一種結(jié)構(gòu)更簡(jiǎn)單、集成度更高、功耗更低的自偏置結(jié)構(gòu) 帶隙基準(zhǔn)源裝置。
【背景技術(shù)】
[0002] 隨著國(guó)內(nèi)集成電路的大力發(fā)展，高效率、穩(wěn)定性強(qiáng)的帶隙基準(zhǔn)源被廣泛地應(yīng)用于 數(shù)?；旌霞呻娐吩O(shè)計(jì)中，帶隙基準(zhǔn)源的設(shè)計(jì)優(yōu)劣直接影響忍片電路乃至整個(gè)系統(tǒng)的性 能。例如：片內(nèi)的模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、比較器和誤差放大器等電路均需要帶隙基準(zhǔn)源 提供精確穩(wěn)定的基準(zhǔn)電壓W及基準(zhǔn)電流。因此提高帶隙基準(zhǔn)源的性能，有助于提高電路工 作的穩(wěn)定性和可靠性。
[0003] 中國(guó)實(shí)用型新專(zhuān)利CN200720087102.7，公開(kāi)了一種高電源抑制的帶隙基準(zhǔn)源，也 公開(kāi)了一種自帶偏置電路的帶隙基準(zhǔn)源，包括自偏置電路、調(diào)整電路、帶隙核屯、電路和啟動(dòng) 電路。其也可實(shí)現(xiàn)不需要外接偏置，實(shí)現(xiàn)良好的溫度系數(shù)。但其結(jié)構(gòu)還是復(fù)雜，集成程度不 高，隨著科技的發(fā)展無(wú)法滿(mǎn)足更高集成及適應(yīng)更寬的電源電壓。
[0004] 中國(guó)發(fā)明專(zhuān)利CN201510800847.2公開(kāi)一種零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，為使可調(diào) 電阻R2的輸出基準(zhǔn)電壓不隨溫度變化而變化，設(shè)計(jì)正負(fù)溫度系數(shù)的基準(zhǔn)電流源Il和12， PMOS管M7、M8構(gòu)成共源共柵電流源Il鏡像正溫度系數(shù)電流源，PMOS管M15、M16構(gòu)成共源共 柵電流源12鏡像正溫度系數(shù)電流源，電流源Il的輸出由PMOS管M8漏極輸出，電流源12的輸 出由PMOS管M16漏極輸出，M8與M16的漏極相連實(shí)現(xiàn)零溫度系數(shù)基準(zhǔn)電流IREF，正負(fù)溫度系 數(shù)的電流源Il和I2W適當(dāng)?shù)臋?quán)重相加。零溫度系數(shù)可調(diào)電壓基準(zhǔn)源REGV由零溫度系數(shù)電流 源IREF加可調(diào)電阻R2構(gòu)成，即PMOS晶體管M8和M16的漏極相連再與電阻R2的一端相連，R2另 一端接地。通過(guò)上述方式，本發(fā)明能夠獲得零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，解決只能產(chǎn)生固定 帶隙基準(zhǔn)電壓的局限性。其雖然公開(kāi)了可實(shí)現(xiàn)零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，但缺少自身的 偏置電壓模塊，并且其結(jié)構(gòu)也相對(duì)復(fù)雜，集成程度也不高。
[0005] 傳統(tǒng)的共源共柵偏置結(jié)構(gòu)，其消耗的電壓余度較大，偏置電路設(shè)計(jì)復(fù)雜，額外的增 加了電路結(jié)構(gòu)的靜態(tài)功耗。為此，我們研發(fā)了一種改進(jìn)型自偏置電流源結(jié)構(gòu)的帶隙基準(zhǔn)源 裝置，其結(jié)構(gòu)更加簡(jiǎn)單，集成程度更高，版圖面積更小，功耗低，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電 壓、工藝參數(shù)和溫度的變化不敏感，能夠工作在較寬的電源電壓范圍下。

【發(fā)明內(nèi)容】

[0006] 本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種改進(jìn)型自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，應(yīng) 用于電源管理忍片內(nèi)，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，能夠 工作在較寬的電源電壓范圍下，實(shí)現(xiàn)低功耗和減小版圖的面積消耗。
[0007] 為了解決上述的技術(shù)問(wèn)題，本實(shí)用新型提供的技術(shù)方案為：
[000引所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，該電路包括五部分：分別是正溫度系數(shù)電路 模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊W及自偏置結(jié)構(gòu)電路模塊。所述 的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的輸入 端相連;所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與計(jì)算 電路模塊的輸入端相連;所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連;所述的計(jì)算 電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連接并 輸出最終的基準(zhǔn)電壓值;所述的自偏置結(jié)構(gòu)電路模塊用于自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其 輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連;所述的補(bǔ)償電路模塊 與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。
[0009] 所述自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置還包括采用共源共柵結(jié)構(gòu)的運(yùn)算放大器電路模 塊。
[0010] 所述自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置還包括采用雙極結(jié)構(gòu)的運(yùn)算放大器電路模塊。
[0011] 所述運(yùn)算放大器電路模塊包括兩個(gè)NMOS管和四個(gè)PMOS管。
[0012] 所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置結(jié)構(gòu)是第一晶體管化的基極與集電極連接并 接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端、第五PMOS管MPs的柵極，第二電阻R2的 第二端連接第=電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準(zhǔn) 源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源Vdd相連;第二晶體管化 的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻Ri的第一端，第一電阻Ri的 第二端連接第六PMOS管MPs的柵極、第S電阻R3的第一端;第一 NMOS管M化的源極與地相連， 第一 NMOS管的麗1柵極連接第六PMOS管MPs的漏極、第SNMOS管麗3的漏極、第四醒OS管MN^ 柵極，第一 NMOS管麗1的漏極連接第二PMOS管MP2的漏極、第二PMOS管MP2的柵極、第一 PMOS 管MPi的柵極，第二PMOS管MP2的源極與電源Vdd相連，第四NMOS管MN4的漏極與源極相連并接 地;第二醒OS管麗2的源極與第SNMOS管麗3的源極相連并接地，第二NMOS管麗2的柵極連接 第二醒OS管麗2的漏極、第SMTOS管麗3的柵極、第五PMOS管MPs的漏極，第五PMOS管MPs的源 極連接第六PMOS管的源極、第SPMOS管MP3的漏極，第SPMOS管MP3的源極連接第四PMOS 管MP4的漏極，第SPMOS管MP3的柵極連接偏置電壓Vbiasi,第四PMOS管MP4的源極與電源Vdd相 連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。
[0013] 所述負(fù)溫度系數(shù)電路模塊由一個(gè)晶體管構(gòu)成，產(chǎn)生與溫度系數(shù)成反比的電壓值。
[0014] 所述正溫度系數(shù)電路模塊由兩個(gè)晶體管和一個(gè)電阻組成，用于產(chǎn)生與溫度系數(shù)成 正比的電壓值。
[0015] 所述計(jì)算電路模塊由一個(gè)晶體管和=個(gè)電阻組成，用于產(chǎn)生零溫度系數(shù)的電壓 值。
[0016] 所述補(bǔ)償電路模塊由一個(gè)MOSS管組成，用于實(shí)現(xiàn)環(huán)路穩(wěn)定。
[0017] 自偏置結(jié)構(gòu)電路模塊由一個(gè)NMOS管、兩個(gè)PMOS管組成。
[0018] 本實(shí)用新型所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路的基本工作原理是利用第一晶體 管化的基極與集電極相連產(chǎn)生的電壓Vbei的負(fù)溫度系數(shù)和第一晶體管化與第二晶體管化差 值A(chǔ)Vbe的正溫度系數(shù)，產(chǎn)生一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓Vbg。正溫度系數(shù)電流Iptat是通 過(guò)第一電阻Ri，第一晶體管化和第二晶體管化實(shí)現(xiàn)，具體表示為：
[0019]
[0020] 由此可知，產(chǎn)生的PTAT電流為：IPTAT = VTlnn/Ri，式中VT = kT/q，n是第一晶體管化和 第二晶體管化的發(fā)射極面積之比。另外，第二電阻R2和第=電阻R3分別位于兩條電流支路， 作用是使第一晶體管化和第二晶體管化的集電極與發(fā)射極之間的電壓Vce相等，從而保證 PTAT電流不受厄爾利電壓的影響，確保基準(zhǔn)電壓獲得較高精度和良好的溫度特性。根據(jù)W 上分析可得，帶隙基準(zhǔn)電壓為：
[0021]
[0022] 自偏置結(jié)構(gòu)中流過(guò)第一PMOS管MPi的電流值是由上述的PTAT電流來(lái)確定的，該電 流通過(guò)自偏置結(jié)構(gòu)的自身偏置作用，獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，運(yùn)就使得電源電壓 有很寬的輸入范圍。
[0023] 本實(shí)用新型的有益效果在于:本實(shí)用新型的帶隙基準(zhǔn)源裝置對(duì)電源電壓、工藝參 數(shù)和溫度的變化不敏感，PTAT電流不受厄爾利電壓的影響，可W實(shí)現(xiàn)在較寬的電源電壓范 圍下工作，并且相對(duì)于共源共柵結(jié)構(gòu)做偏置電路的帶隙基準(zhǔn)源，有效地降低了電路的靜態(tài) 功耗，實(shí)現(xiàn)了電路的低功耗，其結(jié)構(gòu)更加簡(jiǎn)單，集成程度更高，版圖面積更小，明顯減小版圖 的面積消耗，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，能夠工作在較 寬的電源電壓范圍下。
【附圖說(shuō)明】

[0024] 圖1是本實(shí)用新型的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置的模塊連接圖。
[0025] 圖2為本實(shí)用新型的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源的具體結(jié)構(gòu)電路圖。在圖2中，MN為 NMOS管，MP為PMOS管，Q為晶體管；
[0026] 圖3為本實(shí)用新型的帶隙基準(zhǔn)電壓與輸入電壓的關(guān)系圖。在圖3中，橫坐標(biāo)為輸入 電源電壓Vdd(V),縱坐標(biāo)為帶隙基準(zhǔn)電壓Vbg(V)。
【具體實(shí)施方式】
[0027] 為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本實(shí)用新 型的實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0028] 本實(shí)用新型所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，包括五部分:分別是正溫度系數(shù) 電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊W及自偏置結(jié)構(gòu)電路模塊。 所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的 輸入端相連;所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與 計(jì)算電路模塊的輸入端相連;所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連;所述的 計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連 接并輸出最終的基準(zhǔn)電壓值;所述的自偏置結(jié)構(gòu)電路模塊用于自動(dòng)調(diào)節(jié)偏置電路的工作 點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連;所述的補(bǔ)償電路 模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。
[0029] 本實(shí)用新型的一個(gè)實(shí)施例其具體結(jié)構(gòu)如下:第一晶體管化的基極與集電極連接并 接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端、第五PMOS管MPs的柵極，第二電阻R2的 第二端連接第=電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準(zhǔn) 源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源Vdd相連。
[0030]第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻Ri 的第一端，第一電阻Ri的第二端連接第六?105管1&的柵極、第=電阻化的第一端。
[00川第一醒OS管麗1的源極與地相連，第一醒OS管的麗1柵極連接第六PMOS管MPs的漏 極、第管麗3的漏極、第四醒OS管MN4的柵極，第一醒OS管麗1的漏極連接第二PMOS管 MP2的漏極、第二PMOS管MP2的柵極、第一 PMOS管MPi的柵極，第二PMOS管MP2的源極與電源Vdd 相連，第四NMOS管MN4的漏極與源極相連并接地。
[0032] 所述運(yùn)算放大器電路模塊由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構(gòu)成，第二NMOS管麗2的源極與第SMTOS管 麗3的源極相連并接地，第二醒OS管麗2的柵極連接第二NMOS管麗2的漏極、第SNMOS管麗3的 柵極、第五PMOS管MPs的漏極，第五PMOS管MPs的源極連接第六PMOS管MPs的源極、第SPMOS管 MP3的漏極，第SPMOS管MP3的源極連接第四PMOS管MP4的漏極，第SPMOS管MP3的柵極連接偏 置電壓Vbiasi,第四PMOS管MP4的源極與電源Vdd相連，第四PMOS管MP4的柵極連接偏置電壓 VbIAS2 O
[0033] 所述負(fù)溫度系數(shù)電路模塊由第一晶體管化構(gòu)成，第一晶體管化的基極與集電極連 接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端，產(chǎn)生與溫麼系數(shù)成反比的由壓 值。第一晶體管化基極與發(fā)射極電壓Vbei具有負(fù)溫度系數(shù)，常溫下約關(guān)
[0034] 所述正溫度系數(shù)電路模塊由第一晶體管化、第二晶體管化和第一電阻Ri組成，所述 第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻化的第一端， 第一電阻化的第二端連接運(yùn)算放大器的負(fù)向輸入端、第=電阻R3的第一端，其可W產(chǎn)生與溫 度系數(shù)成正比的電壓值。運(yùn)是因?yàn)榈谝痪w管化和第二晶體管化發(fā)射極和集電極的差值具 有正溫度系數(shù)，即，其中n是第一晶體管化和第二晶體管化的發(fā)射極面積之 比，其中n為2。
[0035] 所述計(jì)算電路模塊由第一晶體管化和第二電阻R2、第S電阻R3和第四電阻R4組成， 所述第一晶體管化的基極與集電極連接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第 一端、第五PMOS管MPs的柵極，第二電阻R2的第二端連接第S電阻R3的第二端、第四電阻R4的 第一端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源Vdd相連，它可W將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn) 生零溫度系數(shù)的電壓值。
[0036] 所述補(bǔ)償電路模塊由第四NMOS管MN4組成，第四醒OS管動(dòng)的漏極與源極相連并接 地，第四NMOS管MN4的柵極與第一 NMOS管的麗1柵極、第SNMOS管的MN3的漏極、第六PMOS管的 MPs漏極相連，它可W保證電路環(huán)路的穩(wěn)定性。
[0037] 自偏置結(jié)構(gòu)電路模塊由第一醒OS管麗1、第一 PMOS管MPi和第二PMOS管MP2組成，第 一 NMOS管M化的源極接地，漏極與MP2的漏極連接再與的柵極并聯(lián)與MPi的柵極連接，其MP2 的源極與MP4的漏極及Vdd連接;第一 PMOS管MPi的源極與Vdd連接，漏極與第四電阻R4及帶隙 基準(zhǔn)源的輸出端Vbg連接，其可W自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。 從而實(shí)現(xiàn)了電源電壓為1.6V的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。
[0038] 在本實(shí)用新型的另一個(gè)實(shí)施例中本實(shí)用新型所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置， 包括五部分:分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路 模塊W及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓 值，其輸出端與計(jì)算電路模塊的輸入端相連;所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù) 成反比的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連;所述的補(bǔ)償電路模塊與計(jì)算 電路模塊的輸入端相連;所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與 自偏置結(jié)構(gòu)電路模塊的輸入端連接并輸出最終的基準(zhǔn)電壓值;所述的自偏置結(jié)構(gòu)電路模塊 用于自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊 的輸入端相連;所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。
[0039] 本實(shí)用新型在實(shí)施例中其運(yùn)算放大器為共源共柵結(jié)構(gòu)電路模塊，具體結(jié)構(gòu)如下： 第一晶體管化的基極與集電極連接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端、 第五PMOS管MPs的柵極，第二電阻R2的第二端連接第S電阻R3的第二端、第四電阻R4的第一 端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管 MPi的源極與電源Vdd相連。
[0040] 第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻Ri 的第一端，第一電阻Ri的第二端連接第六?105管1&的柵極、第=電阻化的第一端。
[OOW 第一醒OS管麗1的源極與地相連，第一醒OS管的麗1柵極連接第六PMOS管MPs的漏 極、第管麗3的漏極、第四醒OS管MN4的柵極，第一醒OS管麗1的漏極連接第二PMOS管 MP2的漏極、第二PMOS管MP2的柵極、第一 PMOS管MPi的柵極，第二PMOS管MP2的源極與電源Vdd 相連，第四NMOS管MN4的漏極與源極相連并接地。
[0042] 第二醒OS管麗2的源極與第SNMOS管MN3的源極相連并接地，第二NMOS管MN2的柵極 連接第二醒OS管麗2的漏極、第管麗3的柵極、第五PMOS管MPs的漏極，第五PMOS管MPs 的源極連接第六PMOS管MPs的源極、第SPMOS管MP3的漏極，第SPMOS管MP3的源極連接第四 PMOS管MP4的漏極，第SPMOS管MP3的柵極連接偏置電壓Vbiasi，第四PMOS管MP4的源極與電源 Vdd相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。
[0043] 所述運(yùn)算放大器電路模塊由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構(gòu)成，第二NMOS管麗2的源極與第SMTOS管 麗3的源極相連并接地，第二醒OS管麗2的柵極連接第二NMOS管麗2的漏極、第SNMOS管麗3的 柵極、第五PMOS管MPs的漏極，第五PMOS管MPs的源極連接第六PMOS管MPs的源極、第SPMOS管 MP3的漏極，第SPMOS管MP3的源極連接第四PMOS管MP4的漏極，第SPMOS管MP3的柵極連接偏 置電壓Vbiasi,第四PMOS管MP4的源極與電源Vdd相連，第四PMOS管MP4的柵極連接偏置電壓 VbIAS2 O
[0044] 所述負(fù)溫度系數(shù)電路模塊由第一晶體管化構(gòu)成，第一晶體管化的基極與集電極連 接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端，產(chǎn)生與溫度系數(shù)成反比的電壓 值。第一晶體管化基極與發(fā)射極電壓Vbei具有負(fù)溫度系數(shù)，常溫下約關(guān)
[0045] 所述正溫度系數(shù)電路模塊由第一晶體管化、第二晶體管化和第一電阻Ri組成，所述 第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻化的第一端， 第一電阻化的第二端連接運(yùn)算放大器的負(fù)向輸入端、第=電阻R3的第一端，其可W產(chǎn)生與溫 度系數(shù)成正比的電壓值。運(yùn)是因?yàn)榈谝痪w管化和第二晶體管化發(fā)射極和集電極的差值具 有正溫度系數(shù)，即
，其中n是第一晶體管化和第二晶體管化的發(fā)射極面積之 比，其中n為3。
[0046] 所述計(jì)算電路模塊由第一晶體管化和第二電阻R2、第S電阻R3和第四電阻R4組成， 所述第一晶體管化的基極與集電極連接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第 一端、第五PMOS管MPs的柵極，第二電阻R2的第二端連接第S電阻R3的第二端、第四電阻R4的 第一端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源Vdd相連，它可W將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn) 生零溫度系數(shù)的電壓值。
[0047] 所述補(bǔ)償電路模塊由第四NMOS管MN4組成，第四醒OS管動(dòng)的漏極與源極相連并接 地，第四NMOS管MN4的柵極與第一 NMOS管的麗1柵極、第SNMOS管的MN3的漏極、第六PMOS管的 MPs漏極相連，它可W保證電路環(huán)路的穩(wěn)定性。
[004引自偏置結(jié)構(gòu)電路模塊由第一醒OS管麗1、第一 PMOS管MPi和第二PMOS管MP2組成，第 一 NMOS管M化的源極接地，漏極與MP2的漏極連接再與的柵極并聯(lián)與MPi的柵極連接，其MP2 的源極與MP4的漏極及Vdd連接;第一 PMOS管MPi的源極與Vdd連接，漏極與第四電阻R4及帶隙 基準(zhǔn)源的輸出端Vbg連接，其可W自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。 從而實(shí)現(xiàn)了電源電壓為5V的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。
[0049] 在本實(shí)用新型的一個(gè)實(shí)施例中本發(fā)明所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，包括五 部分:分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊W 及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其 輸出端與計(jì)算電路模塊的輸入端相連;所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比 的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模 塊的輸入端相連;所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置 結(jié)構(gòu)電路模塊的輸入端連接并輸出最終的基準(zhǔn)電壓值;所述的自偏置結(jié)構(gòu)電路模塊用于自 動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入 端相連;所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。
[0050] 本實(shí)用新型的一個(gè)實(shí)施例中其運(yùn)算放大器為共源共柵結(jié)構(gòu)電路模塊，具體結(jié)構(gòu)如 下:第一晶體管化的基極與集電極連接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第一 端、第五PMOS管MPs的柵極，第二電阻R2的第二端連接第S電阻R3的第二端、第四電阻R4的第 一端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS 管MPi的源極與電源Vdd相連。
[0051] 第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻Ri 的第一端，第一電阻Ri的第二端連接第六?105管1&的柵極、第=電阻化的第一端。
[0化2] 第一醒OS管麗1的源極與地相連，第一醒OS管的麗1柵極連接第六PMOS管MPs的漏 極、第管麗3的漏極、第四醒OS管MN4的柵極，第一醒OS管麗1的漏極連接第二PMOS管 MP2的漏極、第二PMOS管MP2的柵極、第一 PMOS管MPi的柵極，第二PMOS管MP2的源極與電源Vdd 相連，第四NMOS管MN4的漏極與源極相連并接地。
[0化3] 第二醒OS管麗2的源極與第SNMOS管MN3的源極相連并接地，第二NMOS管MN2的柵極 連接第二醒OS管麗2的漏極、第管麗3的柵極、第五PMOS管MPs的漏極，第五PMOS管MPs 的源極連接第六PMOS管MPs的源極、第SPMOS管MP3的漏極，第SPMOS管MP3的源極連接第四 PMOS管MP4的漏極，第SPMOS管MP3的柵極連接偏置電壓Vbiasi，第四PMOS管MP4的源極與電源 Vdd相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。
[0化4] 所述運(yùn)算放大器電路模塊由第二NMOS管NM2、第SNMOS管NM3、第SPMOS管PM3、第 四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構(gòu)成，第二NMOS管麗2的源極與第SMTOS管 麗3的源極相連并接地，第二醒OS管麗2的柵極連接第二NMOS管麗2的漏極、第SNMOS管麗3的 柵極、第五PMOS管MPs的漏極，第五PMOS管MPs的源極連接第六PMOS管MPs的源極、第SPMOS管 MP3的漏極，第SPMOS管MP3的源極連接第四PMOS管MP4的漏極，第SPMOS管MP3的柵極連接偏 置電壓Vbiasi,第四PMOS管MP4的源極與電源Vdd相連，第四PMOS管MP4的柵極連接偏置電壓 VbIAS2 O
[0055] 所述負(fù)溫度系數(shù)電路模塊由第一晶體管化構(gòu)成，第一晶體管化的基極與集電極連 接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第一端，產(chǎn)生與溫度系數(shù)成反比的電壓 值。第一晶體管化基極與發(fā)射極電壓Vbei具有負(fù)溫度系數(shù)，常溫下約為
:
[0056] 所述正溫度系數(shù)電路模塊由第一晶體管化、第二晶體管化和第一電阻Ri組成，所述 第二晶體管化的基極與集電極連接并接地，第二晶體管化發(fā)射極連接第一電阻化的第一端， 第一電阻化的第二端連接運(yùn)算放大器的負(fù)向輸入端、第=電阻R3的第一端，其可W產(chǎn)生與溫 度系數(shù)成正比的電壓值。運(yùn)是因?yàn)榈谝痪w管化和第二晶體管化發(fā)射極和集電極的差值具
有正溫度系數(shù)，目[ ，其中n是第一晶體管化和第二晶體管化的發(fā)射極面積之 比，其中n為4。
[0057] 所述計(jì)算電路模塊由第一晶體管化和第二電阻R2、第S電阻R3和第四電阻R4組成， 所述第一晶體管化的基極與集電極連接并接地，第一晶體管化發(fā)射極連接第二電阻R2的第 一端、第五PMOS管MPs的柵極，第二電阻R2的第二端連接第S電阻R3的第二端、第四電阻R4的 第一端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端Vbg、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源Vdd相連，它可W將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn) 生零溫度系數(shù)的電壓值。
[0058] 所述補(bǔ)償電路模塊由第四NMOS管MN4組成，第四醒OS管動(dòng)的漏極與源極相連并接 地，第四NMOS管MN4的柵極與第一 NMOS管的麗1柵極、第SNMOS管的MN3的漏極、第六PMOS管的 MPs漏極相連，它可W保證電路環(huán)路的穩(wěn)定性。
[0059] 自偏置結(jié)構(gòu)電路模塊由第一醒OS管麗1、第一 PMOS管MPi和第二PMOS管MP2組成，第 一 NMOS管M化的源極接地，漏極與MP2的漏極連接再與的柵極并聯(lián)與MPi的柵極連接，其MP2 的源極與MP4的漏極及Vdd連接;第一 PMOS管MPi的源極與Vdd連接，漏極與第四電阻R4及帶隙 基準(zhǔn)源的輸出端Vbg連接，其可W自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。 從而實(shí)現(xiàn)了電源電壓為IOV的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。
[0060] 所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置的工作原理利用第一晶體管化的基極與集電 極相連產(chǎn)生的電壓Vbei的負(fù)溫度系數(shù)和第一晶體管化與第二晶體管化差值A(chǔ)Vbe的正溫度系 數(shù)，產(chǎn)生一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓Vbg。正溫度系數(shù)電流Iptat是通過(guò)第一電阻Ri,第一 晶體管化和第二晶體管化實(shí)現(xiàn)，具體表示為：
[0061]
[00創(chuàng)由此可知，產(chǎn)生的PTAT電流為：IPTAT = VTlnn/Ri，式中VT = kT/q，n是第一晶體管化和 第二晶體管化的發(fā)射極面積之比。另外，第二電阻R2和第=電阻R3分別位于兩條電流支路， 作用是使第一晶體管化和第二晶體管化的集電極與發(fā)射極之間的電壓Vce相等，從而保證 PTAT電流不受厄爾利電壓的影響，確保基準(zhǔn)電壓獲得較高精度和良好的溫度特性。根據(jù)W 上分析可得，帶隙基準(zhǔn)電壓為：
[0063]
[0064] 自偏置結(jié)構(gòu)中流過(guò)第一PMOS管MPi的電流值是由上述的PTAT電流來(lái)確定的，該電 流通過(guò)自偏置結(jié)構(gòu)的自身偏置作用，獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，運(yùn)就使得電源電壓 有很寬的輸入范圍。本發(fā)明所呈現(xiàn)的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源，在不增加電路復(fù)雜性的前提 下，實(shí)現(xiàn)了電源電壓為1.6V-10V的寬輸入電壓范圍，并且保持帶隙基準(zhǔn)電壓值恒定為 1.23V，極大地提高了電路的穩(wěn)定性能。
【主權(quán)項(xiàng)】
1. 一種自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，包括正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、 計(jì)算電路模塊，自偏置結(jié)構(gòu)電路模塊以及補(bǔ)償電路模塊，其特征在于:正溫度系數(shù)電路模塊 其輸出端與計(jì)算電路模塊的輸入端相連;負(fù)溫度系數(shù)電路模塊其輸出端與計(jì)算電路模塊的 另一個(gè)輸入端相連;計(jì)算電路模塊其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連接；自偏置 結(jié)構(gòu)電路模塊輸出端與正溫度系數(shù)電路模塊與負(fù)溫度系數(shù)電路模塊的輸入端連接;所述的 補(bǔ)償電路模塊與計(jì)算電路模塊相連。2. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述自偏置結(jié)構(gòu)帶 隙基準(zhǔn)源裝置還包括一個(gè)運(yùn)算放大器電路模塊。3. 根據(jù)權(quán)利要求2所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述的自偏置結(jié)構(gòu) 帶隙基準(zhǔn)源裝置結(jié)構(gòu)是第一晶體管Q:的基極與集電極連接并接地，第一晶體管&發(fā)射極連 接第二電阻R 2的第一端、第五PMOS管MP5的柵極，第二電阻辦的第二端連接第三電阻R3的第 二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準(zhǔn)源的輸出端V BC、第一 PMOS管 MP^漏極，第一 PMOS管MPi的源極與電源VDD相連;第二晶體管Q2的基極與集電極連接并接 地，第二晶體管Q 2發(fā)射極連接第一電阻心的第一端，第一電阻心的第二端連接第六PMOS管 MP6的柵極、第三電阻R3的第一端;第一 NMOS管麗!的源極與地相連，第一 NMOS管的麗!柵極連 接第六PMOS管MP6的漏極、第三NMOS管麗3的漏極、第四匪0S管MN4的柵極，第一匪0S管麗!的 漏極連接第二PMOS管MP 2的漏極、第二PMOS管MP2的柵極、第一 PMOS管MP!的柵極，第二PMOS管 MP2的源極與電源VDD相連，第四匪0S管MN4的漏極與源極相連并接地;第二NMOS管勵(lì)的源極 與第三NMOS管MN 3的源極相連并接地，第二NMOS管MN2的柵極連接第二NMOS管麗2的漏極、第 三匪0S管MN 3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP 6的源 極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管 MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極 連接偏置電壓VBIAS2。4. 根據(jù)權(quán)利要求2所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述運(yùn)算放大器電 路模塊第二NMOS管MN2的源極與第三NMOS管MN 3的源極相連并接地，第二NMOS管Mfc的柵極連 接第二匪0S管MN2的漏極、第三NMOS管MN 3的柵極、第五PMOS管MP^漏極，第五PMOS管MP5的 源極連接第六PMOS管MP 6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四 PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源 Vdd相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。5. 根據(jù)權(quán)利要求2所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述運(yùn)算放大器電 路模塊采用PMOS管差分雙端輸入，單端輸出結(jié)構(gòu)。6. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述負(fù)溫度系數(shù)電 路模塊由第一晶體管&構(gòu)成，第一晶體管&的基極與集電極連接并接地，第一晶體管&發(fā)射 極連接第二電阻R 2的第一端。7. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述正溫度系數(shù)電 路模塊由第一晶體管&、第二晶體管Q 2和第一電阻R:組成，所述第二晶體管Q2的基極與集電 極連接并接地，第二晶體管Q2發(fā)射極連接第一電阻辦的第一端，第一電阻心的第二端連接運(yùn) 算放大器的負(fù)向輸入端、第三電阻R3的第一端。8. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述計(jì)算電路模塊 由第一晶體管Qi和第二電阻R2、第三電阻R3和第四電阻R4組成，所述第一晶體管&的基極與 集電極連接并接地，第一晶體管Qi發(fā)射極連接第二電阻R2的第一端、第五PMOS管1^5的柵極， 第二電阻辦的第二端連接第三電阻R 3的第二端、第四電阻R4的第一端，第四電阻R4的第二端 連接帶隙基準(zhǔn)源的輸出端Vbc、第一 PMOS管MPi的漏極，第一 PMOS管MPi的源極與電源VDD相連。9. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述自偏置結(jié)構(gòu)電 路模塊由一個(gè)匪0S管、兩個(gè)PMOS管組成，自偏置結(jié)構(gòu)電路模塊由第一 NMOS管麗!、第一 PMOS 管MP!和第二PMOS管MP2組成，第一 NMOS管MN!的源極接地，漏極與MP^漏極連接再與1^2的柵 極并聯(lián)與MPi的柵極連接，其MP 2的源極與MP4的漏極及VDD連接;第一 PMOS管源極與VDD連 接，漏極與第四電阻R4及帶隙基準(zhǔn)源的輸出端VBC連接。10. 根據(jù)權(quán)利要求1所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源裝置，其特征在于:所述補(bǔ)償電路模 塊由第四匪OS管MN4組成，第四NMOS管MN4的漏極與源極相連并接地，第四匪OS管MN4的柵極 與第一 NMOS管的麗!柵極、第三NMOS管的MN3的漏極、第六PMOS管的MP6漏極相連。
【文檔編號(hào)】G05F1/565GK205721472SQ201620619205
【公開(kāi)日】2016年11月23日
【申請(qǐng)日】2016年6月21日
【發(fā)明人】方建平, 奚源
【申請(qǐng)人】西安電子科技大學(xué)