本發(fā)明涉及集成電路，特別涉及一種電流基準(zhǔn)源電路、芯片及電子設(shè)備。

背景技術(shù)：

1、基準(zhǔn)電流源電路是模擬電路設(shè)計(jì)中廣泛采用的一個(gè)關(guān)鍵的基本模塊，廣泛應(yīng)用于各種對(duì)性能要求比較高的模擬集成電路中，比如運(yùn)算放大器、a/d轉(zhuǎn)換器d/a轉(zhuǎn)換器等?；鶞?zhǔn)電流源電路的溫度穩(wěn)定性特別重要，它所輸出的參考電流源必須具有低的溫度系數(shù)，即低溫漂，否則集成電路的性能會(huì)隨溫度的變化而發(fā)生變化。

2、傳統(tǒng)的基準(zhǔn)電流源電路如圖1所示，帶隙基準(zhǔn)產(chǎn)生一個(gè)低溫漂的參考電壓vref并連接到運(yùn)放的正相輸入端，由于運(yùn)放的輸入具有虛短特性，所以其負(fù)相輸入端(即電阻上的電壓)電壓也等于vref，圖1中的r是一個(gè)零溫度系數(shù)電阻，其阻值不隨溫度變化而變化，所以流過(guò)r的電流(同時(shí)也是流過(guò)n1和p1的電流)為：i＝vref/r。由于vref是低溫漂的參考電壓、r是零溫度系數(shù)電阻，所以i也是一個(gè)低溫漂的電流。兩個(gè)pmos管p1和p2組成一個(gè)電流鏡，流過(guò)p2的電流等于流過(guò)p1的電流，所以從ibias端口輸出的基準(zhǔn)電流也將是一個(gè)低溫漂電流。

3、圖1所示的基準(zhǔn)電流源電路傳統(tǒng)方案，雖然能夠產(chǎn)生一個(gè)高精度低溫漂的基準(zhǔn)電流，但是電路比較復(fù)雜，占用面積較大，成本比較高。

4、需要說(shuō)明的是，公開(kāi)于該發(fā)明背景技術(shù)部分的信息僅僅旨在加深對(duì)本發(fā)明一般背景技術(shù)的理解，而不應(yīng)當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域技術(shù)人員所公知的現(xiàn)有技術(shù)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種電流基準(zhǔn)源電路、芯片及電子設(shè)備，以解決現(xiàn)有方案的電路復(fù)雜、占用面積大，成本高的問(wèn)題。

2、為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種電流基準(zhǔn)源電路，包括第一電流鏡、第二電流鏡、第三電流鏡和第四電流鏡，所述第一電流鏡和所述第二電流鏡的電流輸入端均與電源電壓相連，且所述第一電流鏡和所述第二電流鏡的鏡像電流輸出端共接并接至所述第三電流鏡的參考電流輸入端，所述第一電流鏡和所述第二電流鏡的鏡像電流輸出端輸出的電流之間具有第一預(yù)設(shè)比例，所述第三電流鏡的鏡像電流輸出端用于輸出基準(zhǔn)電流；所述第四電流鏡包括：

3、第一npn三極管，所述第一npn三極管的基極與集電極互連，所述第一npn三極管的基極作為參考電流輸入端，所述第一npn三極管的基極還與所述電源電壓相連；

4、第三npn三極管，所述第三npn三極管與所述第一npn三極管的基極互連，所述第三npn三極管的集電極與所述第一電流鏡的參考電流輸出端相連，所述第一npn三極管的發(fā)射極連接第二npn三極管的集電極；另外：

5、所述第三npn三極管的發(fā)射極連接第四npn三極管的集電極，所述第二npn三極管的基極與所述第四npn三極管的集電極相連，所述第四npn三極管和所述第二npn三極管的集電極相連，所述第二npn三極管和第四npn三極管的發(fā)射極均接地，所述第二電流鏡的參考電流輸出端與第五npn三極管的集電極相連，所述第五npn三極管的基極與所述第三npn三極管相連，所述第五npn三極管的發(fā)射極接地；

6、其中，所述第一npn三極管、所述第二npn三極管、所述第三npn三極管、所述第四npn三極管和所述第五npn三極管的飽和電流之間具有第二預(yù)設(shè)比例。

7、優(yōu)選地，所述第一npn三極管、第二npn三極管、第三npn三極管、第四npn三極管和第五npn三極管的飽和電流之間的第二預(yù)設(shè)比例為m:1:1:n:1。

8、優(yōu)選地，所述第一電流鏡包括第一pmos管和第二pmos管，所述第一pmos管和所述第二pmos管的柵極互連，所述第一pmos管和所述第二pmos管的源極分別作為參考電流輸入端和鏡像電流輸入端，連接至所述電源電壓，所述第一pmos管的漏極和柵極共接至所述第三npn三極管的集電極，所述第二pmos管的漏極作為鏡像電流輸出端。

9、優(yōu)選地，所述第二電流鏡包括第三pmos管和第四pmos管，所述第三pmos管和所述第四pmos管的柵極互連，所述第三pmos管和所述第四pmos管的源極分別作為參考電流輸入端和鏡像電流輸入端，連接至所述電源電壓，所述第三pmos管的漏極和柵極共接至所述第五npn三極管的集電極，所述第四pmos管的漏極作為鏡像電流輸出端。

10、優(yōu)選地，所述第三電流鏡包括第一nmos管和第二nmos管，所述第一nmos管和所述第二nmos管的柵極互連，所述第一nmos管的漏極和柵極互連，且柵極作為參考電流輸入端，所述第一nmos管和所述第二nmos管的源極共接并接地，所述第二nmos管的漏極作為鏡像電流輸出端。

11、優(yōu)選地，所述第一npn三極管的基極與集電極相接的一端還通過(guò)第一電阻與所述電源電壓相連。

12、優(yōu)選地，所述第四npn三極管的發(fā)射極與第二電阻的第一端相連，所述第二電阻的第二端接地。

13、優(yōu)選地，所述第五npn三極管的發(fā)射極通過(guò)第三電阻接地。

14、一種芯片，包括上述的電流基準(zhǔn)源電路。

15、一種電子設(shè)備，包括上述的電流基準(zhǔn)源電路。

16、在本發(fā)明提供的電流基準(zhǔn)源電路，通過(guò)設(shè)置第一電流鏡和第二電流鏡之間輸出電流的比例關(guān)系，并根據(jù)第一npn三極管npn1、第二npn三極管npn2、第三npn三極管npn3、第四npn三極管npn4和第五npn三極管npn5的飽和電流之間的第二預(yù)設(shè)比例，利用npn三極管本身的特性以及電流鏡輸入輸出電流之間的關(guān)系，從而在第三電流鏡的鏡像電流輸出端ibias輸出零溫度系數(shù)的電流，且提供的電流基準(zhǔn)源電路的結(jié)構(gòu)簡(jiǎn)單、占用面積小、成本低。

17、本發(fā)明提供的芯片及電子設(shè)備與本發(fā)明提供的電流基準(zhǔn)源電路屬于同一發(fā)明構(gòu)思，因此，本發(fā)明提供的芯片及電子設(shè)備至少具有本發(fā)明提供的電流基準(zhǔn)源電路的所有優(yōu)點(diǎn)，在此不再贅述。進(jìn)一步的，利用npn三極管本身的特性以及電流鏡輸入輸出電流之間的關(guān)系，設(shè)置第一電流鏡和第二電流鏡之間輸出電流的比例關(guān)系以及npn三極管飽和電流之間的比例關(guān)系，形成結(jié)構(gòu)簡(jiǎn)單的電流基準(zhǔn)源電路，能夠輸出零溫度系數(shù)的電流，并且具有面積小、成本低的優(yōu)點(diǎn)。

技術(shù)特征：

1.一種電流基準(zhǔn)源電路，其特征在于，包括第一電流鏡、第二電流鏡、第三電流鏡和第四電流鏡，所述第一電流鏡和所述第二電流鏡的電流輸入端均與電源電壓相連，且所述第一電流鏡和所述第二電流鏡的鏡像電流輸出端共接并接至所述第三電流鏡的參考電流輸入端，所述第一電流鏡和所述第二電流鏡的鏡像電流輸出端輸出的電流之間具有第一預(yù)設(shè)比例，所述第三電流鏡的鏡像電流輸出端用于輸出基準(zhǔn)電流；所述第四電流鏡包括：

2.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第一npn三極管、第二npn三極管、第三npn三極管、第四npn三極管和第五npn三極管的飽和電流之間的第二預(yù)設(shè)比例為m:1:1:n:1。

3.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第一電流鏡包括第一pmos管和第二pmos管，所述第一pmos管和所述第二pmos管的柵極互連，所述第一pmos管和所述第二pmos管的源極分別作為參考電流輸入端和鏡像電流輸入端，連接至所述電源電壓，所述第一pmos管的漏極和柵極共接至所述第三npn三極管的集電極，所述第二pmos管的漏極作為鏡像電流輸出端。

4.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第二電流鏡包括第三pmos管和第四pmos管，所述第三pmos管和所述第四pmos管的柵極互連，所述第三pmos管和所述第四pmos管的源極分別作為參考電流輸入端和鏡像電流輸入端，連接至所述電源電壓，所述第三pmos管的漏極和柵極共接至所述第五npn三極管的集電極，所述第四pmos管的漏極作為鏡像電流輸出端。

5.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第三電流鏡包括第一nmos管和第二nmos管，所述第一nmos管和所述第二nmos管的柵極互連，所述第一nmos管的漏極和柵極互連，且柵極作為參考電流輸入端，所述第一nmos管和所述第二nmos管的源極共接并接地，所述第二nmos管的漏極作為鏡像電流輸出端。

6.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第一npn三極管的基極與集電極相接的一端還通過(guò)第一電阻與所述電源電壓相連。

7.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第四npn三極管的發(fā)射極與第二電阻的第一端相連，所述第二電阻的第二端接地。

8.如權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述第五npn三極管的發(fā)射極通過(guò)第三電阻接地。

9.一種芯片，其特征在于，包括如權(quán)利要求1-8任一項(xiàng)所述的電流基準(zhǔn)源電路。

10.一種電子設(shè)備，其特征在于，包括如權(quán)利要求1-8任一項(xiàng)所述的電流基準(zhǔn)源電路。

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種電流基準(zhǔn)源電路、芯片及電子設(shè)備，屬于集成電路技術(shù)領(lǐng)域，該電流基準(zhǔn)源電路，包括第一電流鏡、第二電流鏡、第三電流鏡和第四電流鏡，第一電流鏡和第二電流鏡的電流輸入端均與電源電壓相連，第一電流鏡和第二電流鏡的鏡像電流輸出端輸出的電流之間具有第一預(yù)設(shè)比例；第一NPN三極管、第二NPN三極管、第三NPN三極管、第四NPN三極管和第五NPN三極管的飽和電流之間具有第二預(yù)設(shè)比例。設(shè)置第一電流鏡和第二電流鏡之間輸出電流的比例關(guān)系以及NPN三極管飽和電流之間的關(guān)系，形成結(jié)構(gòu)簡(jiǎn)單的電流基準(zhǔn)源電路，并且具有面積小、成本低的優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：周健,王帥旗,張代中
受保護(hù)的技術(shù)使用者：杰平方半導(dǎo)體（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15