專利名稱：切換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種切換電路。
背景技術(shù)：
隨著手持裝置如平板手持電腦的普及流行，用戶私密安全方面受到越來(lái)越多人的重視，特別是商務(wù)人士的機(jī)密信息，希望得到很好的保護(hù)。雙系統(tǒng)由此產(chǎn)生，用戶可以把資料進(jìn)行分類，存放在兩個(gè)獨(dú)立的系統(tǒng)中，ー個(gè)系統(tǒng)存放重要信息，一個(gè)系統(tǒng)平常普通使用，需要調(diào)用重要信息的時(shí)候，才通過(guò)切換系統(tǒng)調(diào)用不同的資料。但是，現(xiàn)在的切換均是通過(guò)軟件來(lái)實(shí)現(xiàn)，仍然具有一定的安全隱患。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種通過(guò)硬件實(shí)現(xiàn)系統(tǒng)切換的切換電路。一切換電路，用于切換一第一存儲(chǔ)器及一第二存儲(chǔ)器，所述切換電路包括一開(kāi)關(guān)、ー控制電路及一開(kāi)關(guān)控制芯片，所述開(kāi)關(guān)與控制電路相連，所述控制電路與第一存儲(chǔ)器及第二存儲(chǔ)器均相連，以根據(jù)所述開(kāi)關(guān)的動(dòng)作選擇性的為第一存儲(chǔ)器及第ニ存儲(chǔ)器提供工作電源；所述控制電路還與開(kāi)關(guān)控制芯片相連，所述開(kāi)關(guān)控制芯片與ー處理器芯片相連，所述控制電路還用于根據(jù)開(kāi)關(guān)的動(dòng)作控制所述處理器芯片與第一存儲(chǔ)器或第二存儲(chǔ)器之間的數(shù)據(jù)傳輸。上述切換電路通過(guò)控制電路根據(jù)開(kāi)關(guān)的動(dòng)作選擇性的將電源傳送至第一存儲(chǔ)器和第二存儲(chǔ)器，還控制處理器芯片與第一存儲(chǔ)器或第二存儲(chǔ)器之間的數(shù)據(jù)傳輸，從而實(shí)現(xiàn)了通過(guò)硬件來(lái)切換系統(tǒng)的功能。


圖I是本發(fā)明切換電路的較佳實(shí)施方式的方框圖。圖2-圖7為圖I中切換電路的電路圖。主要元件符號(hào)說(shuō)明
第一存儲(chǔ)器[ 第二存儲(chǔ)器200
開(kāi)關(guān)10；
控制電路12
第一子控制電路 120:
第二子控制電路 122
開(kāi)關(guān)控制芯片 15；
處理器芯片18_
三極管_Q1、Q2_
場(chǎng)效應(yīng)管_Q3、Q4_^
電阻:R1-R11、R17、R19 :
電容扣1-C6:
如下具體實(shí)施方式
將結(jié)合上述附圖進(jìn)ー步說(shuō)明本發(fā)明。
具體實(shí)施例方式下面結(jié)合附圖及較佳實(shí)施方式對(duì)本發(fā)明作進(jìn)ー步詳細(xì)描述
請(qǐng)參考圖1，本發(fā)明切換電路用于在存放有不同數(shù)據(jù)的第一存儲(chǔ)器100及第ニ存儲(chǔ)器200之間進(jìn)行切換,所述切換電路的較佳實(shí)施方式包括ー開(kāi)關(guān)10、ー控制電路12、一開(kāi)關(guān)控制芯片15及ー處理器芯片18。所述開(kāi)關(guān)10與控制電路12相連，所述控制電路12與第一存儲(chǔ)器100及第ニ存儲(chǔ)器200均相連，以根據(jù)開(kāi)關(guān)10的動(dòng)作選擇性的將電源16傳送至第一存儲(chǔ)器100和第二存儲(chǔ)器200。所述控制電路12還與開(kāi)關(guān)控制芯片15相連，所述開(kāi)關(guān)控制芯片15與處理器芯片18相連，所述控制電路12還用于根據(jù)開(kāi)關(guān)10的動(dòng)作控制處理器芯片18與第一存儲(chǔ)器 100或第二存儲(chǔ)器200之間的數(shù)據(jù)傳輸。請(qǐng)繼續(xù)參考圖2，所述開(kāi)關(guān)10為ー單刀雙擲開(kāi)關(guān)，所述控制電路12包括一第一子控制電路120及一第二子控制電路122。所述開(kāi)關(guān)10的動(dòng)端2與通過(guò)ー電阻Rl與一 3. 3V電壓源相連，第一不動(dòng)端I與第一子控制電路120相連，第二不動(dòng)端3與第二子控制電路122相連。當(dāng)所述開(kāi)關(guān)10的第一不動(dòng)端I與動(dòng)端2相連時(shí)，所述第一子控制電路120為第一存儲(chǔ)器100提供工作電源，且使得所述處理器芯片18與第一存儲(chǔ)器100之間進(jìn)行數(shù)據(jù)傳輸；當(dāng)所述開(kāi)關(guān)10的第二不動(dòng)端3與動(dòng)端2相連時(shí)，所述第二子控制電路122為第二存儲(chǔ)器200提供工作電源，且使得所述處理器芯18片與第二存儲(chǔ)器200之間進(jìn)行數(shù)據(jù)傳輸。所述第一子控制電路120包括一三極管Ql及一場(chǎng)效應(yīng)管Q3，所述第二子控制電路122包括一三極管Q2及一場(chǎng)效應(yīng)管Q4。所述開(kāi)關(guān)10的第一不動(dòng)端I通過(guò)ー電阻R2接地，還通過(guò)ー電阻R3與三極管Ql的基極相連，第二不動(dòng)端3通過(guò)ー電阻R4接地，還通過(guò)ー電阻R5與三極管Q2的基極相連。所述三極管Ql的發(fā)射極接地，集電極通過(guò)ー電阻R6與場(chǎng)效應(yīng)管Q3的柵極相連，還通過(guò)電阻R7及R17與3. 3V電壓源相連，所述電阻R7及R17之間的節(jié)點(diǎn)還通過(guò)ー電容Cl接地。所述場(chǎng)效應(yīng)管Q3的源極與電阻R7及R17之間的節(jié)點(diǎn)相連，漏極通過(guò)ー電容C2接地，還直接與第一存儲(chǔ)器100的電源端VCCO及VCCl相連(見(jiàn)圖5)，以輸出一第一電源信號(hào)ND_PWR1給第一存儲(chǔ)器100。ー電容C3與電容C2并聯(lián)連接。所述三極管Q2的發(fā)射極接地，集電極通過(guò)ー電阻R8與場(chǎng)效應(yīng)管Q4的柵極相連，還通過(guò)電阻R9及R19與3.3V電壓源相連，所述3. 3V電壓源還通過(guò)ー電容C4接地。所述場(chǎng)效應(yīng)管Q4的源極與電阻R9與R19之間的節(jié)點(diǎn)相連，漏極通過(guò)ー電容C5接地，還直接與第二存儲(chǔ)器200的電源端VCCO及VCCl相連(見(jiàn)圖6)，以輸出一第二電源信號(hào)ND_PWR2給第ニ存儲(chǔ)器200。ー電容C6與電容C5并聯(lián)連接。所述場(chǎng)效應(yīng)管Q4的漏極還依次通過(guò)電阻RlO及Rll接地，所述電阻RlO及Rll之間的節(jié)點(diǎn)輸出ー控制信號(hào)SW。請(qǐng)繼續(xù)參考圖3至圖7，所述開(kāi)關(guān)控制芯片15包括一第一控制芯片150及一第二控制芯片152，所述第一控制芯片150及第ニ控制芯片152的電源端VCC分別通過(guò)電阻R12及R13與3. 3V電壓源相連，還分別通過(guò)電容C7及C8接地，控制端S均與電阻RlO及Rll之間的節(jié)點(diǎn)相連，以接收所述控制信號(hào)SW，接地端GNDl及GND2均接地，使能端0E#分別通過(guò)電阻R14及R15接地。所述第一控制芯片150的數(shù)據(jù)端IA至4A對(duì)應(yīng)與處理器芯片18的數(shù)據(jù)端Tl至T4相連，所述第二控制芯片152的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與處理器芯片18的數(shù)據(jù)端Τ5至Τ8相連。所述第一控制芯片150的數(shù)據(jù)端IBl至4Β1對(duì)應(yīng)與第一存儲(chǔ)器100的數(shù)據(jù)端DQO至DQ3相連，所述第二控制芯片152的數(shù)據(jù)端IBl至4Β1對(duì)應(yīng)與第一存儲(chǔ)器100的數(shù)據(jù)端DQ4至DQ7相連。所述第一控制芯片150的數(shù)據(jù)端1Β2至4Β2對(duì)應(yīng)與第二存儲(chǔ)器200的數(shù)據(jù)端DQO至DQ3相連，所述第二控制芯片152的數(shù)據(jù)端1Β2至4Β2對(duì)應(yīng)與第二存儲(chǔ)器200的數(shù)據(jù)端DQ4-DQ7相連。所述第一存儲(chǔ)器100、第二存儲(chǔ)器200及處理器芯片18的其他引腳由于與本發(fā)明無(wú)關(guān)，故未示。下面將對(duì)上述切換電路的工作原理進(jìn)行說(shuō)明
當(dāng)用戶將開(kāi)關(guān)10擲向第一不動(dòng)端I時(shí)，所述三極管Ql的基極為高電平，三極管Q2的基極為低電平。此時(shí)，所述三極管Ql導(dǎo)通，隨之場(chǎng)效應(yīng)管Q3也導(dǎo)通，此時(shí)，所述場(chǎng)效應(yīng)管Q3的漏極將輸出高電平信號(hào)，所述第一存儲(chǔ)器100得電開(kāi)始工作。同時(shí)，所述三極管Q2不導(dǎo)通，所述場(chǎng)效應(yīng)管Q4也不導(dǎo)通，從而使得其漏極輸出低電平信號(hào)，所述第二存儲(chǔ)器200不得 電。同時(shí)，所述場(chǎng)效應(yīng)管Q4輸出低電平信號(hào)進(jìn)ー步使得第一控制芯片150及第ニ控制芯片152的控制端S均接收到低電平信號(hào)。根據(jù)控制芯片的工作原理，當(dāng)其使能端0E#及控制端S均接收低電平信號(hào)時(shí)，該控制芯片的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與其數(shù)據(jù)端IBl至4Β1連通。由于所述第一控制芯片150及第ニ控制芯片152的使能端0E#接地，其一直接收低電平信號(hào)，因此此時(shí)第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與各自的數(shù)據(jù)端IBl至4Β1連通。同時(shí)由于所述第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與處理器芯片18的數(shù)據(jù)端Tl至Τ8相連，第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端IBl至4Β1則對(duì)應(yīng)與第一存儲(chǔ)器100的數(shù)據(jù)端DQO至DQ7相連，如此則可使得第一存儲(chǔ)器100與處理器芯片18之間實(shí)現(xiàn)數(shù)據(jù)交換。也就是說(shuō)，此時(shí)所述處理器芯片18訪問(wèn)存儲(chǔ)于第一存儲(chǔ)器100內(nèi)的數(shù)據(jù)而不訪問(wèn)存儲(chǔ)于第二存儲(chǔ)器200內(nèi)的數(shù)據(jù)。同理，當(dāng)用戶將開(kāi)關(guān)10擲向第二不動(dòng)端3時(shí)，所述三極管Ql的基極為低電平，三極管Q2的基極為高電平。此時(shí)，所述三極管Ql截止，場(chǎng)效應(yīng)管Q3也截止，此時(shí)，所述場(chǎng)效應(yīng)管Q3的漏極將輸出低電平信號(hào)，所述第一存儲(chǔ)器100失電。同時(shí)，所述三極管Q2導(dǎo)通，隨之所述場(chǎng)效應(yīng)管Q4也導(dǎo)通，從而使得其漏極輸出高電平信號(hào)，所述第二存儲(chǔ)器200得電開(kāi)始工作。同時(shí)，所述場(chǎng)效應(yīng)管Q4輸出高電平信號(hào)進(jìn)ー步使得第一控制芯片150及第ニ控制芯片152的控制端S均接收到高電平信號(hào)。根據(jù)控制芯片的工作原理，當(dāng)其使能端0E#接收低電平信號(hào)、控制端S接收高電平信號(hào)時(shí)，該控制芯片的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與其數(shù)據(jù)端1Β2至4Β2連通。由于所述第一控制芯片150及第ニ控制芯片152的使能端0E#接地，其一直接收低電平信號(hào)，因此此時(shí)第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與各自的數(shù)據(jù)端1Β2至4Β2連通。同時(shí)由于所述第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端IA至4Α對(duì)應(yīng)與處理器芯片18的數(shù)據(jù)端Tl至Τ8相連，第一控制芯片150及第ニ控制芯片152的數(shù)據(jù)端1Β2至4Β2則對(duì)應(yīng)與第二存儲(chǔ)器200的數(shù)據(jù)端DQO至DQ7相連，如此則可使得第二存儲(chǔ)器200與處理器芯片18之間實(shí)現(xiàn)數(shù)據(jù)交換。也就是說(shuō)，此時(shí)所述處理器芯片18訪問(wèn)存儲(chǔ)于第二存儲(chǔ)器200內(nèi)的數(shù)據(jù)而不訪問(wèn)存儲(chǔ)于第一存儲(chǔ)器100內(nèi)的數(shù)據(jù)。當(dāng)然，其他實(shí)施方式中還可包括更多的存儲(chǔ)器，當(dāng)需要在多個(gè)存儲(chǔ)器之間進(jìn)行切換時(shí)，其工作原理與在第一存儲(chǔ)器100及第ニ存儲(chǔ)器200之間進(jìn)行切換的原理相 同。
權(quán)利要求
1.ー種切換電路，用于切換一第一存儲(chǔ)器及一第二存儲(chǔ)器，所述切換電路包括一開(kāi)關(guān)、ー控制電路及一開(kāi)關(guān)控制芯片，所述開(kāi)關(guān)與控制電路相連，所述控制電路與第一存儲(chǔ)器及第二存儲(chǔ)器均相連，以根據(jù)所述開(kāi)關(guān)的動(dòng)作選擇性的為第一存儲(chǔ)器及第ニ存儲(chǔ)器提供工作電源；所述控制電路還與開(kāi)關(guān)控制芯片相連，所述開(kāi)關(guān)控制芯片與ー處理器芯片相連，所述控制電路還用于根據(jù)開(kāi)關(guān)的動(dòng)作控制所述處理器芯片與第一存儲(chǔ)器或第二存儲(chǔ)器之間的數(shù)據(jù)傳輸。
2.如權(quán)利要求I所述的切換電路，其特征在于所述開(kāi)關(guān)為ー單刀雙擲開(kāi)關(guān)，所述控制電路包括一第一子控制電路及一第二子控制電路，所述單刀雙擲開(kāi)關(guān)的動(dòng)端與一電壓源相連，第一不動(dòng)端與第一子控制電路相連，第二不動(dòng)端與第二子控制電路相連，當(dāng)所述開(kāi)關(guān)的第一不動(dòng)端與其動(dòng)端相連時(shí)，所述第一子控制電路為第一存儲(chǔ)器提供工作電源，且使得所述處理器芯片與第一存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；當(dāng)所述開(kāi)關(guān)的第二不動(dòng)端與其動(dòng)端相連時(shí)，所述第二子控制電路為第二存儲(chǔ)器提供工作電源，且使得所述處理器芯片與第二存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸。
3.如權(quán)利要求2所述的切換電路，其特征在于所述第一處理電路包括一第一三極管及一第一場(chǎng)效應(yīng)管，所述第二處理電路包括一第二三極管及一第二場(chǎng)效應(yīng)管，所述第一三極管的基極通過(guò)一第一電阻與所述單刀雙擲開(kāi)關(guān)的第一不動(dòng)端相連，發(fā)射極接地，集電極通過(guò)ー第二電阻與第一場(chǎng)效應(yīng)管的柵極相連，第一場(chǎng)效應(yīng)管的源極與所述電壓源相連，漏極與第一存儲(chǔ)器的電源端相連；所述第二三極管的基極通過(guò)一第三電阻與所述單刀雙擲開(kāi)關(guān)的第二不動(dòng)端相連，發(fā)射極接地，集電極通過(guò)ー第四電阻與第二場(chǎng)效應(yīng)管的柵極相連，第ニ場(chǎng)效應(yīng)管的源極與電壓源相連，漏極與第二存儲(chǔ)器的電源端以及開(kāi)關(guān)控制芯片相連。
4.如權(quán)利要求I所述的切換電路，其特征在于所述開(kāi)關(guān)控制芯片包括一第一控制芯片及ー第二控制芯片，所述第一及第ニ控制芯片的控制端均與控制電路相連，使能端均接地，所述第一控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與所述處理器芯片的第一組數(shù)據(jù)端相連，所述第一控制芯片的第二組數(shù)據(jù)端對(duì)應(yīng)與第一存儲(chǔ)器的第一組數(shù)據(jù)端相連，所述第一控制芯片的第三組數(shù)據(jù)端對(duì)應(yīng)與第一存儲(chǔ)器的第二組數(shù)據(jù)端相連，所述第二控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與所述處理器芯片的第二組數(shù)據(jù)端相連，所述第二控制芯片的第二組數(shù)據(jù)端對(duì)應(yīng)與第二存儲(chǔ)器的第一組數(shù)據(jù)端相連，所述第二控制芯片的第三組數(shù)據(jù)端對(duì)應(yīng)與第二存儲(chǔ)器的第二組數(shù)據(jù)端相連；當(dāng)所述第一控制芯片的控制端接收低電平時(shí)，所述第一控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與其第二組數(shù)據(jù)端相連，當(dāng)所述第一控制芯片的控制端接收高電平時(shí)，所述第一控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與其第三組數(shù)據(jù)端相連；當(dāng)所述第二控制芯片的控制端接收低電平時(shí)，所述第二控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與其第二組數(shù)據(jù)端相連，當(dāng)所述第二控制芯片的控制端接收高電平時(shí)，所述第二控制芯片的第一組數(shù)據(jù)端對(duì)應(yīng)與其第三組數(shù)據(jù)端相連。
全文摘要
一種切換電路，用于切換一第一存儲(chǔ)器及一第二存儲(chǔ)器，所述切換電路包括一開(kāi)關(guān)、一控制電路及一開(kāi)關(guān)控制芯片，所述開(kāi)關(guān)與控制電路相連，所述控制電路與第一存儲(chǔ)器及第二存儲(chǔ)器均相連，以根據(jù)所述開(kāi)關(guān)的動(dòng)作選擇性的為第一存儲(chǔ)器及第二存儲(chǔ)器提供工作電源；所述控制電路還與開(kāi)關(guān)控制芯片相連，所述開(kāi)關(guān)控制芯片與一處理器芯片相連，所述控制電路還用于根據(jù)開(kāi)關(guān)的動(dòng)作控制所述處理器芯片與第一存儲(chǔ)器或第二存儲(chǔ)器之間的數(shù)據(jù)傳輸。上述切換電路可通過(guò)硬件來(lái)實(shí)現(xiàn)第一存儲(chǔ)器及第二存儲(chǔ)器之間的切換。
文檔編號(hào)G06F19/00GK102722631SQ20111007681
公開(kāi)日2012年10月10日 申請(qǐng)日期2011年3月29日 優(yōu)先權(quán)日2011年3月29日
發(fā)明者王茂森 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司