一種提取電路寄生參數(shù)的方法
【專利摘要】本發(fā)明涉及一種提取電路寄生參數(shù)的方法，其包括：建立芯片級(jí)集成電路的三維模型；對(duì)該三維模型進(jìn)行邏輯操作并設(shè)置該三維模型中的層參量；設(shè)置電流流入/流出位置，編輯運(yùn)行條件和監(jiān)視進(jìn)度，使得三維模型建立和芯片電路寄生參數(shù)提取自動(dòng)化；開始仿真該芯片電路，并提取相應(yīng)的芯片電路寄生參數(shù)。將計(jì)算所得的寄生參數(shù)，反饋到集成電路設(shè)計(jì)過程，可以更加準(zhǔn)確地估計(jì)該芯片電路的延時(shí)，從而避免實(shí)際延時(shí)與預(yù)計(jì)延時(shí)相差較大的情況。確保芯片的工作頻率能夠達(dá)到額定運(yùn)行狀態(tài)，并且該芯片能夠正常工作。
【專利說明】一種提取電路寄生參數(shù)的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及分析芯片級(jí)集成電路的【技術(shù)領(lǐng)域】，特別是涉及一種頻率在5GHz以下、精度要求高并且包含電感參量的芯片級(jí)集成電路的寄生參數(shù)提取方法。

【背景技術(shù)】
[0002]隨著集成電路工藝節(jié)點(diǎn)的不斷縮小，器件結(jié)構(gòu)也推陳出新，集成電路設(shè)計(jì)中的寄生效應(yīng)除了對(duì)芯片的信號(hào)完整性，可靠性造成影響外，對(duì)信號(hào)時(shí)序、噪音和功耗方面的影響也不斷增大。因此，在進(jìn)行寄生參數(shù)提取時(shí)，提取參數(shù)要求得精度越來越高。相比于傳統(tǒng)
2.5維幾何圖形提取的方法，利用場求解器直接對(duì)3維電路結(jié)構(gòu)進(jìn)行全波電磁場仿真，求解出的寄生參數(shù)精度更高。但當(dāng)電路規(guī)模較大時(shí)，全波場求解花費(fèi)的時(shí)間成本也是相當(dāng)高的。因此，對(duì)提取精度和提取時(shí)間的兩方面折衷后，采用Q3D extractor對(duì)3維電路結(jié)構(gòu)的電場和磁場分別建立方程求解的準(zhǔn)靜態(tài)電磁場仿真提取寄生參數(shù)的方法，既能提高提取精度，也使仿真時(shí)間不至于過長。另外，采用分布式計(jì)算，超級(jí)計(jì)算機(jī)等技術(shù)也大大提高了其運(yùn)算能力和速度，使得追求更高的精度成為可能。
[0003]中國專利申請(qǐng)CN 103164572 A公開了一種用于集成電路互連線寄生電容的建模方法。所述的建模方法為:針對(duì)一個(gè)給定互連線結(jié)構(gòu)，用有限元法求其寄生電容的一階、二階敏感度，建立對(duì)應(yīng)的二階寄生電容基礎(chǔ)表達(dá)式，并用所述表達(dá)式計(jì)算設(shè)計(jì)尺寸參數(shù)有效范圍內(nèi)若干計(jì)算點(diǎn)的寄生電容初值，再用有限元場求解器直接算出這些計(jì)算點(diǎn)的寄生電容值，把相同點(diǎn)的這兩個(gè)電容值相減，得到一系列誤差值，用這些誤差值擬合出一個(gè)誤差修正表達(dá)式，把此誤差修正表達(dá)式疊加到之前得到的二階寄生電容基礎(chǔ)表達(dá)式上，最終得到所述互連線結(jié)構(gòu)更為精確的寄生電容表達(dá)式。然而，此發(fā)明的建模方法所針對(duì)的對(duì)象是集成電路中的任一互連線結(jié)構(gòu)，然后通過有限元場求解器計(jì)算若干計(jì)算點(diǎn)之間的寄生電容，即經(jīng)過正交驗(yàn)證后的計(jì)算點(diǎn)之間的寄生電容，各個(gè)元器件之間以及各互連線之間的連接所造成的寄生參數(shù)誤差通過修正誤差來避免，由此得到的寄生電容表達(dá)式的誤差將取決于修正誤差的精度；另外，此發(fā)明只能夠應(yīng)用于提取寄生電容的情況，各元器件之間的派生電感以及集成電路的寄生電感則不能通過此方法所得的計(jì)算公式來確定。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種在較短的時(shí)間內(nèi)提取更高精度的芯片級(jí)寄生參數(shù)的方法。具體地，本發(fā)明可以通過建立一套適用于Q3D接口的Python腳本，可針對(duì)不同工藝、不同結(jié)構(gòu)的集成電路物理設(shè)計(jì)提取寄生參數(shù)，可操作性和可重復(fù)性強(qiáng)。
[0005]本發(fā)明的目的可以通過一種提取電路寄生參數(shù)的方法來實(shí)現(xiàn)，具體包括以下步驟:
[0006](I)根據(jù)芯片電路的物理設(shè)計(jì)，讀取該芯片電路的二維版圖；
[0007](2)根據(jù)該二維版圖以及該電路的高度和/或厚度信息，建立相對(duì)應(yīng)的芯片電路的三維模型，其中該芯片電路的各元器件在該三維模型中表示為若干不同的層；
[0008](3)對(duì)該三維模型執(zhí)行邏輯操作并賦予屬性參量；
[0009](4)根據(jù)該物理設(shè)計(jì)，設(shè)置該三維模型的電流流入/流出位置；
[0010](5)啟動(dòng)場求解器，仿真該芯片電路的運(yùn)行情況，并提取該芯片電路的寄生參數(shù)。
[0011]在一實(shí)施例中，步驟(3)中的該邏輯操作包括平移該層、擴(kuò)展該層、邏輯相交/相減該層的重疊部分、以及合并同類型的該層。
[0012]在一實(shí)施例中，步驟(3)中的該邏輯操作包括根據(jù)該物理設(shè)計(jì)，在該三維模型中添加相對(duì)應(yīng)的介質(zhì)層和鈍化層。
[0013]在一實(shí)施例中，步驟(3)中的該屬性參量根據(jù)該芯片電路的導(dǎo)體材質(zhì)進(jìn)行賦值。
[0014]在一實(shí)施例中，步驟(4)中的該電流流入/流出位置為該芯片電路的輸入/輸出引線。
[0015]在一實(shí)施例中，步驟(5)中的該寄生參數(shù)包括電容矩陣、所測導(dǎo)體的電感、電阻，所述寄生參數(shù)構(gòu)成等效電路模型。
[0016]在一實(shí)施例中，該方法進(jìn)一步包括:設(shè)置仿真模擬過程的運(yùn)行條件和監(jiān)視進(jìn)度，該芯片電路根據(jù)該運(yùn)行條件自動(dòng)建立相應(yīng)的三維模型并開始仿真模擬過程，根據(jù)該監(jiān)視進(jìn)度檢查所述仿真模擬過程是否存在錯(cuò)誤；若該仿真模擬過程發(fā)生錯(cuò)誤時(shí)，該場求解器自動(dòng)發(fā)出錯(cuò)誤警報(bào)，并輸出當(dāng)前計(jì)算結(jié)果和錯(cuò)誤位置。

【專利附圖】

【附圖說明】
[0017]圖1是根據(jù)本發(fā)明實(shí)施例的方法流程圖。

【具體實(shí)施方式】
[0018]下面將結(jié)合附圖以及具體實(shí)施方法來詳細(xì)說明本發(fā)明，在本發(fā)明的示意性實(shí)施及說明用來解釋本發(fā)明，但并不作為對(duì)本發(fā)明的限定。
[0019]如圖1所示，在步驟I中，使用者可以根據(jù)芯片級(jí)集成電路的具體物理設(shè)計(jì)，讀取該芯片電路的二維版圖文件。在本實(shí)施例中，由于GDS文件是集成電路版圖設(shè)計(jì)中最常用的用語言描述圖形數(shù)據(jù)的文件格式，因此GDS文件作為標(biāo)準(zhǔn)單元模型而被讀取。其中，標(biāo)準(zhǔn)單元是指IC半定制設(shè)計(jì)中的已經(jīng)經(jīng)過驗(yàn)證的邏輯單元電路，例如與非門電路、加法器電路等。更復(fù)雜的芯片級(jí)集成電路則可采用不同的標(biāo)準(zhǔn)單元搭建而成，在設(shè)計(jì)芯片級(jí)集成電路的版圖時(shí)，可以通過合理組合標(biāo)準(zhǔn)單元的GDS，從而得到所需的芯片電路二維版圖GDS文件。另外，GDS文件還可以包括該芯片級(jí)集成電路的不同掩膜層的二維版圖信息。
[0020]在步驟2中，使用者可根據(jù)芯片電路的高度和/或厚度信息，在各個(gè)二維版圖GDS文件的基礎(chǔ)上，建立相對(duì)應(yīng)的芯片電路的三維模型。在本實(shí)施例中，可以將芯片電路的高度和/或厚度信息制作成Layer mapping, tech文件,其中該高度和/或厚度信息在該Layermapping, tech文件中表示為相對(duì)應(yīng)的層高度和/或厚度,然后Layer mapping, tech文件與⑶S文件一起導(dǎo)入場求解器中，即可得到芯片電路的初步三維模型。
[0021]在本實(shí)施例中,選用Q3D Extractor作為有限元場求解器,其屬于準(zhǔn)靜態(tài)的電磁場仿真軟件，即其仿真結(jié)果只在特定的頻率范圍內(nèi)是準(zhǔn)確的，其中有限元法是其中一種常用的計(jì)算Maxwell方程組數(shù)值的方法；另外，本發(fā)明在提取電路寄生參數(shù)時(shí)，還會(huì)對(duì)Maxwell方程組進(jìn)行簡化處理。因此，可以確定在本實(shí)施例中Q3D的適用頻率上限為5GHz。當(dāng)一并導(dǎo)Λ⑶S文件和Layer mapping, tech文件時(shí),首先導(dǎo)入⑶S文件，然后根據(jù)Layer mapping,tech文件的文本信息,有條件地將關(guān)聯(lián)變量從Layer mapping, tech文件傳遞到⑶S文件，從而得到芯片電路的初步三維模型。
[0022]上述初步三維模型并不包括芯片電路的介質(zhì)層和鈍化層等。在步驟3中，可以使用場求解器Q3D添加相對(duì)應(yīng)的介質(zhì)層和鈍化層等。
[0023]通過這種設(shè)置，可以得到更接近實(shí)際的芯片電路結(jié)構(gòu)的三維模型，使得在后續(xù)的仿真步驟中，當(dāng)芯片電路處于運(yùn)行狀態(tài)時(shí)，Q3D可以利用仿真度高的三維模型計(jì)算得出更精確的電路寄生參數(shù)。
[0024]由于上述初步三維模型是基于⑶S 二維版圖文件和Layer mapping, tech文件中的高度和/或厚度信息簡單形成的三維模型，在該三維模型中，芯片電路中的一部分元器件可能會(huì)產(chǎn)生失真、干涉、相離等現(xiàn)象。當(dāng)三維模型存在錯(cuò)誤時(shí)，場求解器Q3D不能進(jìn)行仿真。在步驟4中，使用者可以使用Q3D對(duì)該三維模型中的各個(gè)層進(jìn)行邏輯操作，例如:當(dāng)元器件的尺寸與設(shè)計(jì)要求不符時(shí)，可以擴(kuò)展該層；當(dāng)元器件之間發(fā)生相離時(shí)，可以平移該層；當(dāng)元器件之間發(fā)生干涉時(shí)，可以根據(jù)實(shí)際情況，對(duì)發(fā)生干涉的元器件執(zhí)行相交/相減操作；當(dāng)緊貼的或發(fā)生干涉的元器件是同類型元器件時(shí)，可以根據(jù)實(shí)際情況合并同類型元器件。
[0025]在步驟5中，可以使用場求解器Q3D為導(dǎo)體層設(shè)置材質(zhì)參量。考慮到不同的導(dǎo)體材質(zhì)具有不同的導(dǎo)電率，在計(jì)算電路寄生參數(shù)時(shí)，導(dǎo)電層的導(dǎo)電率是非常重要的參量。利用Q3D建立芯片電路的三維模型時(shí)，可以對(duì)該三維模型中的各個(gè)層賦值，即為各個(gè)層設(shè)置相對(duì)應(yīng)的導(dǎo)體材質(zhì)。
[0026]在步驟6中，根據(jù)該芯片電路的物理設(shè)計(jì)，可以定義電流流入位置和電流流出位置。該芯片電路可包括一個(gè)或多個(gè)輸入/輸出引線。這意味著，該芯片電路可能具有至少一種有效電連接方式，并且當(dāng)該芯片電路以不同的電連接方式進(jìn)行連接時(shí)，電流流經(jīng)其內(nèi)部的電路結(jié)構(gòu)也會(huì)不同，也就是說，該芯片電路以不同的電連接方式連接到電源時(shí)，其所起的等效電阻作用及其內(nèi)部衍生的寄生參數(shù)也會(huì)不同。因此，在進(jìn)行仿真模擬之前，有必要定義電流流入位置和電流流出位置。一般地，可以根據(jù)實(shí)際的電連接方式，將電流流入位置設(shè)置為source,電流流出位置為sink。
[0027]在步驟7中，啟動(dòng)場求解器Q3D，仿真該芯片電路的運(yùn)行情況，并提取該芯片電路的寄生參數(shù)。在仿真過程中，仿真該三維模型可模擬得到該芯片電路的正常運(yùn)行狀態(tài)，其中模擬的運(yùn)行條件和監(jiān)視進(jìn)度可以通過程序，例如python程序語言腳本，進(jìn)行設(shè)置和/或限定。另外，還可以使用python,實(shí)現(xiàn)芯片電路二維|旲型建立和芯片電路寄生參數(shù)提取的自動(dòng)化。
[0028]在一實(shí)施例中，首先將source和sink的位置輸入到python程序腳本，同時(shí)在該python程序腳本中編輯電源、頻率、監(jiān)視進(jìn)度如運(yùn)行時(shí)間、計(jì)算精度、迭代次數(shù)等，然后開始運(yùn)行場求解器Q3D的仿真功能，Q3D即可計(jì)算該芯片電路在特定運(yùn)行條件下的寄生參數(shù)，例如電容矩陣、所測導(dǎo)體的電感、電阻等，還可以輸出由這些寄生參數(shù)構(gòu)成的等效電路模型。
[0029]另外，在python程序腳本中編輯監(jiān)視進(jìn)度，還可以檢查在仿真過程中，該芯片電路是否出現(xiàn)運(yùn)行錯(cuò)誤。通過監(jiān)察一定的對(duì)象，Q3D可以根據(jù)python程序腳本中的條件語句，判定該芯片電路是否發(fā)生錯(cuò)誤，并且一旦錯(cuò)誤發(fā)生，Q3D可立即停止仿真，輸出當(dāng)前的寄生參數(shù)計(jì)算結(jié)果、發(fā)生錯(cuò)誤的位置，以便于使用者根據(jù)輸出數(shù)據(jù)分析該三維模型中的錯(cuò)誤并進(jìn)行修正。
[0030]由于場求解器Q3D使用有限元分析方法來計(jì)算芯片級(jí)集成電路的寄生參數(shù)，并且考慮到本發(fā)明的目的在于提供聞精度的芯片電路寄生參數(shù)，控制Q3D所提取的電路寄生參數(shù)的誤差范圍相當(dāng)重要。有限元分析方法會(huì)首先根據(jù)激勵(lì)頻率，自動(dòng)劃分自適應(yīng)網(wǎng)格并計(jì)算結(jié)構(gòu)參量矩陣；然后根據(jù)使用者設(shè)置的參量，自動(dòng)搜尋分析對(duì)象中場值梯度最大的區(qū)域，將該區(qū)域進(jìn)一步細(xì)化劃分。完成劃分之后，Q3D才會(huì)計(jì)算電路寄生參數(shù)、計(jì)算并分析誤差值、細(xì)化劃分網(wǎng)格并重新迭代，最終得到符合精度要求的最終計(jì)算結(jié)果。
[0031]其中，在自適應(yīng)劃分網(wǎng)格以及細(xì)分劃分網(wǎng)格的過程中，可以通過設(shè)置以下參數(shù)，以控制Q3D提取電路寄生參數(shù)的計(jì)算結(jié)果精度:
[0032](I)誤差百分比(Percent Error):
[0033]誤差百分比是確定自適應(yīng)算法停止的標(biāo)準(zhǔn)，用來控制所期望的求解精度。在每一步的自適應(yīng)求解過程中，Q3D會(huì)計(jì)算所有參數(shù)矩陣，并且會(huì)對(duì)當(dāng)前矩陣和上一步所計(jì)算的矩陣進(jìn)行誤差計(jì)算。只有當(dāng)誤差滿足要求時(shí)，才停止自適應(yīng)算法，否則將再繼續(xù)劃分網(wǎng)格。例如，當(dāng)前矩陣中求解歸一化后的參數(shù)矩陣為5?，則有如下表達(dá)式:

【權(quán)利要求】
1.一種提取電路寄生參數(shù)的方法，具體包括以下步驟: (1)根據(jù)芯片電路的物理設(shè)計(jì)，讀取所述芯片電路的二維版圖； (2)根據(jù)所述二維版圖以及所述電路的高度和/或厚度信息，建立相對(duì)應(yīng)的芯片電路的三維模型，其中所述芯片電路的各元器件在所述三維模型中表示為若干不同的層； (3)對(duì)所述三維模型執(zhí)行邏輯操作并賦予屬性參量； (4)根據(jù)所述物理設(shè)計(jì)，設(shè)置所述三維模型的電流流入/流出位置； (5)啟動(dòng)場求解器，仿真所述芯片電路的運(yùn)行情況，并提取所述芯片電路的寄生參數(shù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(3)中的所述邏輯操作包括平移所述層、擴(kuò)展所述層、邏輯相交/相減所述層的重疊部分、以及合并同類型的所述層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述(3)中的所述邏輯操作包括根據(jù)所述物理設(shè)計(jì)，在所述三維模型中添加相對(duì)應(yīng)的介質(zhì)層和鈍化層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述(3)中的所述屬性參量根據(jù)所述芯片電路的導(dǎo)體材質(zhì)進(jìn)行賦值。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述(4)中的所述電流流入/流出位置為所述芯片電路的輸入/輸出引線。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述(5)中的所述寄生參數(shù)包括電容矩陣、所測導(dǎo)體的電感、電阻，所述寄生參數(shù)構(gòu)成等效電路模型。
7.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 設(shè)置仿真模擬過程的運(yùn)行條件和監(jiān)視進(jìn)度； 所述芯片電路根據(jù)所述運(yùn)行條件自動(dòng)建立相應(yīng)的三維模型并開始仿真模擬過程； 根據(jù)所述監(jiān)視進(jìn)度檢查所述仿真模擬過程是否存在錯(cuò)誤，若所述仿真模擬過程發(fā)生錯(cuò)誤時(shí)，所述場求解器自動(dòng)發(fā)出錯(cuò)誤警報(bào)，并輸出當(dāng)前計(jì)算結(jié)果和錯(cuò)誤位置。
【文檔編號(hào)】G06T17/00GK104133955SQ201410361292
【公開日】2014年11月5日 申請(qǐng)日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】粟濤, 陳弟虎, 王政集 申請(qǐng)人:中山大學(xué)