本發(fā)明涉及網(wǎng)絡(luò)通信領(lǐng)域，尤其涉及一種提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法及系統(tǒng)。

背景技術(shù)：

如圖1所示，為現(xiàn)有技術(shù)中的協(xié)同仿真架構(gòu)圖，其為一種芯片級(jí)的協(xié)同仿真操作平臺(tái)，在該協(xié)同仿真平臺(tái)下，對(duì)于待測(cè)試芯片而言，對(duì)其所有的功能，僅能夠做一次芯片級(jí)協(xié)同仿真；然而，隨著芯片規(guī)模的提高，協(xié)同仿真中的調(diào)試難度越來(lái)越高，該種架構(gòu)不適宜科技的發(fā)展。

進(jìn)一步的，為了降低調(diào)試難度，在協(xié)同仿真前期，結(jié)合圖2所示，根據(jù)待測(cè)試芯片的功能將整個(gè)待測(cè)試芯片劃分為一個(gè)個(gè)子系統(tǒng)，作為芯片功能參照的C模型也會(huì)按照同樣的方式進(jìn)行劃分，通過(guò)這種層次化的驗(yàn)證方式，各個(gè)子系統(tǒng)之間的調(diào)試工作可以并行完成，并通過(guò)子系統(tǒng)階段或者模塊級(jí)的調(diào)試提前發(fā)現(xiàn)問(wèn)題，減少后期芯片級(jí)仿真的工作量，因?yàn)橄嗤膯?wèn)題所在的層級(jí)越低其調(diào)試難度越低，從而提高協(xié)同仿真驗(yàn)證效率。

上述對(duì)待測(cè)試芯片進(jìn)行劃分后，所述待測(cè)試芯片形成了芯片級(jí)，子系統(tǒng)級(jí)和模塊級(jí)等層級(jí)結(jié)構(gòu)；現(xiàn)有技術(shù)中，對(duì)應(yīng)該種層級(jí)結(jié)構(gòu)的待測(cè)試芯片的協(xié)同仿真平臺(tái)中，需要為每一個(gè)待測(cè)的子系統(tǒng)和模塊分別產(chǎn)生激勵(lì)，很難保證同一個(gè)測(cè)試用例在不同級(jí)別的系統(tǒng)測(cè)試中的一致性，并在驗(yàn)證過(guò)程中，需要增加大量的重復(fù)工作量，驗(yàn)證效率低下。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法及系統(tǒng)。

為實(shí)現(xiàn)上述目的之一，本發(fā)明一實(shí)施方式的提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法，所述方法包括：建立協(xié)同仿真平臺(tái)，所述協(xié)同仿真平臺(tái)包括：待測(cè)試芯片以及對(duì)應(yīng)所述待測(cè)試芯片建立的C模型；

所述待測(cè)試芯片包括：根據(jù)其功能將其劃分的若干個(gè)功能單元；

所述C模型包括：對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元、依次形成的若干個(gè)仿真測(cè)試子模型，每個(gè)仿真測(cè)試子模型一一對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元；

向所述待測(cè)試芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)；

仿真過(guò)程中，每個(gè)仿真測(cè)試子模型均獨(dú)立輸出仿真結(jié)果；

根據(jù)中間結(jié)果仿真邏輯，以及當(dāng)前所述仿真測(cè)試子模型相鄰的下一個(gè)仿真測(cè)試子模型，將當(dāng)前所述仿真測(cè)試子模型對(duì)應(yīng)的仿真結(jié)果的格式轉(zhuǎn)換為與其相鄰的仿真子模型所需求的輸入測(cè)試激勵(lì)的相同的格式，以作為其相鄰的仿真子模型以及相鄰的仿真子模型對(duì)應(yīng)的所述功能單元的輸入測(cè)試激勵(lì)。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述待測(cè)試芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子系統(tǒng)。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述待測(cè)試芯片被劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子模塊。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述方法還包括：

當(dāng)前仿真測(cè)試子模型以及與其對(duì)應(yīng)的功能單元均輸出仿真結(jié)果后，判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果是否相同；

若相同，判斷當(dāng)前待測(cè)試芯片的功能單元通過(guò)驗(yàn)證；

若不同，判斷當(dāng)前待測(cè)試芯片的功能單元未能通過(guò)驗(yàn)證。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述方法還包括：

若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。

為實(shí)現(xiàn)上述目的之一，本發(fā)明一實(shí)施方式的提高協(xié)同仿真平臺(tái)驗(yàn)證效率的系統(tǒng)，所述系統(tǒng)包括：模型構(gòu)建模塊，用于建立協(xié)同仿真平臺(tái)，所述協(xié)同仿真平臺(tái)包括：待測(cè)試芯片以及對(duì)應(yīng)所述待測(cè)試芯片建立的C模型；

所述待測(cè)試芯片包括：根據(jù)其功能將其劃分的若干個(gè)功能單元；

所述C模型包括：對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元、依次形成的若干個(gè)仿真測(cè)試子模型，每個(gè)仿真測(cè)試子模型一一對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元；

激勵(lì)發(fā)送模塊，用于向所述待測(cè)試芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)；

處理模塊，用于在仿真過(guò)程中，使每個(gè)仿真測(cè)試子模型均獨(dú)立輸出仿真結(jié)果；

根據(jù)中間結(jié)果仿真邏輯，以及當(dāng)前所述仿真測(cè)試子模型相鄰的下一個(gè)仿真測(cè)試子模型，將當(dāng)前所述仿真測(cè)試子模型對(duì)應(yīng)的仿真結(jié)果的格式轉(zhuǎn)換為與其相鄰的仿真子模型所需求的輸入測(cè)試激勵(lì)的相同的格式，以作為其相鄰的仿真子模型以及相鄰的仿真子模型對(duì)應(yīng)的所述功能單元的輸入測(cè)試激勵(lì)。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述待測(cè)試芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子系統(tǒng)。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述待測(cè)試芯片被劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子模塊。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述系統(tǒng)還包括：比對(duì)模塊，用于在當(dāng)前仿真測(cè)試子模型以及與其對(duì)應(yīng)的功能單元均輸出仿真結(jié)果后，判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果是否相同；

若相同，判斷當(dāng)前待測(cè)試芯片的功能單元通過(guò)驗(yàn)證；

若不同，判斷當(dāng)前待測(cè)試芯片的功能單元未能通過(guò)驗(yàn)證。

作為本發(fā)明一實(shí)施方式的進(jìn)一步改進(jìn)，所述比對(duì)模塊還用于：若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，

則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明的提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法及系統(tǒng)，對(duì)芯片進(jìn)行劃分形成各個(gè)功能單元，同時(shí)，將C模型劃分為對(duì)應(yīng)各個(gè)功能單元的仿真測(cè)試子模型，如此，以降低測(cè)試過(guò)程中的調(diào)試難度，同時(shí)，在仿真過(guò)程中，按照特定的格式保存上一個(gè)仿真測(cè)試子模型的仿真結(jié)果，以使各個(gè)仿真測(cè)試子模型的仿真結(jié)果通用于芯片級(jí)、子系統(tǒng)以及模塊的協(xié)同仿真驗(yàn)證激勵(lì)，提高驗(yàn)證效率，減少重復(fù)工作量，并保證同一測(cè)試用例的一致性。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)一種實(shí)施方式的協(xié)同仿真平臺(tái)的架構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)中另一種實(shí)施方式的協(xié)同仿真平臺(tái)的架構(gòu)示意圖；

圖3是本發(fā)明一實(shí)施方式中提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法的流程示意圖；

圖4是本發(fā)明一實(shí)施方式中提高協(xié)同仿真平臺(tái)驗(yàn)證效率的系統(tǒng)的模塊示意圖；

圖5A是本發(fā)明一具體示例中協(xié)同仿真平臺(tái)架構(gòu)示意圖；

圖5B至圖5D是采用圖5A所示協(xié)同仿真平臺(tái)架構(gòu)C模型中其中一個(gè)子仿真模型的實(shí)現(xiàn)過(guò)程示意圖。

具體實(shí)施方式

以下將結(jié)合附圖所示的具體實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)描述。但這些實(shí)施方式并不限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實(shí)施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本發(fā)明的保護(hù)范圍內(nèi)。

如圖1所示，本發(fā)明一實(shí)施方式中，提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法，所述方法包括：

S1、建立協(xié)同仿真平臺(tái)，所述協(xié)同仿真平臺(tái)包括：待測(cè)試芯片以及對(duì)應(yīng)所述待測(cè)試芯片建立的C模型；所述待測(cè)試芯片包括：根據(jù)其功能將其劃分的若干個(gè)功能單元；所述C模型包括：對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元、依次形成的若干個(gè)仿真測(cè)試子模型，每個(gè)仿真測(cè)試子模型一一對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元。

本發(fā)明一優(yōu)選實(shí)施方式中，所述待測(cè)試芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子系統(tǒng)。

本發(fā)明一優(yōu)選實(shí)施方式中，所述待測(cè)試芯片被劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子模塊。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，所述方法還包括：S2、向所述待測(cè)試芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)。

本發(fā)明具體實(shí)施方式中，待測(cè)試芯片的驗(yàn)證過(guò)程，通常會(huì)根據(jù)用戶需求，分別對(duì)于一個(gè)待測(cè)試芯片的整體、各個(gè)子系統(tǒng)以及各個(gè)子模塊分別進(jìn)行一次驗(yàn)證；在現(xiàn)有技術(shù)中，對(duì)于同一待測(cè)試芯片，當(dāng)對(duì)芯片的整體進(jìn)行驗(yàn)證時(shí)，對(duì)其整體發(fā)送一個(gè)測(cè)試激勵(lì)；對(duì)于各個(gè)子系統(tǒng)驗(yàn)證時(shí)，需要分別對(duì)應(yīng)每個(gè)子系統(tǒng)配置不同的測(cè)試激勵(lì)；而對(duì)于各個(gè)模塊的驗(yàn)證時(shí)，同樣需要分別對(duì)應(yīng)每個(gè)模塊配置不同的測(cè)試激勵(lì)；如此，導(dǎo)致將待測(cè)試芯片劃分為層級(jí)化的結(jié)構(gòu)后，其各個(gè)測(cè)試用例不一致，驗(yàn)證效率低下；而本發(fā)明中，當(dāng)芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)或劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)后，在對(duì)待測(cè)試芯片進(jìn)行驗(yàn)證過(guò)程中，僅需要驗(yàn)證開(kāi)始時(shí)，提供一次測(cè)試激勵(lì)，便可以分別對(duì)同一待測(cè)試芯片的不同驗(yàn)證級(jí)別分別做仿真測(cè)試，以下將會(huì)詳細(xì)描述。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，所述方法還包括：S3、仿真過(guò)程中，每個(gè)仿真測(cè)試子模型均獨(dú)立輸出仿真結(jié)果；

根據(jù)中間結(jié)果仿真邏輯，以及當(dāng)前所述仿真測(cè)試子模型相鄰的下一個(gè)仿真測(cè)試子模型，將當(dāng)前所述仿真測(cè)試子模型對(duì)應(yīng)的仿真結(jié)果的格式轉(zhuǎn)換為與其相鄰的仿真子模型所需求的輸入測(cè)試激勵(lì)的相同的格式，以作為其相鄰的仿真子模型以及相鄰的仿真子模型對(duì)應(yīng)的所述功能單元的輸入測(cè)試激勵(lì)。如此，針對(duì)某一測(cè)試用例，可以保證輸入給各級(jí)仿真測(cè)試子模型以及其對(duì)應(yīng)的功能單元的測(cè)試激勵(lì)保持一致性。

為了便于理解，結(jié)合圖5A所示，以網(wǎng)絡(luò)交換芯片為例描述一具體示例，以便于理解本發(fā)明。

該示例下，所述交換芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述交換芯片的各個(gè)子系統(tǒng)，所述交換芯片的對(duì)應(yīng)的各個(gè)子系統(tǒng)依次為：子系統(tǒng)A1、子系統(tǒng)A2……子系統(tǒng)An；所述C模型包括：對(duì)應(yīng)交換芯片的各個(gè)子系統(tǒng)依次形成的仿真測(cè)試子模型，各個(gè)仿真測(cè)試子模型依次為：仿真測(cè)試子模型A1、仿真測(cè)試子模型A2……仿真測(cè)試子模型An；所述交換芯片中各個(gè)子系統(tǒng)傳遞報(bào)文數(shù)據(jù)。

向所述交換芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)A(yù)1，該測(cè)試激勵(lì)為報(bào)文數(shù)據(jù)。

仿真過(guò)程中，結(jié)合體圖5B所示，仿真測(cè)試子模型A1以及子系統(tǒng)A1同時(shí)接收該測(cè)試激勵(lì)A(yù)1，并分別輸出仿真結(jié)果B1、C1；仿真結(jié)果B1如圖B所示；進(jìn)一步的，解析與當(dāng)前仿真測(cè)試子模型A1相鄰的仿真測(cè)試子模型A2所需求的測(cè)試激勵(lì)的格式；根據(jù)中間結(jié)果轉(zhuǎn)換邏輯將B1的格式轉(zhuǎn)換為與測(cè)試子模型A2所需求的相同格式的測(cè)試激勵(lì)S1；該示例下，仿真測(cè)試子模型A2所需求的測(cè)試激勵(lì)S1的格式如圖5C所示；進(jìn)一步的，將測(cè)試激勵(lì)S1同時(shí)作為仿真測(cè)試子模型A2以及子系統(tǒng)A2的測(cè)試激勵(lì)。相應(yīng)的，將測(cè)試激勵(lì)S1輸入到對(duì)應(yīng)仿真測(cè)試子模型A2以及子系統(tǒng)A2的激勵(lì)發(fā)生器，該測(cè)試激勵(lì)S1經(jīng)所述激勵(lì)發(fā)生器的處理后輸出如圖5D所示的結(jié)果，該結(jié)果可同時(shí)被仿真測(cè)試子模型A2以及子系統(tǒng)A2讀取，以進(jìn)行仿真測(cè)試。如此循環(huán)，保證各級(jí)仿真測(cè)試子模型以及對(duì)應(yīng)交換芯片的子系統(tǒng)的各級(jí)測(cè)試用例保持一致，提高驗(yàn)證效率。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，所述方法還包括：S4、當(dāng)前仿真測(cè)試子模型以及與其對(duì)應(yīng)的功能單元均輸出仿真結(jié)果后，判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果是否相同；若相同，判斷當(dāng)前待測(cè)試芯片的功能單元通過(guò)驗(yàn)證；若不同，判斷當(dāng)前待測(cè)試芯片的功能單元未能通過(guò)驗(yàn)證。

本發(fā)明優(yōu)選實(shí)施方式中，若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。

接續(xù)上述示例：將仿真測(cè)試子模型A1以及子系統(tǒng)A1分別輸出仿真結(jié)果B1、C1進(jìn)行對(duì)比，若B1、C1的結(jié)果相同，說(shuō)明交換芯片的子系統(tǒng)A1通過(guò)驗(yàn)證，若不同，判斷子系統(tǒng)A1未能通過(guò)驗(yàn)證；該示例中，若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。如此，若交換芯片在設(shè)計(jì)過(guò)程中存在錯(cuò)誤，則在驗(yàn)證的初始階段即可以發(fā)出報(bào)錯(cuò)信息，節(jié)約驗(yàn)證的成本，易于驗(yàn)證錯(cuò)誤發(fā)生的位置。

結(jié)合圖4所示，本發(fā)明一實(shí)施方式，提供的提高協(xié)同仿真平臺(tái)驗(yàn)證效率的系統(tǒng)包括：模型構(gòu)建模塊100、激勵(lì)發(fā)送模塊200、處理模塊300、比對(duì)模塊400。

建立協(xié)同仿真平臺(tái)100，用于建立協(xié)同仿真平臺(tái)，所述協(xié)同仿真平臺(tái)包括：待測(cè)試芯片以及對(duì)應(yīng)所述待測(cè)試芯片建立的C模型；所述待測(cè)試芯片包括：根據(jù)其功能將其劃分的若干個(gè)功能單元；所述C模型包括：對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元、依次形成的若干個(gè)仿真測(cè)試子模型，每個(gè)仿真測(cè)試子模型一一對(duì)應(yīng)待測(cè)試芯片的各個(gè)功能單元。

本發(fā)明一優(yōu)選實(shí)施方式中，所述待測(cè)試芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子系統(tǒng)。

本發(fā)明一優(yōu)選實(shí)施方式中，所述待測(cè)試芯片被劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述待測(cè)試芯片的各個(gè)子模塊。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，激勵(lì)發(fā)送模塊200用于向所述待測(cè)試芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)。

本發(fā)明具體實(shí)施方式中，待測(cè)試芯片的驗(yàn)證過(guò)程，通常會(huì)根據(jù)用戶需求，分別對(duì)于一個(gè)待測(cè)試芯片的整體、各個(gè)子系統(tǒng)以及各個(gè)子模塊分別進(jìn)行一次驗(yàn)證；在現(xiàn)有技術(shù)中，對(duì)于同一待測(cè)試芯片，當(dāng)對(duì)芯片的整體進(jìn)行驗(yàn)證時(shí)，對(duì)其整體發(fā)送一個(gè)測(cè)試激勵(lì)；對(duì)于各個(gè)子系統(tǒng)驗(yàn)證時(shí)，需要分別對(duì)應(yīng)每個(gè)子系統(tǒng)配置不同的測(cè)試激勵(lì)；而對(duì)于各個(gè)模塊的驗(yàn)證時(shí)，同樣需要分別對(duì)應(yīng)每個(gè)模塊配置不同的測(cè)試激勵(lì)；如此，導(dǎo)致將待測(cè)試芯片劃分為層級(jí)化的結(jié)構(gòu)后，其各個(gè)測(cè)試用例不一致，驗(yàn)證效率低下；而本發(fā)明中，當(dāng)芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)或劃分為模塊級(jí)別的層級(jí)結(jié)構(gòu)后，在對(duì)待測(cè)試芯片進(jìn)行驗(yàn)證過(guò)程中，僅需要驗(yàn)證開(kāi)始時(shí)，提供一次測(cè)試激勵(lì)，便可以分別對(duì)同一待測(cè)試芯片的不同驗(yàn)證級(jí)別分別做仿真測(cè)試，以下將會(huì)詳細(xì)描述。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，處理模塊300用于在仿真過(guò)程中，使每個(gè)仿真測(cè)試子模型均獨(dú)立輸出仿真結(jié)果；根據(jù)中間結(jié)果仿真邏輯，以及當(dāng)前所述仿真測(cè)試子模型相鄰的下一個(gè)仿真測(cè)試子模型，將當(dāng)前所述仿真測(cè)試子模型對(duì)應(yīng)的仿真結(jié)果的格式轉(zhuǎn)換為與其相鄰的仿真子模型所需求的輸入測(cè)試激勵(lì)的相同的格式，以作為其相鄰的仿真子模型以及相鄰的仿真子模型對(duì)應(yīng)的所述功能單元的輸入測(cè)試激勵(lì)。如此，針對(duì)某一測(cè)試用例，可以保證輸入給各級(jí)仿真測(cè)試子模型以及其對(duì)應(yīng)的功能單元的測(cè)試激勵(lì)保持一致性。

為了便于理解，結(jié)合圖5A所示，以網(wǎng)絡(luò)交換芯片為例描述一具體示例，以便于理解本發(fā)明。

該示例下，所述交換芯片被劃分為子系統(tǒng)級(jí)別的層級(jí)結(jié)構(gòu)，所述功能單元一一對(duì)應(yīng)所述交換芯片的各個(gè)子系統(tǒng)，所述交換芯片的對(duì)應(yīng)的各個(gè)子系統(tǒng)依次為：子系統(tǒng)A1、子系統(tǒng)A2……子系統(tǒng)An；所述C模型包括：對(duì)應(yīng)交換芯片的各個(gè)子系統(tǒng)依次形成的仿真測(cè)試子模型，各個(gè)仿真測(cè)試子模型依次為：仿真測(cè)試子模型A1、仿真測(cè)試子模型A2……仿真測(cè)試子模型An；所述交換芯片中各個(gè)子系統(tǒng)傳遞報(bào)文數(shù)據(jù)。

向所述交換芯片和所述C模型同時(shí)發(fā)送同一個(gè)測(cè)試激勵(lì)A(yù)1，該測(cè)試激勵(lì)為報(bào)文數(shù)據(jù)。

仿真過(guò)程中，結(jié)合體圖5B所示，仿真測(cè)試子模型A1以及子系統(tǒng)A1同時(shí)接收該測(cè)試激勵(lì)A(yù)1，并分別輸出仿真結(jié)果B1、C1；仿真結(jié)果B1如圖B所示；進(jìn)一步的，解析與當(dāng)前仿真測(cè)試子模型A1相鄰的仿真測(cè)試子模型A2所需求的測(cè)試激勵(lì)的格式；根據(jù)中間結(jié)果轉(zhuǎn)換邏輯將B1的格式轉(zhuǎn)換為與測(cè)試子模型A2所需求的相同格式的測(cè)試激勵(lì)S1；該示例下，仿真測(cè)試子模型A2所需求的測(cè)試激勵(lì)S1的格式如圖5C所示；進(jìn)一步的，將測(cè)試激勵(lì)S1同時(shí)作為仿真測(cè)試子模型A2以及子系統(tǒng)A2的測(cè)試激勵(lì)。相應(yīng)的，將測(cè)試激勵(lì)S1輸入到對(duì)應(yīng)仿真測(cè)試子模型A2以及子系統(tǒng)A2的激勵(lì)發(fā)生器，該測(cè)試激勵(lì)S1經(jīng)所述激勵(lì)發(fā)生器的處理后輸出如圖5D所示的結(jié)果，該結(jié)果可同時(shí)被仿真測(cè)試子模型A2以及子系統(tǒng)A2讀取，以進(jìn)行仿真測(cè)試。如此循環(huán)，保證各級(jí)仿真測(cè)試子模型以及對(duì)應(yīng)交換芯片的子系統(tǒng)的各級(jí)測(cè)試用例保持一致，提高驗(yàn)證效率。

進(jìn)一步的，本發(fā)明一實(shí)施方式中，比對(duì)模塊400用于：當(dāng)前仿真測(cè)試子模型以及與其對(duì)應(yīng)的功能單元均輸出仿真結(jié)果后，判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果是否相同；若相同，判斷當(dāng)前待測(cè)試芯片的功能單元通過(guò)驗(yàn)證；若不同，判斷當(dāng)前待測(cè)試芯片的功能單元未能通過(guò)驗(yàn)證。

本發(fā)明優(yōu)選實(shí)施方式中，若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。

接續(xù)上述示例：將仿真測(cè)試子模型A1以及子系統(tǒng)A1分別輸出仿真結(jié)果B1、C1進(jìn)行對(duì)比，若B1、C1的結(jié)果相同，說(shuō)明交換芯片的子系統(tǒng)A1通過(guò)驗(yàn)證，若不同，判斷子系統(tǒng)A1未能通過(guò)驗(yàn)證；該示例中，若判斷當(dāng)前仿真測(cè)試子模型的仿真結(jié)果與對(duì)應(yīng)所述功能單元的仿真結(jié)果不相同，則結(jié)束仿真，并輸出報(bào)錯(cuò)信息。如此，若交換芯片在設(shè)計(jì)過(guò)程中存在錯(cuò)誤，則在驗(yàn)證的初始階段即可以發(fā)出報(bào)錯(cuò)信息，節(jié)約驗(yàn)證的成本，易于驗(yàn)證錯(cuò)誤發(fā)生的位置。

綜上所述，本發(fā)明的提高協(xié)同仿真平臺(tái)驗(yàn)證效率的方法及系統(tǒng)，對(duì)芯片進(jìn)行劃分形成各個(gè)功能單元，同時(shí)，將C模型劃分為對(duì)應(yīng)各個(gè)功能單元的仿真測(cè)試子模型，如此，以降低測(cè)試過(guò)程中的調(diào)試難度，同時(shí)，在仿真過(guò)程中，按照特定的格式保存上一個(gè)仿真測(cè)試子模型的仿真結(jié)果，以使各個(gè)仿真測(cè)試子模型的仿真結(jié)果通用于芯片級(jí)、子系統(tǒng)以及模塊的協(xié)同仿真驗(yàn)證激勵(lì)，提高驗(yàn)證效率，減少重復(fù)工作量，并保證同一測(cè)試用例的一致性。

為了描述的方便，描述以上裝置時(shí)以功能分為各種模塊分別描述。當(dāng)然，在實(shí)施本發(fā)明時(shí)可以把各模塊的功能在同一個(gè)或多個(gè)軟件和/或硬件中實(shí)現(xiàn)。

以上所描述的裝置實(shí)施方式僅僅是示意性的，其中所述作為分離部件說(shuō)明的模塊可以是或者也可以不是物理上分開(kāi)的，作為模塊顯示的部件可以是或者也可以不是物理模塊，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)模塊上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部模塊來(lái)實(shí)現(xiàn)本實(shí)施方式方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動(dòng)的情況下，即可以理解并實(shí)施。

應(yīng)當(dāng)理解，雖然本說(shuō)明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書作為一個(gè)整體，各實(shí)施方式中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。

上文所列出的一系列的詳細(xì)說(shuō)明僅僅是針對(duì)本發(fā)明的可行性實(shí)施方式的具體說(shuō)明，它們并非用以限制本發(fā)明的保護(hù)范圍，凡未脫離本發(fā)明技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。