本申請實施例涉及化學(xué)機械研磨，具體涉及一種cmp工藝仿真方法、裝置、存儲介質(zhì)及電子設(shè)備。

背景技術(shù)：

1、化學(xué)機械研磨（chemicalmechanicalplanarization，cmp）工藝是當前集成電路制造技術(shù)，特別是銅后道互連工藝中應(yīng)用最廣，效果最好的全局平坦化工藝。cmp工藝一般包括化學(xué)反應(yīng)、物理去除等多個步驟，是研磨粒子大小、研磨墊性質(zhì)、研磨液成分、下壓力、研磨墊與晶圓相對速度等多種因素相互影響，相互作用的復(fù)雜過程。

2、cmp工藝是保證研磨芯片表面平坦性的重要技術(shù)和關(guān)鍵工藝步驟之一，為了保證研磨芯片表面的高平坦性，需要設(shè)計與工藝之間協(xié)作，因此，技術(shù)人員對cmp工藝仿真方法進行了廣泛的研究和關(guān)注。但是，直接將現(xiàn)有的cmp工藝仿真方法應(yīng)用于先進工藝節(jié)點可制造性設(shè)計及工藝仿真領(lǐng)域還存在諸多不足，模擬精度有待于改進。

技術(shù)實現(xiàn)思路

1、本申請實施例提供了一種cmp工藝仿真方法、裝置、存儲介質(zhì)及電子設(shè)備，可以提高cmp工藝的仿真精度。

2、第一方面，本申請實施例提供了一種cmp工藝仿真方法，包括：

3、獲取待仿真芯片的芯片版圖，并將所述芯片版圖劃分為若干網(wǎng)格；

4、將每個所述網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，并通過物理模型提取每個所述網(wǎng)格的一維特征；

5、將所述一維特征和所述二維特征分別輸入cmp仿真模型的全連接神經(jīng)網(wǎng)絡(luò)通道和卷積神經(jīng)網(wǎng)絡(luò)通道，得到第一特征向量和第二特征向量；

6、通過所述cmp仿真模型的特征融合層對所述第一特征向量和所述第二特征向量進行融合，生成目標特征向量；

7、將所述目標特征向量輸入至所述cmp仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果。

8、在本申請實施例提供的cmp工藝仿真方法中，所述將每個所述網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，包括：

9、通過圖像算法將每個所述網(wǎng)格的圖案信息映射為灰度圖，得到二維特征。

10、在本申請實施例提供的cmp工藝仿真方法中，在所述將所述目標特征向量輸入至所述cmp仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果之后，還包括：

11、將所有所述網(wǎng)格仿真結(jié)果進行組合，得到版圖仿真結(jié)果。

12、在本申請實施例提供的cmp工藝仿真方法中，還包括：

13、構(gòu)建cmp仿真模型。

14、在本申請實施例提供的cmp工藝仿真方法中，所述構(gòu)建cmp仿真模型，包括：

15、獲取測試芯片的測試版圖，所述測試版圖具有若干區(qū)域，每個所述區(qū)域具有不同的圖案密度、線寬及間隙；

16、將每個所述區(qū)域的圖案信息轉(zhuǎn)換為二維特征，并通過物理模型提取每個所述區(qū)域的一維特征；

17、采用固定工藝參數(shù)對所述測試版圖進行cmp工藝處理，得到處理結(jié)果；

18、將所述一維特征、所述二維特征和所述處理結(jié)果作為訓(xùn)練數(shù)據(jù)對雙通道融合網(wǎng)絡(luò)模型進行訓(xùn)練，得到cmp仿真模型。

19、在本申請實施例提供的cmp工藝仿真方法中，所述將所述一維特征、所述二維特征和所述處理結(jié)果作為訓(xùn)練數(shù)據(jù)對雙通道融合網(wǎng)絡(luò)模型進行訓(xùn)練，得到cmp仿真模型，包括：

20、將所述一維特征和所述二維特征作為雙通道融合網(wǎng)絡(luò)模型的輸入，將所述處理結(jié)果作為所述雙通道融合模型的目標輸出，對所述雙通道融合網(wǎng)絡(luò)模型進行訓(xùn)練，得到cmp仿真模型。

21、在本申請實施例提供的cmp工藝仿真方法中，所述雙通道融合網(wǎng)絡(luò)模型采用均方誤差作為損失函數(shù)。

22、第二方面，本申請實施例提供了一種cmp工藝仿真裝置，包括：

23、版圖獲取單元，用于獲取待仿真芯片的芯片版圖，并將所述芯片版圖劃分為若干網(wǎng)格；

24、特征獲取單元，用于將每個所述網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，并通過物理模型提取每個所述網(wǎng)格的一維特征；

25、特征輸入單元，用于將所述一維特征和所述二維特征分別輸入cmp仿真模型的全連接神經(jīng)網(wǎng)絡(luò)通道和卷積神經(jīng)網(wǎng)絡(luò)通道，得到第一特征向量和第二特征向量；

26、特征融合單元，用于通過所述cmp仿真模型的特征融合層對所述第一特征向量和所述第二特征向量進行融合，生成目標特征向量；

27、cmp仿真單元，用于將所述目標特征向量輸入至所述cmp仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果。

28、第三方面，本申請?zhí)峁┝艘环N存儲介質(zhì)，所述存儲介質(zhì)存儲有多條指令，所述指令適于處理器進行加載，以執(zhí)行上述任一項所述的cmp工藝仿真方法。

29、第四方面，本申請?zhí)峁┝艘环N電子設(shè)備，包括存儲器，處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其中，所述處理器執(zhí)行所述計算機程序時實現(xiàn)上述任一項所述的cmp工藝仿真方法。

30、綜上所述，本申請實施例提供的cmp工藝仿真方法包括獲取待仿真芯片的芯片版圖，并將所述芯片版圖劃分為若干網(wǎng)格；將每個所述網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，并通過物理模型提取每個所述網(wǎng)格的一維特征；將所述一維特征和所述二維特征分別輸入cmp仿真模型的全連接神經(jīng)網(wǎng)絡(luò)通道和卷積神經(jīng)網(wǎng)絡(luò)通道，得到第一特征向量和第二特征向量；通過所述cmp仿真模型的特征融合層對所述第一特征向量和所述第二特征向量進行融合，生成目標特征向量；將所述目標特征向量輸入至所述cmp仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果。本方案通過結(jié)合物理模型數(shù)據(jù)穩(wěn)定性和神經(jīng)網(wǎng)絡(luò)的強擬合能力，從而使cmp仿真更為魯棒，降低純神經(jīng)網(wǎng)絡(luò)建模的過擬合缺陷，進而提高cmp工藝的仿真精度。

技術(shù)特征：

1.一種cmp工藝仿真方法，其特征在于，包括：

2.如權(quán)利要求1所述的cmp工藝仿真方法，其特征在于，所述將每個所述網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，包括：

3.如權(quán)利要求1所述的cmp工藝仿真方法，其特征在于，在所述將所述目標特征向量輸入至所述cmp仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果之后，還包括：

4.如權(quán)利要求1所述的cmp工藝仿真方法，其特征在于，還包括：

5.如權(quán)利要求4所述的cmp工藝仿真方法，其特征在于，所述構(gòu)建cmp仿真模型，包括：

6.如權(quán)利要求5所述的cmp工藝仿真方法，其特征在于，所述將所述一維特征、所述二維特征和所述處理結(jié)果作為訓(xùn)練數(shù)據(jù)對雙通道融合網(wǎng)絡(luò)模型進行訓(xùn)練，得到cmp仿真模型，包括：

7.如權(quán)利要求5所述的cmp工藝仿真方法，其特征在于，所述雙通道融合網(wǎng)絡(luò)模型采用均方誤差作為損失函數(shù)。

8.一種cmp工藝仿真裝置，其特征在于，包括：

9.一種存儲介質(zhì)，其特征在于，所述存儲介質(zhì)存儲有多條指令，所述指令適于處理器進行加載，以執(zhí)行權(quán)利要求1-7任一項所述的cmp工藝仿真方法。

10.一種電子設(shè)備，其特征在于，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其中，所述處理器執(zhí)行所述計算機程序時實現(xiàn)如權(quán)利要求1-7任一項所述的cmp工藝仿真方法。

技術(shù)總結(jié)
本申請公開了一種CMP工藝仿真方法、裝置、存儲介質(zhì)及電子設(shè)備，其中，該CMP工藝仿真方法包括獲取待仿真芯片的芯片版圖，并將芯片版圖劃分為若干網(wǎng)格；將每個網(wǎng)格的圖案信息轉(zhuǎn)換為二維特征，并通過物理模型提取每個網(wǎng)格的一維特征；將一維特征和二維特征分別輸入CMP仿真模型的全連接神經(jīng)網(wǎng)絡(luò)通道和卷積神經(jīng)網(wǎng)絡(luò)通道，得到第一特征向量和第二特征向量；通過CMP仿真模型的特征融合層對第一特征向量和第二特征向量進行融合，生成目標特征向量；將目標特征向量輸入至CMP仿真模型的預(yù)測層，生成網(wǎng)格仿真結(jié)果。本方案可以提高CMP工藝的仿真精度。

技術(shù)研發(fā)人員：請求不公布姓名
受保護的技術(shù)使用者：華芯程（杭州）科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15