專利名稱：可編程熔絲和反熔絲及其方法
技術領域：
本發(fā)明涉及半導體集成電路。更具體的，本發(fā)明涉及用于可編程地址譯碼和修正的MOSFET技術。
背景許多電子產(chǎn)品用存儲器件存儲數(shù)據(jù)。非易失存儲器，例如電可編程只讀存儲器(EPROM)和電可擦除可編程只讀存儲器(EEPROM)，廣泛的用在例如計算機系統(tǒng)中用來存儲數(shù)據(jù)。EPROM和EEPROM通常包括大量具有被稱作浮柵的隔離柵極的存儲單元。數(shù)據(jù)在浮柵上的電荷的方式存儲在存儲單元中。分別通過編程和擦除操作將電荷傳送到浮柵上或從浮柵上去掉。
另一種類型的非易失存儲器是閃速存儲器。閃速存儲器是從EPROM和EEPROM派生出來的。雖然閃速存儲器與EPROM和EEPROM具有許多相同的特性，但是閃速存儲器的電流的產(chǎn)生不同于在塊中進行擦除操作的。閃速存儲器具有代替計算機系統(tǒng)中的硬存儲磁盤驅動器的潛力。其優(yōu)點是用堅固的和容易攜帶的小的固態(tài)非易失存儲系統(tǒng)代替復雜和精密的機械系統(tǒng)。還有一種可能性，給予它們非常高的潛在密度，那就是如果在操作速度上，例如，擦除操作的速度，實現(xiàn)某些改進，可以用閃速存儲器代替DRAM。
典型的閃速存儲器包括具有大量以行和列方式排列的存儲單元的存儲器陣列。每個存儲單元包括能夠保持電荷的浮柵場效應晶體管。單元通常分組成塊。在塊中的每一個單元通過對浮柵充電可以任意的電編程。通過塊擦除操作可以將浮柵中的電荷去掉。單元中的數(shù)據(jù)由在浮柵中是否存在電荷來決定。
存儲陣列需要與可編程地址譯碼電路和緩沖器結合，以允許陣列中有缺陷的行和/或列用功能冗余的行和/或列代替。在Lowrey于1994年6月28日公開的美國專利No.5324681中介紹了冗余修復原理的例子。Choate于1997年9月27日公開的美國專利No.4051354中提供了另一個例子。Kersh III于19 94年7月5日公開的美國專利No.5327380中提供了另一個例子。
隨著閃速存儲器陣列密度的不斷增加，在芯片中引入其它功能的需求，例如可編程地址譯碼邏輯，也不斷增長。但是，任何成功引入的技術必須在成本上與現(xiàn)有的在插板或封裝水平上分別由獨立的最優(yōu)化的技術產(chǎn)生的分立芯片結合在一起的方案相比具有競爭力。為了提供增加的功能，例如，高速邏輯、靜態(tài)隨機存取存儲器(SRAM)或EEPROM，而對現(xiàn)有閃速存儲器技術的任何工藝步驟的顯著增加，都會由于工藝復雜性成本的增加和產(chǎn)量的降低而很快被成本的增加所抑制。因此，需要在很少或不對優(yōu)化的工藝流程進行修改的前提下在閃速存儲器芯片上提供附加功能。
可編程地址譯碼電路一般采用一次可編程(OTP)開關。在外圍電路中出現(xiàn)的熔絲和反熔絲是構成地址譯碼邏輯的一種方法。熔絲或反熔絲主要結合了形成互聯(lián)的開關元件和存儲開關元件的狀態(tài)，即，“關”(熔斷的熔絲)或“開”(未熔斷的熔絲)，的編程元件的功能。
在集成電路中采用可熔斷元件以允許在成品之后改變集成電路的結構。例如，可熔斷元件可以用冗余電路代替有缺陷的電路。通常制造的存儲器件帶有冗余存儲單元。在制造完成之后可以用可熔斷元件實現(xiàn)冗余存儲單元，來代替在制造完成的存儲器件的測試過程中發(fā)現(xiàn)的有缺陷的存儲單元。
一種可用的可熔斷連接的類型是標準多晶硅熔絲。熔絲包括在集成電路上制造的大約0.5μ厚的多晶硅導體，其正常狀態(tài)時通過熔絲構成完整的電通路。為了編程熔絲，用大功率激光通過蒸發(fā)掉一部分多晶硅斷開電通路?？梢杂眉す鈹嚅_集成電路中選中的多晶硅熔絲，以改變其結構。但是，多晶硅熔絲的使用存在幾個缺點。在集成電路中的多晶硅熔絲必須彼此間隔開，從而當它們中的一個被激光斷開時，不會損壞其它多晶硅熔絲。因此，多晶硅熔絲組(bank)要占據(jù)集成電路的相當大的面積。隨著制造的集成電路的電路密度不斷提高，對于可熔斷連接的需要也不斷增加。另外，一旦集成電路放在集成電路封裝中或以任何形式封裝，則不能斷開多晶硅熔絲。
另一種已經(jīng)用在集成電路中的可熔斷連接的類型是反熔絲。反熔絲包括兩個由絕緣體或電介質分開的導電端，并作為開路來制造。在這種情況下，反熔絲與熔絲是相反的。為了編程反熔絲，在其兩端施加高電壓擊穿絕緣體并在兩端之間形成導電通路。在集成電路中常用的一種反熔絲是氧化物-氮化物-氧化物(ONO)反熔絲。典型的ONO反熔絲具有夾在兩層氧化物之間的氮化物層，其中底層氧化物與多晶硅接觸，頂層氧化物也與多晶硅接觸。ONO夾層是電介質，從而未編成的反熔絲是電容器。為了編程ONO反熔絲，在電介質上施加高電壓，從而擊穿電介質，并且兩個多晶硅層短路連接在一起。
反熔絲具有熔絲所沒有的幾個優(yōu)點。由于反熔絲能通過連接到其每個端的布線施加的電壓差來編程，所以一組反熔絲占據(jù)更少的集成電路空間。在組中反熔絲可以組放在一起，并且當對一個反熔絲編程時不會對相鄰的反熔絲造成危險。在集成電路放入集成電路封裝或密封之后通過在封裝的管腳施加適當?shù)男盘柸匀豢梢詫Ψ慈劢z進行編程。由于以下幾個原因這是顯著的優(yōu)點。首先，集成電路放入封裝中之后可以測試，然后可以通過編程選中的反熔絲用冗余電路代替有缺陷的電路進行修復。在配置集成電路以滿足顧客的規(guī)格之前可以測試通用的集成電路并放入封裝中。這減少了客戶訂購和出貨之間的延遲。用反熔絲定制通用集成電路還能夠提高集成電路的產(chǎn)量，因為可以生產(chǎn)相同的通用集成電路以滿足客戶廣泛的需求。
盡管有這些優(yōu)點，在集成電路中反熔絲的使用由于缺少足夠的電路來支持反熔絲的編程和讀出而受到限制。另外，ONO反熔絲的另一個缺點是當制造集成電路時需要獨立的額外的步驟。
常規(guī)熔絲和反熔絲還有許多顯著的缺點限制其有用性。這些顯著缺點之一是熔絲和反熔絲都不能重新編程。相反，它們是一次可編程器件，這使得它們難以測試并且不適于需要可重新編程能力的大規(guī)模應用(a large class of applications)。熔絲和反熔絲還遭遇不能根據(jù)閃速存儲器工藝流程制造的缺點。
Micron Technology，Inc.的Lowrey等人在1994年6月28日公開的美國專利No.5324681中教導了形成為MOSFET的一次可編程(OTP)存儲單元可以代替激光/熔絲可編程存儲單元用于例如使用冗余的DRAM存儲單元的行和列的DRAM的OTP修復以及可選DRAM(例如快速頁模式(FPM)或擴展數(shù)據(jù)輸出(EDO))的OTP選擇。這種能力的一個主要優(yōu)點是在DRAM存儲芯片已經(jīng)封裝之后能夠編程OTP存儲單元的能力，這是相對于過去的解決方案的一個顯著的優(yōu)點。但是在該專利中的發(fā)明仍具有一次可編程的缺點。
解決可編程開關問題的另一個方法是Lipp等人在1998年6月9日公開的美國專利No.5764096中介紹的。美國專利No.5764096提供了一種通用非易失可重新編程的開關，但是沒有用基本的DRAM單元機構的通用性來實現(xiàn)。因此，Lipp的專利沒有實現(xiàn)在很少或不修改DRAM工藝流程的情況下在DRAM芯片上提供非易失存儲功能的結果。
另一個可選的可編程互聯(lián)，例如邏輯開關電路，使用金屬氧化物半導體場效應晶體管(MOSFET)作為開關元件。MOSFET通過可編程元件存儲的存儲位來控制。最普通的，該編程元件是動態(tài)隨機存取存儲(DRAM)單元?；诂F(xiàn)場可編程門陣列(FPGA)的這種DRAM可重新編程并使用DRAM工藝流程，但是存在只要關掉電源開關元件的編程就會丟失的缺點。掉電時必須使用分離的非易失存儲單元存儲編程圖形(programmed pattern)，并且FPGA必須在每次上電時重新編程。這又會增加制造的復雜性并要求顯著增加芯片的表面空間。
因此，一直存在對能夠重新編程并與MOSFET存儲器技術兼容的熔絲和反熔絲元件的需要。這種元件應當能夠在MOSFET存儲器芯片上制造并且很少或不修改MOSFET存儲器工藝流程。
發(fā)明概述在隨后的詳細介紹中將解決上述和其它缺點。根據(jù)本發(fā)明的各種實施，通過利用反?？昭ǖ漠a(chǎn)生(anomalous hole generation)用p溝道MOSFET器件作為存儲器譯碼電路中可重新編程的熔絲或反熔絲元件。施加足夠大的負柵極偏置電壓，以使隧道電子獲得足夠的能量越過氧化物的帶隙能量。結果，在硅襯底中產(chǎn)生高能空穴-電子對。然后，空穴從襯底注入到氧化物中，并保持被捕獲。導致p溝道MOSFET的閾值電壓的大的偏移。隨后，通過施加正柵極偏置電壓可以復位該器件。因此，對于需要重新編程能力的應用可以實現(xiàn)特別的好處。此外，這種熔絲或反熔絲元件在MOSFET存儲器工藝流程中可以很容易的實現(xiàn)。
根據(jù)一個實施例，本發(fā)明涉及在襯底中包括金屬氧化物半導體場效應晶體管(MOSFET)的可編程開關。MOSFET具有第一和第二源極/漏極區(qū)、在第一和第二源極/漏極區(qū)之間的溝道區(qū)以及由柵極氧化物與溝道區(qū)分開的柵極。字線連接到柵極。第一傳輸線連接到第一源極/漏極區(qū)。第二傳輸線連接到第二源極/漏極區(qū)。編程后的MOSFET在柵極氧化物中具有捕獲的正電荷，從而其閾值電壓與未編程狀態(tài)的MOSFET的閾值電壓相比發(fā)生了明顯的改變。該開關可以作為熔絲或反熔絲來實現(xiàn)。
在另一個實施例中，可編程開關包括在襯底中的p溝道MOSFET。MOSFET具有源極區(qū)、漏極區(qū)、在源極區(qū)和漏極區(qū)之間的溝道區(qū)以及由柵極氧化物與溝道區(qū)分開的柵極。字線連接到柵極。源極線連接到源極區(qū)。位線連接到漏極區(qū)。編程后的MOSFET在柵極氧化物中具有捕獲的正電荷，從而其閾值電壓與未編程狀態(tài)的MOSFET的閾值電壓相比發(fā)生了明顯的改變。該開關可以作為熔絲或反熔絲來實現(xiàn)。
本發(fā)明的其它實施例包括集成電路、可編程譯碼器以及引入可編程開關的電系統(tǒng)。
再一個實施例涉及編程在襯底中的p溝道MOSFET為可重新編程的開關的方法。第一和第二電壓電位分別加到MOSFET的源極和漏極區(qū)。負柵極電位加到MOSFET的柵極區(qū)。所加的第一和第二電壓電位以及負柵極電壓電位使熱空穴從襯底注入到MOSFET的柵極氧化物中。
在另一個編程在襯底中的p溝道MOSFET為可重新編程的開關的方法實施例中，MOSFET的源極和漏極區(qū)都連接到地。加到MOSFET的柵極區(qū)的負柵極電位使熱空穴從襯底注入到MOSFET的柵極氧化物中。
另一個實施例涉及在存儲器中進行地址譯碼的方法，包括將多個地址線和多個輸出線連接到具有多個行和多個冗余行的可編程譯碼器上。通過使用熱空穴注入以編程與行有關的可編程開關來不選擇行?？删幊涕_關包括在襯底中的MOSFET。MOSFET具有第一源極/漏極區(qū)、第二源極/漏極區(qū)、在第一和第二源極/漏極區(qū)之間的溝道區(qū)以及由柵極氧化物與溝道區(qū)分開的柵極。編程后的MOSFET在柵極氧化物中具有捕獲的正電荷，從而其閾值電壓與未編程狀態(tài)的MOSFET的閾值電壓相比發(fā)生了明顯的改變。
另一個在存儲器中進行地址譯碼的方法實施例包括寫入與地址譯碼器的行有關的MOSFET，從而使正電荷被與該行有關的MOSFET的柵極氧化物捕獲。寫入與行有關的MOSFET，使行與行驅動器分開。通過去掉被與冗余行相關的MOSFET的柵極氧化物捕獲的正電荷擦除與地址譯碼器的冗余行相關的MOSFET。擦除與冗余行相關的MOSFET使冗余行連接到冗余行驅動器。
本發(fā)明的以上概述并未試圖介紹本發(fā)明的每個說明性的實施例或每個實現(xiàn)。后面的附圖和詳細的介紹更具體的說明了這些實施例。
附圖簡要介紹本發(fā)明的這些和其它方面和優(yōu)點通過閱讀隨后的詳細介紹并參考附圖將變得更加明顯，其中

圖1A是常規(guī)金屬氧化物半導體場效應晶體管(MOSFET)的框圖。
圖1B說明正向工作的圖1A的MOSFET，示出了隨著連續(xù)使用空穴在漏極區(qū)附近被捕獲而引起的某些器件的退化。
圖2A是具有類似于雙極型晶體管結構的常規(guī)半導體器件的框圖。
圖2B說明正向工作的圖2A的MOSFET，示出了隨著連續(xù)使用空穴在漏極區(qū)附近被捕獲而引起的某些器件的退化。
圖3是根據(jù)本發(fā)明的一個實施例的能夠用作電路開關或非易失可重新編程開關的可編程MOSFET器件的圖。
圖4示出了施加大的負柵極偏置電壓后圖3的器件。
圖5示出了根據(jù)本發(fā)明的實施例在氧化物中捕獲正電荷產(chǎn)生的p溝道MOSFET器件的閾值電壓的偏移。
圖6示出了根據(jù)本發(fā)明的另一個實施例，編程圖3的器件的方法的流程圖。
圖7示出了根據(jù)本發(fā)明另一個實施例，引入可編程熔絲的集成電路的例子。
圖8示出了根據(jù)本發(fā)明再一個實施例，引入可編程反熔絲的集成電路的例子。
圖9示出了根據(jù)本發(fā)明另一個實施例的電系統(tǒng)的例子的框圖。
本發(fā)明具有多種修改和可供選擇的形式。其細節(jié)已通過附圖中的例子示出并將詳細介紹。但是，應當理解，其意圖不是為了將本發(fā)明限定在所述的特定實施例。相反，其意圖是為了覆蓋落在由附帶的權利要求書所限定的本發(fā)明的精神和范圍內(nèi)的所有的修改、等價物和可供選擇的方法。
詳細說明在隨后對本發(fā)明的詳細介紹中，參考構成本發(fā)明的一部分的附圖，其中通過說明方式表示本發(fā)明可以實施的特定實施例。在同樣的附圖中，相同的數(shù)字表示基本類似的元件。這些實施例介紹得足夠詳細，以使本領域的技術人員能夠實施本發(fā)明。也可以利用本發(fā)明的其它實施例，并且進行結構上、邏輯上或電氣方面的改變而不脫離本發(fā)明的范圍。因此，隨后的詳細介紹不是為了限制，并且本發(fā)明的范圍僅由附帶的權利要求書以及權利要求書給與權利的等價物的整個范圍來限定。
用在隨后的介紹中的術語晶片和襯底包括具有形成本發(fā)明的集成電路(IC)結構的暴露的表面的任何結構。術語襯底理解為包括半導體晶片。術語襯底也用來表示在處理中的半導體結構，并且包括在其上制造的其它層。晶片和襯底都包括摻雜的和未摻雜的半導體、由基底半導體和絕緣體支撐的外延半導體以及本領域的技術人員所熟知的半導體結構。術語半導體包括半導體，術語絕緣體定義為包括比本領域的技術人員認為的導體的材料導電性低的任何材料。
在本申請中所用的術語“水平的”定義為基本平行于晶片和襯底的常規(guī)平面或表面的平面，而不管晶片或襯底的方向。術語“垂直的”表示基本與上面定義的水平面正交的方向。介詞，例如“在…之上”、“上面”、“側面”(以及“側壁”)、“更高”、“更低”、“在…之上”、以及“在…之下”定義為相對于在晶片或襯底的上表面上的常規(guī)平面或表面，而不管晶片或襯底的方向。
p型導電性是關于半導體材料中的空穴的導電性，n型導電性是關于半導體材料中的電子的導電性。在整個說明書中符號“n+”表示重摻雜n型的半導體材料，例如單晶硅或多晶硅。同樣，符號“p+”表示重摻雜p型的半導體材料。符號“n-”和“p-”分別表示輕摻雜n型和p型半導體材料。
在本說明書中，當由于控制柵極電壓大于源極電壓至少其閾值電壓而導電時，所述晶體管為激活的或導通的。當由于控制柵極電壓大于源極電壓小于其閾值電壓時，所述晶體管為非激活的或關斷的，并且晶體管是不導通的。數(shù)字信號1也稱作高電平信號，數(shù)字信號0也稱作低電平信號。這里所述的本發(fā)明的所有實施例可以接到大約為1-5伏的電源電壓VCC上。VCC由為了簡化的目的而未示出的電路產(chǎn)生，但是為本領域的技術人員所已知。
在一些類型的常規(guī)閃速存儲器中，用正源極偏置電壓和負控制柵極電壓實現(xiàn)擦除。已采用該技術以允許控制柵極和源極之間大的擦除電壓差，同時避免熱空穴從襯底注入到隧道氧化物中。熱(即，高能)空穴注入可導致在隧道氧化物中捕獲空穴，以及由此產(chǎn)生的不穩(wěn)定的過擦除(erratic over-erasure)和不正常的電荷損失率(anomalouscharge loss rates)。
某些常規(guī)閃速存儲器，例如基于p溝道MOSFET的某些類型，使用熱空穴注入作為存儲器技術。在這種存儲器中，通過光或從雙極型晶體管型結構注入在硅襯底中產(chǎn)生空穴。圖1A示出了在襯底100中的常規(guī)金屬氧化物半導體場效應晶體管(MOSFET)。MOSFET包括源極區(qū)102、漏極區(qū)104和在襯底100中的源極區(qū)102和漏極區(qū)104之間的溝道區(qū)106。柵極108通過柵極氧化物110與溝道區(qū)106分開。源極線112連接到源極區(qū)102。位線114連接到漏極區(qū)104。字線116連接到柵極108。
通過光電效應在器件中產(chǎn)生空穴。在常規(guī)操作中，在漏極區(qū)104和源極區(qū)102之間建立漏極到源極電壓電位(Vds)。然后通過字線116在柵極108上施加負電位。一旦加到柵極的負電位超過MOSFET的特性電壓閾值(Vt)，在襯底100中的漏極區(qū)104和源極區(qū)102之間形成溝道106。溝道106的形成允許漏極區(qū)104和源極區(qū)102之間導通，并且在漏極區(qū)104可以檢測到電流Ids。
加到柵極的負電壓電位使空穴注入到柵極氧化物110中。在圖1A的常規(guī)MOSFET的正常操作期間，對于正向工作的MOSFET，由于在空穴被漏極區(qū)104附近的柵極氧化物110捕獲，所以一些器件退化逐漸出現(xiàn)。在圖1B中描述了該效應。但是，由于空穴在漏極區(qū)104附近被捕獲，所以他們不會非常明顯的改變MOSFET的特性。
圖2A示出了具有雙極型(pnp)晶體管型結構的常規(guī)半導體器件。該器件包括源極區(qū)202、漏極區(qū)204、后柵極區(qū)206和在襯底200中的源極區(qū)202和漏極區(qū)204之間的溝道區(qū)208。柵極210通過柵極氧化物212與溝道區(qū)208分開。源極線214連接到源極區(qū)202然后接地。位線216連接到漏極區(qū)204。字線218連接到柵極210。端子220連接到后柵極區(qū)206。
當正電壓Veb通過端子220加到后柵極區(qū)206，負電壓通過字線218加到柵極210時，空穴從在后柵極區(qū)的pn結注入到柵極氧化物212中。在圖2B中描述了該效應，并導致器件閾值電壓的變化。
在本領域中已知通過雪崩電子注入可以擦除在柵極氧化物中由熱空穴注入的正電荷。在雪崩增殖和電子注入中，電子僅僅跳過在硅表面的勢壘，即，3.2eV，并且能量減小，一旦到達氧化物，便被捕獲。這些電子中的一部分被正電荷中心捕獲，從而根除它們。在由熱電子注入實現(xiàn)擦除條件下該現(xiàn)象已經(jīng)用作基于用熱空穴注入的存儲器件的基礎。
但是，熱空穴注入只是能夠導致正電荷產(chǎn)生并在隧道氧化物中捕獲的僅有的一種機制。根據(jù)本發(fā)明的教導，p溝道MOSFET器件通過利用不正?？昭óa(chǎn)生在存儲器譯碼電路中用作可編程熔絲或反熔絲。具體的，施加足夠大的負柵極偏置電壓，以使隧道電子獲得足夠的能量越過氧化物的帶隙能量。結果，在硅襯底中產(chǎn)生高能空穴-電子對。然后，空穴從襯底注入到氧化物中，并保持被捕獲。導致p溝道MOSFET的閾值電壓發(fā)生大的偏移。隨后，通過施加正柵極偏置電壓可以復位該器件。因此，對于需要重新編程能力的應用可以實現(xiàn)特別的好處。此外，這種熔絲或反熔絲元件在MOSFET存儲器工藝流程環(huán)境中可以很容易的實現(xiàn)。
重新參考附圖，圖3示出了p溝道MOSFET器件300。MOSFET器件300形成在襯底302上，并包括第一源極/漏極區(qū)304、第二源極/漏極區(qū)306以及在襯底302中的源極/漏極區(qū)304和306之間的溝道區(qū)308。柵極區(qū)310通過柵極氧化物312與襯底302分開。在一個實施例中，第一源極/漏極區(qū)304包括MOSFET的源極區(qū)，第二源極/漏極區(qū)306包括MOSFET的漏極區(qū)。
在圖3的器件300中，源極/漏極區(qū)304和306都接地。大的負柵極偏置電壓通過字線314加到柵極區(qū)310。該偏置電壓產(chǎn)生空穴并使他們跳到柵極氧化物312。Vox表示隧道氧化物上的電壓差。如果在Fowler-Nordhiem隧穿期間Vox超過臨界值，例如8V，隧道電子可以獲得足夠的能量越過氧化物大約8-9eV的帶隙能量。電位降落很大，并且電子只能隧穿很短的距離。一旦電子在氧化物中，它們被強電場和電壓降落加速。然后它們得到在硅襯底302的表面產(chǎn)生空穴-電子對所需的8eV的能量。然后，空穴注入到氧化物中。
當襯底302反轉時，電場出現(xiàn)在硅襯底302中，然后空穴從襯底302注入到柵極氧化物312中?？昭ㄔ趐溝道MOSFET器件300的氧化物312中保持捕獲，如圖4所示。結果，產(chǎn)生凈正捕獲電荷。該正捕獲的氧化物電荷導致p溝道MOSFET器件300的閾值電壓VT發(fā)生大的偏移，如圖5所示。通過施加正柵極偏置可以復位器件300。
圖5示出了在圖3所示的第二源極/漏極區(qū)304檢測到的電流信號Ids與在加到第一和第二源極/漏極區(qū)304和306之間的一個漏極電壓下柵極電壓Vgs的關系圖。在一個實施例中，Vgs表示加到柵極區(qū)310的電壓電位。在圖5中，用A表示的曲線示出了未編程的p溝道MOSFET的導電特性。用B、C和D表示的曲線示出了同樣的p溝道MOSFET在施加大的負柵極偏置電壓之后過一定時間在不同點的導電特性。
因此，p溝道MOSFET器件300具有可編程和變化的閾值電壓。圖6是適于說明通過其編程MOSFET器件以實現(xiàn)本發(fā)明的實施例的方法600的流程圖。為了編程p溝道MOSFET器件300，源極/漏極區(qū)304和306都接地，如方框602所示。然后，在方框604，大的負柵極電位Vgs通過字線314加到柵極區(qū)310。如圖6所示，施加柵極電壓Vgs使得在襯底302中產(chǎn)生高能空穴-電子對。在方框606中，空穴注從襯底302入到柵極氧化物312中，并保持被捕獲。
在本發(fā)明的一個實施例中，在方框608通過隨后在其編程狀態(tài)下正向操作p溝道MOSFET器件300繼續(xù)該方法。由此，該方法包括連接源極線到源極/漏極區(qū)306。位線316連接到源極/漏極區(qū)304。然后通過字線314將柵極電位施加到柵極區(qū)310，從而在源極/漏極區(qū)304和306之間形成導電溝道308。
根據(jù)本發(fā)明的實施例，器件300用來實現(xiàn)存儲器地址譯碼電路中的熔絲和/或反熔絲元件，用來去掉存在失效器件的行，并用陣列中的冗余行代替，如圖7和8所示。有利地，在圖7和8的實施例中不需要單獨的鎖存電路。此外，圖8所示的方案可以只用圖示類型以及在上面結合圖3介紹的p溝道MOSFET器件來實現(xiàn)，因此可以在單阱中制造。
圖7示出了根據(jù)本發(fā)明的實施例引入可編程熔絲的集成電路700的例子。在一個實施例中，集成電路700包括用于存儲器的地址譯碼器部分。如圖7所示，集成電路700包括可編程譯碼器702。根據(jù)該實施例，譯碼器702包括以行列矩陣形式排列的NMOS晶體管704的陣列。
根據(jù)本發(fā)明的該實施例，NMOS晶體管704的陣列放在都用參考數(shù)字706表示的大量第一傳輸線和都用參考數(shù)字708表示的大量第二傳輸線的交叉點上。第一傳輸線706將地址驅動器710連接到在可編程譯碼器702中的NMOS晶體管704的陣列。在一個實施例中，第一傳輸線706包括大量地址輸入線。第二傳輸線708將至少一個行驅動器712和至少一個冗余行驅動器714連接到在可編程譯碼器702中的NMOS晶體管704的陣列。雖然圖7只示出了一個行驅動器712和一個冗余行驅動器714，但是本領域的技術人員應當理解，集成電路700可以包括任何數(shù)量的行驅動器702和冗余行驅動器714。在一個實施例中，第二傳輸線708包括許多輸出線。
根據(jù)本發(fā)明的特定實施例，可編程熔絲716用來去掉具有失效器件的行，例如，失效的NMOS晶體管704。特別是，如果發(fā)現(xiàn)有失效器件的行，則通過將大的負柵極電壓加到可編程熔絲716的柵極將其去掉，從而編程它。用冗余行代替去掉的行。
在本發(fā)明的方法實施例中，在存儲器中通過將第一傳輸線706，即，地址線，連接到在可編程譯碼器702中的大量的NMOS晶體管704進行地址譯碼。第二傳輸線708，即，輸出線，也連接到NMOS晶體管704。通過圖6所介紹的方法編程熔絲716，使用至少一個可編程熔絲716用冗余行代替失效行。具體的，與失效行有關的熔絲716處于編程狀態(tài)，與相應的冗余行有關的熔絲716處于未編程狀態(tài)。通過去掉與熔絲716的源極區(qū)相鄰的柵極氧化物區(qū)中捕獲的電荷使與冗余行有關的熔絲716處于未編程狀態(tài)。
圖8示出了根據(jù)本發(fā)明的另一個實施例引入可編程反熔絲的集成電路800的例子。在一個實施例中，集成電路800包括用于存儲器的地址譯碼器部分。如圖8所示，集成電路800包括可編程譯碼器802。根據(jù)該實施例，譯碼器802包括以行和列矩陣形式排列的可編程反熔絲804的陣列。用圖3所示的MOSFET器件實現(xiàn)反熔絲。
根據(jù)本發(fā)明的該實施例，可編程反熔絲804的陣列放在都用參考數(shù)字806表示的許多第一傳輸線和都用參考數(shù)字808表示的許多第二傳輸線的交叉點上。第一傳輸線806將地址驅動器810連接到在可編程譯碼器802中的可編程反熔絲804的陣列。在一個實施例中，第一傳輸線806包括許多地址輸入線。第二傳輸線808將至少一個行驅動器812和至少一個冗余行驅動器814連接到在可編程譯碼器802中的可編程反熔絲804的陣列。雖然圖8只示出了一個行驅動器812和一個冗余行驅動器814，但是本領域的技術人員應當理解，集成電路800可以包括任何數(shù)量的行驅動器812和冗余行驅動器814。在一個實施例中，第二傳輸線808包括許多輸出線。
根據(jù)本發(fā)明的特定實施例，開關816用來去掉具有失效器件的行。特別是，如果發(fā)現(xiàn)有失效器件的行，則通過關閉開關816并使每個反熔絲804的柵極-源極電壓VGS的幅度增加將其去掉。如果反熔絲沒有編程，則柵極-源極電壓VGS將超過閾值電壓VT，器件將導通，從而去掉該行。如果反熔絲已經(jīng)被編程，在柵極中具有捕獲的正電荷，則它將不導通，并且該行將被選中。這樣，用反熔絲804被用來選擇冗余行以代替失效的行。如上所述，圖8所示的方案可以只用圖示類型以及在上面結合圖3介紹的p溝道MOSFET器件來實現(xiàn)，因此可以在單阱中制造。
圖9示出了根據(jù)本發(fā)明的另一個實施例的電系統(tǒng)900的例子的方框圖。如圖9所示，電系統(tǒng)包括存儲器910和通過系統(tǒng)總線930連接到存儲器910的處理器920。在一個實施例中，處理器和存儲器位于一個半導體芯片上。存儲器910包括具有至少一個如圖7和8中詳細說明和介紹的可編程熔絲或反熔絲的可編程譯碼器。
結論因此，用MOSFET器件作為可編程熔絲或反熔絲元件的技術已經(jīng)由本發(fā)明示出。本發(fā)明的優(yōu)點包括熔絲和反熔絲元件的可重新編程性，以及與現(xiàn)有MOSFET存儲器技術的兼容性。此外，本發(fā)明的熔絲和反熔絲元件可以在很少或不修改存儲器工藝流程的情況下在閃速存儲器芯片上制造。
以上介紹的各種實施例僅僅通過說明的方式提供，不構成對本發(fā)明的限制。本領域的技術人員將很容易地認識到可以對這些實施例進行各種修改和變化，而不需要嚴格遵守這里說明和介紹的例子實施例和申請，而且不會脫離在隨后的權利要求書中所闡述的本發(fā)明的實際精神和范圍。
權利要求
1.一種可編程開關元件，包括在襯底中的金屬氧化物半導體場效應晶體管(MOSFET)，MOSFET具有第一源極/漏極區(qū)、第二源極/漏極區(qū)、在第一和第二源極/漏極區(qū)之間的溝道區(qū)以及通過柵極氧化物與溝道區(qū)分開的柵極；連接到柵極的字線；連接到第一源極/漏極區(qū)的第一傳輸線；以及連接到第二源極/漏極區(qū)的第二傳輸線，其中MOSFET是在柵極氧化物中具有捕獲的正電荷，從而其閾值電壓與未編程狀態(tài)的MOSFET的閾值電壓相比發(fā)生了明顯的改變的編程后的MOSFET。
2.根據(jù)權利要求1的可編程開關，其中MOSFET是p溝道MOSFET。
3.根據(jù)權利要求1的可編程開關，其中可編程開關包括可編程熔絲。
4.根據(jù)權利要求1的可編程開關，其中可編程開關包括可編程反熔絲。
5.根據(jù)權利要求1的可編程開關，其中MOSFET的第一源極/漏極區(qū)是源極區(qū)，MOSFET的第二源極/漏極區(qū)是漏極區(qū)。
6.根據(jù)權利要求1的可編程開關，其中第一傳輸線包括源極線，第二傳輸線包括位線。
7.用于編程在襯底中的p溝道MOSFET成為可重新編程的開關的方法，該方法包括對MOSFET的源極區(qū)施加第一電壓電位；對MOSFET的漏極區(qū)施加第二電壓電位；以及對MOSFET的柵極部分施加負柵極電位，其中所加的第一和第二電壓電位以及負柵極電位使熱空穴從襯底注入到MOSFET的柵極氧化物中。
8.根據(jù)權利要求7的方法，其中對MOSFET的源極區(qū)施加第一電壓電位包括MOSFET的源極區(qū)接地。
9.根據(jù)權利要求7的方法，其中對MOSFET的漏極區(qū)施加第二電壓電位包括MOSFET的漏極區(qū)接地。
10.根據(jù)權利要求7的方法，其中對MOSFET的柵極部分施加負柵極電位包括施加足夠大的負柵極電位，以便在MOSFET的源極區(qū)和漏極區(qū)之間形成導電溝道。
11.根據(jù)權利要求7的方法，還包括在編程狀態(tài)正向操作MOSFET源極線連接到源極區(qū)；位線連接到漏極區(qū)；以及將柵極電位加到柵極區(qū)，從而在源極區(qū)和漏極區(qū)之間形成導電溝道。
全文摘要
p溝道MOSFET器件(300)通過利用不正常空穴產(chǎn)生在存儲器譯碼電路中用作可編程熔絲或反熔絲。施加足夠大的負柵極偏置電壓(314)，以使隧道電子獲得足夠的能量越過氧化物(312)的帶隙能量。這使得在硅襯底中產(chǎn)生高能空穴－電子對。然后，空穴從襯底注入到氧化物中，并保持被捕獲。導致p溝道MOSFET的閾值電壓發(fā)生大的偏移。隨后，通過施加正柵極偏置電壓可以復位該器件。
文檔編號G11C29/00GK1491417SQ02804908
公開日2004年4月21日 申請日期2002年2月12日 優(yōu)先權日2001年2月13日
發(fā)明者L·福爾貝斯, L 福爾貝斯 申請人:微米技術有限公司