專利名稱：基線校正裝置的制作方法
技術領域：
本發(fā)明涉及對存儲介質的存取技術，特別涉及對輸入信號的基線進行 校正的基線校正裝置。
背景技術：
近年來，在盤驅動領域，能提高記錄密度的垂直磁記錄方式的盤存儲 裝置備受矚目。在以往的水平磁記錄方式的盤驅動中，對應于二值記錄數(shù) 據(jù)的磁化沿盤介質的盤面方向形成。與此不同，在垂直磁記錄方式的盤驅 動中，該^磁化沿盤介質的縱深方向形成。一般而言，在盤驅動中，數(shù)據(jù)通過NRZ ( non return to zero:不歸零) 記錄編碼法被記錄在盤介質上。在由頭(head)從該盤介質上讀出記錄數(shù) 據(jù)時，在水平磁記錄方式下，該再現(xiàn)信號(讀信號)成為雙脈沖(di-pulse) 信號串。另一方面，在垂直磁記錄方式中，該再現(xiàn)信號成為包含直流(DC) 的低頻分量的脈沖信號串。一般而言，在盤驅動的讀通道系統(tǒng)(包括讀放大器的再現(xiàn)信號處理系 統(tǒng))中，讀放大器、AC耦合等模擬前端電路具有低頻截止特性。這是為 了從再現(xiàn)信號中除去不需要的低頻噪聲分量，改善再現(xiàn)信號的SNR(信號 /噪聲比)等。在垂直磁記錄方式中，已知會出現(xiàn)如下的現(xiàn)象，即，由于再現(xiàn)信號中 含有低頻分量，所以在被具有低頻截止特性的模擬前端電路隔斷(cut)低 頻噪聲分量時，再現(xiàn)信號的基線會發(fā)生變動。若發(fā)生這種再現(xiàn)信號的基線 變動，則會產(chǎn)生在基于再現(xiàn)信號對記錄數(shù)據(jù)進行解碼時誤碼率(解碼誤碼 率)變高的問題。為了改善上述問題，想到降低讀通道系統(tǒng)的低頻截止頻率的方法。但 是，若只擴大通過頻帶，則無法隔斷低頻噪聲分量，由此會導致再現(xiàn)信號 的SNR變差。另外，尤其是讀放大器一般都對1/f噪聲等低頻噪聲敏感， 所以將導致SNR進一步變差。因此，在垂直磁記錄方式中，若單純降低讀通道系統(tǒng)的低頻截止頻率，則誤碼率會變高。作為以往的應對基線變動的方法，提出有求出基線的理想值，取該理 想值與實際的基線值的差，將該值反饋至AD轉換器之前的級進行校正的 技術(例如，參照專利文獻l)。另外，提出有通過求出基線的變動分量 的逆特性，并求出與變動了的基線的差，來獲得無變動的基線的技術(例 如，參照專利文獻2)。另外，還提出有檢測模擬信號的直流分量，使用其合計值對基線變動進行校正的方法(例如，參照專利文獻3)。 專利文獻1 :特開2004-127409號公報 專利文獻2 :特開平11-185209號公報 專利文獻3 :特開平11-266185號公報
發(fā)明內容
〔本發(fā)明所要解決的課題〕本發(fā)明人在這樣的情況下，認識到以下課題。以往都是計算用于校正基 線的校正量，反饋至前級進行校正的，所以進行校正的時機會延遲計算校正 量所用的時間。近年的存儲裝置要求以超過1Gbps的速度進行讀寫的訪問， 所以這種延遲可能造成致命的影響。即，雖然進行了基線的校正，但由于用 于該校正的校正量是基于過去的數(shù)據(jù)求出的，所以導致無法進行準確的校正。 因此，在要求以更高速進行訪問的情況下，存在該基線的變動會給糾錯等的 后級電路帶來不良的影響這樣的問題。本發(fā)明是鑒于這種情況而完成的，其目的在于提供一種在被要求高速 訪問的存儲裝置中能高效地對基線的變動進行校正的技術。 〔用于解決課題的手段〕為了解決上述課題，本發(fā)明的一種方案的基線校正裝置通過具有如下 結構來對數(shù)字信號的基線變動進行校正，該基線校正裝置包括輸入部， 被輸入AD轉換后的數(shù)字信號；基線變動判定部，基于被輸入到輸入部的 數(shù)字信號，判定其有無長期性變動；校正信號生成部，基于被輸入到輸入 部的數(shù)字信號，生成依賴于其長期性變動的校正信號；校正部，基于判定 部的輸出，在判定為存在基線的變動時，基于校正信號生成部的校正信號 對來自輸入部的數(shù)字信號進行校正，而在判定為不存在基線的變動時，不 對來自輸入部的數(shù)字信號進行校正。這里，所謂"判定有無長期性變動"，包括判定在預定期間內所輸入的 數(shù)字信號表示的基線是否發(fā)生了變動。所謂"生成依賴于長期性變動的校 正信號"，包括推算基線的變動量，將推算出的變動量規(guī)定為進行校正的 量，在這種情況下，校正信號既可以是推算出的變動量，也可以是推算出 的變動量乘以權重后的值。根據(jù)該方案，通過僅在存在基線的變動時進行 校正，能進行高效率的校正。本發(fā)明的另一方案還是基線校正裝置。該裝置通過具有如下結構來對數(shù)字信號的基線變動進行校正，包括輸入部，被輸入AD轉換后的數(shù)字 信號；轉換部，將被輸入到輸入部的數(shù)字信號轉換成隨時間經(jīng)過取三值中 的任一者的判定信號；移動平均化部，取來自轉換部的判定信號的移動平 均；判定部，基于移動平均化部的輸出，對判定信號是否隨時間經(jīng)過取得 平衡進行判定；校正部，基于判定部的輸出，在判定信號沒有隨時間經(jīng)過 取得平衡時，對來自輸入部的數(shù)字信號進行校正，而在判定信號隨時間經(jīng) 過取得平衡時，不對數(shù)字信號進行校正。這里，所謂"隨時間經(jīng)過取得平衡"，包括在一定期間內，基線的變動 量收斂在預定的范圍內的情形。根據(jù)該方案，通過僅在判定信號沒有隨時 間經(jīng)過取得平衡時進行校正，能高效地進行校正。而且，通過使用三值的 判定信號，能容易地進行判定。也可以是移動平均化部在判定信號中三值的中央值持續(xù)預定期間時、 或者夾著該中央值位于相反側的二值的個數(shù)的差在預定區(qū)間內小于或等 于預定數(shù)的第一情況下，和夾著中央值位于相反側的二值的個數(shù)的差在預 定區(qū)間內大于或等于預定數(shù)的第二情況下，產(chǎn)生不同的輸出，并且，判定 部基于移動平均化部的輸出，在第 一 情況時判定為判定信號的值隨時間經(jīng) 過取得平衡。這里，所謂"三值的中央值"，包括三值中正當中的值。另外，所謂"夾 著中央值位于相反側的二值"包括三值中的最大值和最小值。在這種情況 下，通過使用三值的判定信號，能容易地進行判定。也可以是判定信號是"-l"、 "0"、 'T，這三值，移動平均化部將這三值 分別轉換成"0"、 "1"、 "2"的轉換信號，并且對轉換信號隨時間經(jīng)過的變化 進行預定期間的相加運算后輸出，當相加運算后的輸出在預定范圍內時判 定部判定為判定信號是第 一 情況。所謂"對隨時間經(jīng)過的變化進行預定期間的相加運算后輸出，，，可以是移動平均處理等平均化處理。在這種情況 下，通過使用"0，，以上的轉換信號，能容易地實現(xiàn)后級的電路結構?？梢允切Ｕ堪ɑ跀?shù)字信號的移動平均對數(shù)字信號的基線進行 校正的校正單元。通過使用移動平均進行校正，能一邊追蹤變動， 一邊進行準確的4交正。可以是判定信號是"-r，、 "o"、 "r，這三值，移動平均化部將這三值分 別轉換成"o"以上的轉換信號，并且對轉換信號的隨時間經(jīng)過的變化進行 預定期間的相加運算后輸出，當相加運算后的輸出在預定范圍內時判定部 判定為判定信號是第一情況。在這種情況下，通過使用"o，，以上的轉換信 號，能容易地實現(xiàn)后級的電路結構。本發(fā)明的另一方案是信號處理裝置。該裝置是被設置在對輸入信號施 以預定的處理的處理路徑中的基線變動校正部，該基線變動校正部包括基線變動量導出部，導出被施加了預定的處理的信號的基線變動量；調整 部，調整由基線變動量導出部導出的基線變動量，輸出基線的校正量。 根據(jù)該方案，能高效地對基線的變動進行校正。本發(fā)明的另一方案還是信號處理裝置。在該信號處理裝置中，在處理 路徑中設置有A/D轉換器，基線變動校正部被配置在作為該A/D轉化器 的輸出側的數(shù)字信號路徑中，并且，通過前饋控制對基線的變動進行校正。根據(jù)該方案，通過前饋控制進行校正，所以能與瞬時變動對應地校正基 線的變動。本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，調整 部包括平均部，計算基線變動量導出部的輸出信號的平均值；加權部， 使平均部所計算出的平均值乘以預定的權重系數(shù)。根據(jù)該方案，通過取平均，能夠減少噪聲等的影響。而且，通過權重系 數(shù)能夠調節(jié)反應速度。本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，基線 變動校正部包括控制是否允許進行校正的校正許可控制部，基線變動校正 部基于校正許可控制部的控制，通過前饋控制實施信號的基線變動的校 正。根據(jù)該方案，先判定是否允許進行校正再對基線變動進行校正，所以 能高效地進行校正。本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，校正 許可控制部在判定為不需要進行基線變動的校正時，禁止由基線變動校正 部進行校正。根據(jù)該方案，在不應該校正時不進行校正，所以能高效地進行校正。 本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，校正許可控制部在基線變動量小于預定的閾值時，判定為不需要進行基線變動的才交正。根據(jù)該方案，通過閾值來判斷是否允許進行校正，所以能進行靈活的控制。本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，變動量導出部包括限幅器，對被施以了預定的處理的信號進行硬判定處理； 減法器，從被施以了預定的處理的信號減去由限幅器進行了硬判定處理的信號。根據(jù)該方案，通過使用硬判定處理的結果，能高速地求出變動量。本發(fā)明的再一個方案還是信號處理裝置。在該信號處理裝置中，變動 量導出部還包括選擇器，該選擇器將被施以了預定的處理的信號和平均部 的輸出信號作為輸入，按照預定的選擇信號，將被施以了預定的處理的信 號和平均部的輸出信號中的任一者的信號輸出到限幅器。根據(jù)該方案，可以通過選擇器選擇成為計算變動量的基礎的信號，所 以能進行靈活的控制。而且，通過將成為計算變動量的基礎的信號作為平 均部的輸出，能導出更準確的變動量。本發(fā)明的再一個方案是信號處理方法。該方法包括基線變動量導出 步驟，導出被施以了預定的處理的信號的基線的變動量；調整步驟，調整 由基線變動量導出步驟導出的基線的變動量并輸出基線的校正量。根據(jù)該方案，能高效地對基線的變動進行校正。本發(fā)明的再 一 個方案是存儲系統(tǒng)，該存儲系統(tǒng)是包括將數(shù)據(jù)寫入到存 儲裝置的寫通道，和讀出被存儲在存儲裝置中的數(shù)據(jù)的讀通道的信號存儲 系統(tǒng)，寫通道包括第l編碼部，對數(shù)據(jù)進行游程長度編碼，第2編碼部， 使用低密度奇偶校驗編碼將由第1編碼部編碼了的數(shù)據(jù)進一步編碼；寫入 部，將由第2編碼部編碼了的數(shù)據(jù)寫入到存儲裝置；讀通道包括基線變 動校正部，對從存儲裝置讀出的數(shù)據(jù)的基線變動進行校正；軟輸出檢測部，計算由基線變動校正部校正了基線的數(shù)據(jù)的似然度并輸出軟判定值；第2 解碼部，對應于第2編碼部，對從軟輸出檢測部輸出的數(shù)據(jù)進行解碼；第 l解碼部，對應于第l編碼部，對由第2解碼部解碼了的數(shù)據(jù)進行解碼； 基線變動校正部包括基線變動量導出部，導出被施以了預定的處理的信 號的基線的變動量；調整部，調整由基線變動量導出部導出的基線的變動 量并輸出基線的校正量。根據(jù)該方案，能高效地對基線變動進行校正，所以可以降低由基線的 變動給后級的解碼部等帶來的影響，能更高速地對存儲系統(tǒng)進行存取。本發(fā)明的再一個方案是存儲系統(tǒng)。該存儲系統(tǒng)還包括存儲裝置，用 于存儲數(shù)據(jù)；控制部，控制對存儲裝置的數(shù)據(jù)的寫入，和從存儲裝置的數(shù) 據(jù)的讀出；讀通道按照控制部的指示，讀出存儲在存儲裝置中的數(shù)據(jù)，寫 通道按照控制部的指示將預定的數(shù)據(jù)寫入到存儲裝置。根據(jù)該方案，能高效地對基線變動進行校正，所以可以降低由基線的 變動給后級的解碼部等帶來的影響，能更高速地對存儲系統(tǒng)進行存取。本發(fā)明的再一個方案是半導體集成電路。該半導體集成電路是包括將 數(shù)據(jù)寫入到存儲裝置的寫通道，和讀出被存儲在存儲裝置中的數(shù)據(jù)的讀通 道的半導體集成電路，寫通道包括第1編碼部，對數(shù)據(jù)進行游程長度編 碼；第2編碼部，使用低密度奇偶校驗編碼將由第1編碼部編碼了的數(shù)據(jù) 編碼；寫入部，將由第2編碼部編碼了的數(shù)據(jù)寫入到存儲裝置；讀通道包 括基線變動校正部，對從存儲裝置讀出的數(shù)據(jù)的基線變動進行校正；軟 輸出檢測部，計算由基線變動校正部校正了基線的數(shù)據(jù)的似然度并輸出軟 判定值；第2解碼部，對應于第2編碼部，對從軟輸出檢測部輸出的數(shù)據(jù) 進行解碼；第l解碼部，對應于第l編碼部，對由第2解碼部解碼了的數(shù) 據(jù)進行解碼；基線變動校正部包括基線變動量導出部，導出施以了預定 的處理的信號的基線的變動量；調整部，調整由基線變動量導出部導出的 基線的變動量并輸出基線的校正量。而且，至少一體集成在一個半導體襯 底上 根據(jù)該方案，能高效地對基線變動進行校正，所以可以降低由基線的 變動給后級的解碼部等帶來的影響，能更高速地對存儲系統(tǒng)進行存取。另外，將以上結構要件的任意組合、本發(fā)明的結構要件及表達方式在 方法、裝置、系統(tǒng)等之間相互轉換的方案，作為本發(fā)明的實施方式也是有效的。


圖l是表示本發(fā)明的第1實施方式的磁盤裝置的結構例的圖。圖2是表示圖1的R/W通道的結構例的圖。圖3是表示圖2的第1基線變動校正部的結構例的圖。圖4是表示圖3的基線變動量導出部的結構例的圖。圖5是表示圖2的第1基線變動校正部的結構的變形例的圖。圖6是表示圖5的基線變動量導出部的結構例的圖。圖7是表示圖5的校正許可判定部的結構例的圖。圖8是表示本發(fā)明的第2實施方式的R/W通道的結構例的圖。圖9是表示圖8的第2基線變動校正部的結構例的圖。圖IO是表示圖9的基線變動量導出部的結構例的圖。圖11是表示本發(fā)明的第3實施方式的R/W通道的結構例的圖。圖12是表示圖11的第3基線變動校正部的結構例的圖。圖13是表示圖11的R/W通道的結構例的一部分的圖。
具體實施方式
以下參照優(yōu)選實施方式"i兌明本發(fā)明。這些實施方式用于舉例-說明本發(fā) 明，但并非限定本發(fā)明的范圍。下面參照

本發(fā)明的實施方式。 (第1實施方式)在具體說明本發(fā)明的第1實施方式之前，首先簡單4又述本實施方式的 存儲裝置。本實施方式的存儲裝置包括硬盤控制器、磁盤裝置、以及包含 讀通道和寫通道的讀寫通道。在讀通道中，以前饋控制對從磁盤裝置讀出 的數(shù)據(jù)進行前述的基線變動的校正。通過采用這種結構，即使是基線在瞬 時發(fā)生大的變動的情況下，也能不受校正時所需要的延遲的影響地、高效 地對基線變動進行校正。詳細情況在后面敘述。圖l是表示本發(fā)明的第1實施方式的磁盤裝置100的結構例的圖。圖 1的磁盤裝置100大致由硬盤控制器1 (以下簡稱"HDCr，)、中央處理運 算裝置2 (以下簡稱"CPU2")、讀寫通道3 (以下簡稱"R/W通道3")、音圈電機/主軸電機控制部4 (以下簡稱"VCM/SPM控制部4")、以及盤盒 (disk enclosure) 5 (以下簡稱"DE5")構成。 一般，HDC1、 CPU2、 R/W 通道3 、以及VCM/SPM控制部4構成在同 一基板上。HDC1包括控制HDC1整體的主控制部11、數(shù)據(jù)格式控制部12、糾錯編 碼控制部13 (以下簡稱"ECC控制部13"。)、以及緩沖RAM14。 HDC1經(jīng)由 未圖示的接口部與主機系統(tǒng)連接。而且，還經(jīng)由R/W通道3與DE5連接， 通過主控制部11的控制，在主機與DE5之間進行數(shù)據(jù)傳送。該HDC1被輸 入由R/W通道3生成的讀基準時鐘(RRCK )。數(shù)據(jù)格式控制部12將從主機 傳送來的數(shù)據(jù)轉換成適于記錄到盤介質50上的格式，反之，將從盤介質50 再現(xiàn)出來的數(shù)據(jù)轉換成適于傳送給主機的格式。盤介質50例如包括磁盤。ECC 控制部13為了能對從盤介質50再現(xiàn)出的數(shù)據(jù)所包含的誤碼進行修正和檢觀'J， 將要記錄的數(shù)據(jù)作為信息符號(symbol),附加冗余符號。另外，ECC控制部 13對所再現(xiàn)出的數(shù)據(jù)中是否存在誤碼進行判斷，當存在誤碼時進行修正或者 檢測。但是，能夠進行糾錯的符號數(shù)是有限的，與冗余數(shù)據(jù)的長度有關。即， 若附加較多的冗余數(shù)據(jù)，則格式效率會變差，所以與能夠糾錯的符號數(shù)要進 行權衡。在利用里德-索羅蒙(Reed-Solomon) ( RS )編碼作為ECC來進行糾 錯時，最多能修正(冗余符號數(shù)/2 )個誤碼。緩沖RAM14暫時保存從主機傳 送來的數(shù)據(jù)，在適當?shù)臅r刻(timing)傳送給R/W通道3。反之，暫時保存 從R/W通道3傳送來的讀數(shù)據(jù)，在ECC解碼處理等結束后，在適當?shù)臅r刻 傳送給主機。CPU2包括閃存ROM21 (以下簡稱"FROM21")、和RAM22,與HDC1 、 R/W通道3、 VCM/SPM控制部4、以及DE5相連接。FROM21中保存有CPU2 的工作程序。R/W通道3大致分為寫通道31和讀通道32,與HDC1之間進行所要記 錄的數(shù)據(jù)和所再現(xiàn)出的數(shù)據(jù)的傳送。另外，R/W通道3與DE5相連接，發(fā)送 記錄信號，接收再現(xiàn)信號。詳細情況在后面敘述。VCM/SPM控制部4控制DE5中的音圈電機52 (以下簡稱"VCM52") 和主軸電機53 (以下簡稱"SPM53")。DE5與R/W通道3相連接，接收記錄信號，發(fā)送再現(xiàn)信號。而且，DE5 與VCM/SPM控制部4連接。DE5包括盤介質50、頭51、 VCM52、 SPM53、 以及前置放大器54等。在圖1的磁盤裝置100中，是假設盤介質50是一張并且頭51僅配置在盤介質50的一側的情況，但也可以是多個盤介質50層疊 配置的結構。另外，頭51 —般是對應于盤介質50的各個面而設置的。由R/W 通道發(fā)送出的記錄信號經(jīng)由DE5內的前置放大器54被提供給頭51,由頭 51記錄到盤介質50上。反之，由頭51從盤介質50再現(xiàn)出的信號經(jīng)由前置 放大器54被發(fā)送到R/W通道3。 DE5內的VCM52為使頭51定位在盤介質 50上的目標位置而使頭51沿盤介質50的半徑方向移動。另外，SPM53使盤 介質50旋轉。這里，使用圖2說明R/W通道3。圖2是表示圖1的R/W通道3的結構 例的圖。R/W通道3大致來分的話，由寫通道31和讀通道32構成。寫通道31包括字節(jié)接口部301、擾碼器302、游程長度控制編碼部303 (以下簡稱"RLL編碼部303")、低密度奇偶校驗編碼部304(以下簡稱"LDPC 編碼部304")、寫入補償部305 (以下簡稱"寫預補償部305")、驅動器306。在字節(jié)接口部301中，從HDC1傳送來的數(shù)據(jù)被作為輸入數(shù)據(jù)進行處理。 要寫入到介質中的數(shù)據(jù)被按1扇區(qū)(sector)單位從HDC1輸入。此時不僅是 l扇區(qū)量的用戶數(shù)據(jù)(512字節(jié))，由HDC1附加的ECC字節(jié)也一并被輸入。 數(shù)據(jù)總線通常為l字節(jié)(8比特)，由字節(jié)接口部301作為輸入數(shù)據(jù)處理。擾 碼器302將寫數(shù)據(jù)轉換成隨機的序列。反復進行相同規(guī)則的數(shù)據(jù)操作是為了 防止對讀時的檢測性能帶來不良影響，從而使誤碼率變差。RLL編碼部303 用于限制0的最大連續(xù)長度。通過限制0的最大連續(xù)長度，使之成為適合于 讀時的自動增益控制部317 (以下簡稱"AGC317")等的數(shù)據(jù)序列。LDPC編碼部304包括對數(shù)據(jù)系列進行LDPC編碼并生成包含作為冗余 比特的奇偶校驗位的序列的功能。LDPC編碼是通過對被稱為生成矩陣的kxn 矩陣左乘長度為k的數(shù)據(jù)序列來進行的。對應于該生成矩陣的校驗矩陣H中 所包含的各元素是0或1,由于1的數(shù)量少于0的數(shù)量，所以被稱作低密度 奇偶校驗碼(Low Density Parity Check Codes )。利用該1和0的配置，能夠 在后述的LDPC解碼部322中高效地進行糾錯。寫預補償部305是對介質上由于連續(xù)的磁化躍遷而產(chǎn)生的非線性畸變進 行補償?shù)碾娐贰膶憯?shù)據(jù)中檢測出補償所需要的規(guī)則，預先調整寫電流波形 使得在正確位置產(chǎn)生磁化躍遷。驅動器306是輸出對應于模擬ECL電平的信 號的驅動器。來自驅動器306的輸出被發(fā)送到未圖示的DE5,并通過前置放 大器54被發(fā)送到頭51，寫數(shù)據(jù)被記錄在盤介質50上。讀通道32由可變增益放大器31K以下簡稱"VGA3U")、低通濾波器312 (以下簡稱"LPF312" )、 AGC317、模擬/數(shù)字轉換器313 (以下簡稱 "ADC313")、頻率合成器314、濾波器315、軟輸出檢測部320、 LDPC解碼 部322、同步信號檢測部321、游程長度控制解碼部323 (以下簡稱"RLL解 碼部323")、反擾碼器324、第1基線變動校正部(first baseline wander corrector ) 330構成。VGA311和AGC317調整從未圖示的前置放大器54發(fā)送來的數(shù)據(jù)的讀波 形的振幅。AGC317對理想的振幅與實際的振幅進行比較，確定應該對 VGA311設定的增益。LPF312可以調整截止頻率和提升(boost)量，負責高 頻噪聲的減少和向局部響應(Partial Response ，以下簡稱"PR，，)波形的均衡(equalization)的一部分。雖然用LPF312執(zhí)行對PR波形的均衡，但由于頭 的上移量的變動、介質的不均勻性、以及電機的旋轉變動等諸多因素，難以 由模擬的LPF實現(xiàn)完全的均衡，所以使用配置在后級、更具適應性的濾波器 315來再次對PR波形進行均衡。濾波器315也可以具有自適應地調整其抽頭(tap)系數(shù)的功能。頻率合成器314生成ADC313的采樣用時鐘。ADC313 是通過AD轉換直接得到同步采樣的結構。此外，除該結構外，也可以是通 過AD轉換取得非同步采樣的結構。在這種情況下，只要在ADC313的后級 進一步設置零相位重啟部、定時控制部、以及插值濾波器即可。需要從非同 步采樣取得同步采樣，這些功能塊承擔該作用。零相位重啟部是用于確定初 始相位的功能塊，是為了盡可能早地取得同步采樣而使用的。確定了初始相 位后，定時控制部對理想的采樣值與實際的采樣值進行比較，檢測相位的偏 差。通過使用這些來確定插值濾波器的參數(shù)，從而能夠取得同步采樣。第1基線變動校正部330利用前饋控制對基線的變動進行校正。詳細情 況在后面敘述。軟輸出檢測部320為了避免碼間干涉所導致的解碼特性的變差，使用作 為維特比算法的 一種的軟輸出維特比算法(Soft-Output Viterbi Algorithm ，以 下簡稱"SOVA，，)。即，為了解決隨著近年來的磁盤裝置的記錄密度的上升， 所記錄的碼間的干涉變大，解碼特性變差這一課題，作為克服這種缺陷的方 式，使用利用了基于碼間干涉的局部響應的最大似然解碼(Partial Response Maximum Likelihood,以下簡稱"PRML")方式。PRML方式是求出使再現(xiàn)信 號的局部響應的似然度最大的信號序列的方式。來自軟輸出檢測部320的輸出可以用作LDPC解碼部322的軟值輸入。例如，作為SOVA的輸出，假設 輸出了 (0.71、 0.18、 0.45、 0.45、 0.9)這些軟值。這些值以數(shù)值來表示為0 的可能性大還是為1的可能性大。例如，第1個值0.71表示為1的可能性大， 第4個值0.45表示雖然為O的可能性大，但為l的可能性也不小。以往的維 特比檢測器的輸出是硬值，對SOVA的輸出進行硬判定。在上述例子的情況 下，是(l、 0、 0、 0、 1)。硬值僅表明是O還是l,喪失了為哪一者的可能 性高這樣的信息。因此，向LDPC解碼部322輸入軟值將提升解碼性能。LDPC解碼部322具有從被LDPC編碼了的數(shù)據(jù)序列復原回LDPC編碼 前的序列的功能。作為解碼的方法，主要有sum-product解碼法和min-sum解 碼法，在解碼性能方面sum-product解碼法較為有利，而min-sum解碼法則具 有易于通過硬件來實現(xiàn)的特征。在使用LDPC編碼的實際的解碼操作中，通 過在軟輸出檢測部320與LDPC解碼部322之間反復進行解碼，能取得非常 良好的解碼性能。為此，實際上需要采用排列多級軟輸出檢測部320和LDPC 解碼部322的結構。 一般，LDPC解碼要求出被稱作事前值和事后值的值， 進而經(jīng)由數(shù)字似然度檢測用均值化器(Digital Aided Equalizer,以下簡稱 "DAE")再次計算事前值和事后值。在經(jīng)過預定次數(shù)、或者判斷為已不再包 含誤碼時，對此刻正在求解的似然度進行硬判定，輸出二值的解碼數(shù)據(jù)。在 這里，對于是否已不再包含誤碼，可以通過將檢查矩陣與包含冗余數(shù)據(jù)序列 的解碼數(shù)據(jù)相乘，看其結果是否為0矩陣來進行判斷。在這種情況下，若結 果成為0矩陣，則判斷為通過修正，解碼數(shù)據(jù)中已不包含誤碼，另外，若結 果不是0矩陣，則判斷為解碼數(shù)據(jù)中仍然包含沒修正完的誤碼。作為其他判 斷是否已不再包含誤碼的方法，將LDPC編碼時使用的生成矩陣與解碼對象 的數(shù)據(jù)中除去冗余數(shù)據(jù)序列的數(shù)據(jù)序列相乘，從而求出冗余比特。接下來通 過對冗余比特進行硬判定，與冗余數(shù)據(jù)序列進行比較，看兩者是否一致來判 斷誤碼是否已被修正。在這里，所謂硬判定，例如是指若大于預定的閾值則 判斷為"1"，若小于預定的閾值則判定為"0"。同步信號檢測部321具有檢測被附加在數(shù)據(jù)的起始處的同步信號(Sync Mark )，識別數(shù)據(jù)的起始位置的作用。RLL解碼部323對從LDPC解碼部322 輸出的數(shù)據(jù)進行寫通道31的RLL編碼部303的逆操作，復原回最初的數(shù)據(jù) 序列。反擾碼器324進行寫通道31的擾碼器302的逆操作，復原回原來的數(shù) 據(jù)序列。此處所生成的數(shù)據(jù)被傳送到HDC1。在這里，說明第1基線變動校正部330。圖3是表示圖2的第1基線變 動校正部330的結構例的圖。第1基線變動校正部330包括基線變動量導出 部332、變動量微調整部334、以及變動微校正部(fine wander corrector) 336。圖4是表示圖3的基線變動量導出部332的結構例的圖?；€變動量導 出部332包括第1限幅器348和第1微校正量計算部350?；€變動量導出 部332首先將從濾波器315輸出的信號作為第1限幅器348的輸入，進行三 值的硬判定，判定是正負0附近的值、還是正側的值、或者是負側的值。接 下來通過在第1微校正量計算部350中取從濾波器315輸出的信號與進行了 三值判定的值的差，來求出與三值中任一值之間的距離。所謂三值，例如是指在未圖示的ADC313的輸出中，作為中間的值的0、 0加上閾值a后的值即0+a、 O減去閾值a后的值即0-a這三個值。例如，在 將a取為1時，成為(-1、 0、 +1)這三個值。所謂三值的硬判定，例如是指 當成為硬判定的對象的數(shù)據(jù)為"ADC313的最小值的一半以下"時判定為 "ADC313的最小值"，在"ADC313的最大值的一半以上"時判定為"ADC313 的最大值"，除此之外的情況下判定為"士0"等。例如，ADC313的最大值是"+1"、 最小值是"-l，，時的三值的硬判定，在成為對象的數(shù)據(jù)為"-0.5，，以下時判定為"-r，，在"o.5，，以上時判定為"+r，，另外，在大于"-o.5，，且小于"o.5"時判定為"±0"。通過進行如上述這樣的硬判定，判定成為硬判定的對象的數(shù)據(jù)偏向正和負的哪一側，在此基礎上，再由第1微校正量計算部350求出與該值之間的 距離?；谠摼嚯x，為了判定有無長期的變動而由后述的第1平均化部340 計算移動平均。由此，能夠判定信號是否存在產(chǎn)生偏差的趨勢、以及偏差到 何種程度。 一般，當在較長的區(qū)間內觀測未圖示的ADC313的輸出信號序列 時，可以說"+l"與"-l"的個數(shù)大致均等。于是，當在較長的區(qū)間內進行平均時， 其平均值隨時間經(jīng)過而取得平衡，理想狀態(tài)下應該成為"士0"。但是，在基線 發(fā)生變動時，則會出現(xiàn)隨時間經(jīng)過無法取得平衡，ADC313的"士0"或者向正 側、或者向負側偏移的現(xiàn)象，所以即使取平均值，也不變成"士0"。即，由于 基線依賴于該平均值變動，所以通過使用該平均值對變動量進行校正，就能 對基線變動進行校正。這里，所謂基線的變動，是指基線、即ADC313的"士0"的值向正側、或者負側的任一者偏移等。例如，若向正方向偏移了"+r，，則原本取"-r值的數(shù)據(jù)D1被判定為"0",原本取"0"值的數(shù)據(jù)D2被判定為"+1"。換言之，由于本應是"-r，的數(shù)據(jù)di因基線變動而變成了"o"，導致被輸入到未圖示的后級的軟輸出檢測部320的"O"在軟輸出檢測部320的處理中引起誤差，進而使得在 更后級的LDPC解碼部322等中難以判定是"r，還是"-r，。同樣地，原本應該沒有確定是"+r，還是"-r的為"o"的數(shù)據(jù)D2則僅被判定為"+r，。于是，在后級的LDPC解碼部322等的處理結果中，數(shù)據(jù)Dl被作為"-l"或者"l"中的某一者的值輸出，另外，數(shù)據(jù)D2則被判定為"+r，。與在基線沒有發(fā)生變動時，數(shù)據(jù)Dl必定被判定為"-l"，而數(shù)據(jù)D2被判定為"+r，或者"-r，中的某一者的 值的情況相比，所輸出的結果中會出現(xiàn)不一致的情況。這樣，就使得LDPC 解碼部322的解碼能力降低，或者產(chǎn)生反復的次數(shù)增加等延遲，結果導致讀 出數(shù)據(jù)的速度大幅降低。所以，通過前述這樣的反饋控制，即使在基線瞬時 發(fā)生大的變動的情況下也能進行追蹤校正，通過該結構能夠提升軟輸出檢測 部320、 LDPC解碼部322、以及安裝了這些單元的存儲裝置的性能。接下來，說明變動量微調整部334。變動量微調整部334包括第1平均 化部340、和第1加權部342。第1平均化部340求出預先確定的區(qū)間的平均 值。本實施方式的基線的校正以追蹤瞬時變動為目的，所以第1平均化部340 中的平均處理不是使用區(qū)間平均，而是使用移動平均。另外，第l加權部342 進行使從第1平均化部340輸出的平均值與預先確定的權重系數(shù)相乘的處理 來求出微校正量。此外，由于第1基線變動校正部330進行的是基于前饋控 制的校正，所以該權重系數(shù)優(yōu)選小于等于1。接下來說明變動微校正部336。變動微校正部336通過進行從濾波器315 的輸出減去由變動量微調整部334求出的微校正量的處理，來對基線變動進 行微校正。此外，第1平均化部340的平均區(qū)間既可以是從外部賦予的，也可以是 動態(tài)變更的。另外，第1加權部342的權重系數(shù)既可以是從外部賦予的，也 可以是動態(tài)變更的。在這里，說明第1基線變動校正部330的變形例。圖5是表示圖2的第 1基線變動校正部330的結構的變形例的圖。此外，對于與圖3相同的部分 標注相同的標號并省略相關的說明。與圖3的不同點在于，第1基線變動校 正部330還包括第1校正許可控制部338和4t正許可判定部344。進而，不 同點還在于基線變動量導出部332將第1平均化部340的輸出結果作為輸入之一。圖6是表示圖5的基線變動量導出部332的結構例的圖。基線變動量導 出部332包括第1選擇器346、第1限幅器348、第1微校正量計算部350、 以及第2微校正量計算部351。圖6的基線變動量導出部332首先將來自濾 波器315的輸出信號、和作為圖5中所示的第1平均化部340的輸出的平均 值作為第1選擇器346的輸入。第1選擇器346按照從外部輸入的控制信號， 將從濾波器315輸出的信號、和對該濾波器315的輸出信號進行了校正的值 中的任一者的值輸出到第1限幅器348。這里的校正通過由第2微校正量計 算部351從濾波器315的輸出減去圖5所示的第1平均化部340的輸出來進 行。第1限幅器348和第1微校正量計算部350與前述的相同，所以省略對 其的說明。這樣，不是使用來自濾波器315的輸出信號本身，而是將用從第l平均 化部340輸出的平均值對濾波器315的輸出信號進行校正后的值用于微校正 量的計算，從而能夠計算出精度更優(yōu)良的微校正量。采用這種結構的理由如 下。這是因為濾波器315的輸出信號在這個階段還包含有基線變動，可以說 并不是準確的值。不是使用濾波器315的輸出信號，而是使用被平均化了的、 對基線變動進行了校正的值，由第1限幅器348和第1微校正量計算部350 求出微校正量，這樣就取得了對微校正量進行校正這一效果。于是，可以求 出精度更高的微校正量，能進行準確的基線變動校正。圖7是表示圖5的校正許可判定部344的結構例的圖。校正許可判定部 344是判定是否對基線變動進行校正的電路，包括第2選擇器352、第2限幅 器354、移動平均部356、判定部358、以及第3微校正量計算部353。首先， 由第2選擇器352按照從外部輸入的控制信號，將濾波器315的輸出信號、 和對該濾波器315的輸出信號進行了校正的值中的任一者的信號輸出到第2 限幅器354。這里的校正是通過由第3微校正量計算部353從濾波器315的 輸出信號減去第1平均化部340的輸出信號來進行的。使得能夠在第2選擇 器352中選擇第1平均化部340的輸出信號，這是與前述的第1選擇器346 的情況相同的。接下來，第2限幅器354與前述第1限幅器348 —樣，對從 第2選擇器352輸出的信號進行硬判定。移動平均部356求出被進行了硬判 定的信號的移動平均。判定部358對被進行了移動平均的值與預先確定的閾 值進行比較，輸出表示是否應該進行基線變動的校正的信號。具體而言，在第2選擇器352的硬判定是對(-1、 0、 +1)這3個值中的 任一者的判定時，除硬判定結果是"0"的情況外，都是判定為存在基線的變動， 輸出允許進行校正的信號。此外，在判定結果為"0，，時，是判定為不存在基線 變動，輸出表示不允許進行校正的信號。若在這種可以說基線沒有發(fā)生變動 的情況下進行校正，反而可能成為使基線發(fā)生變動的原因。因此，規(guī)定在硬 判定結果為"0"時，不允許進行校正。但是，偶爾也會由于噪聲等影響導致由 圖5的基線變動量導出部332計算出的微校正量成為"0"。因此，使用某一閾 值"a，，，在移動平均部356的輸出值是"O士a，，時，輸出表示不允許進行校正的 信號，在除此之外的情況下，輸出表示允許進行校正的信號。此外，也可以 使用兩個閾值a和p，若大于"0-P"且小于"0+a"，則判定為不存在基線的變動， 作出允許校正的判定。此外，既可以預先確定這些閾值，也可以是從外部來 指示這些閾值，還可以是使這些閾值動態(tài)地變化。無論哪種情況都能取得同 樣的效果。第1校正許可控制部338按照校正許可判定部344的判定結果選擇輸出 到變動微校正部336的信號。具體而言，在校正許可判定部344的判定結果 是表示允許進行校正的信號時，將變動量微調整部334的輸出結果原樣地輸 出到變動微校正部336。此外，在校正許可判定部344的判定結果是表示不 允許進行校正的信號時，將"O，，輸出到變動微校正部336。變動微校正部336 通過從濾波器315的輸出信號減去第1校正許可控制部338的輸出信號來進 行基線變動的微校正。根據(jù)本實施方式，即使是基線在瞬時發(fā)生大的變動的情況下，也能夠 不受在進行校正時所需要的延遲的影響，高效地對基線變動進行校正。另 外，通過使用按照來自外部的選擇信號選擇的平均值對變動量進行校正， 使用被校正后的變動量對基線變動進行校正，能夠算出精度更優(yōu)良的微校 正量。而且，通過對基線變動進行高精度校正，能提高糾錯的效果。另外， 通過提高糾錯的效果，能使對存儲裝置的讀寫控制高速化。在本實施方式中，在圖5中說明了將第l平均化部340的輸出信號輸 入到基線變動量導出部332、以及輸入到校正許可判定部344的情況。但 本發(fā)明不限于此，也可以向基線變動量導出部332、校正許可判定部344 輸入第1加權部342的輸出信號。在這種情況下也能取得同樣的效果。另 外，在圖6中說明了作為第1選擇器346的輸入之一，被輸入了用第1平均化部340的輸出信號對濾波器315的輸出信號進行了校正的信號。但本 發(fā)明不限于此，也可以是對第1選擇器346的輸入之一，輸入用第l加權 部342的輸出信號校正濾波器315的輸出信號后的信號。在這種情況下也 能取得同樣的效果。另外，在圖7中說明了作為第2選擇器352的輸入之 一，被輸入了用第1平均化部340的輸出信號校正濾波器315的輸出信號 后的信號。但本發(fā)明不限于此，也可以是對第2選擇器352的輸入之一， 輸入用第1加權部342的輸出信號校正濾波器315的輸出信號后的信號。 在這種情況下也能取得同樣的效果。(第2實施方式)在具體說明本發(fā)明的第2實施方式之前，首先簡單敘述本實施方式的 存儲裝置。本實施方式的存儲裝置包括硬盤控制器、磁盤裝置、以及包含 讀通道和寫通道的讀寫通道。在讀通道中，以前饋控制對從磁盤裝置讀出 的數(shù)據(jù)進行前述的基線變動的校正，并且在AD轉換器的后級，還進行基 于反饋控制的基線變動校正。通過采用這種結構，不僅是基線在瞬時發(fā)生 大的變動的情況、而且在基線長時間緩慢變動的情況下，也能不受校正時 所需要的延遲的影響，高效并準確地對基線變動進行校正。詳細情況在后 面敘述。圖8是表示第2實施方式的R/W通道3的結構例的圖。R/W通道3大 致來分的話，由寫通道31和讀通道32構成。讀通道32由VGA311、 LPF312、 AGC317、 ADC313、頻率合成器314、濾波器315、軟輸出檢測部320、 LDPC 解碼部322、同步信號檢測部321、游程長度控制解碼部323、反擾碼器324、 第1基線變動校正部330、以及第2基線變動4交正部400構成。此外，除第2 基線變動校正部400外，對于與圖2相同的部分標注相同的標號并省略相關 的說明。圖9是表示圖8的第2基線變動校正部400的結構例的圖。第2基線變 動校正部400包括數(shù)字側變動量粗調整部402、數(shù)字側變動粗校正部(digital coarse wander corrector) 408、以及第2校正許可控制部410。另外，數(shù)字側 變動量粗調整部402包括第2平均化部404、和第2加權部406。數(shù)字側變動量粗調整部402包括第2平均化部404和第2加權部406。 第2平均化部404以后述的基線變動量導出部332的粗校正量計算部418的輸出信號作為輸入，求出預先確定的長度的區(qū)間內的平均值。該平均值也可以通過移動平均來求出。另外，第2加權部406進行使從第2平均化部404 輸出的平均值與預先確定的權重系數(shù)相乘的處理來求出數(shù)字側粗校正量。另 外，優(yōu)選第2平均化部404的平均區(qū)間長度大于第1平均化部340的平均區(qū) 間。而且，該平均區(qū)間長度既可以是從外部賦予的，也可以是動態(tài)變化的。 另外，優(yōu)選第2加權部406的權重系數(shù)小于等于1,且優(yōu)選其小于第1加權 部342的權重系數(shù)。使第2平均化部404的平均區(qū)間長于第1平均化部340的平均區(qū)間，并 且使第2加權部406的權重系數(shù)小于第1加權部342的權重系數(shù)的理由如下。 這是因為包括第1平均化部340的第1基線變動校正部330、與包括第2平 均化部404的第2基線變動校正部400各自的作用不同。即，第l基線變動 校正部330是以應對瞬時變動為目的，與此不同，第2基線變動校正部400 是以進行校正使得追蹤比第1基線變動校正部330更長期的基線的變動為目 的，來求出該長期的基線的變動量的，所以第2平均化部404需要進行長區(qū) 間的平均處理。在這里，所謂"進行校正使得追蹤長期的基線的變動"，是指 從過去的基線的變動趨勢預測將來的變動趨勢，逐漸地對變動進行校正。但 是，即使使用過去的變動趨勢也無法對應瞬時變動，而且，過去的變動趨勢 并非一定沿著將來的變動趨勢而變動。因此，使第2加權部406的權重系數(shù) 小于等于1，并且，使第2加權部406的權重系數(shù)成為比用于追蹤瞬時變動 的第1加權部342的權重系數(shù)小的值。這樣，通過在第1基線變動校正部330 與第2基線變動校正部400之間明確地分擔作用，就能既追蹤瞬時變動，又 追蹤長期的變動，對基線的變動進行校正。接下來，說明第2校正許可控制部410。第2校正許可控制部410選擇 輸出到數(shù)字側變動粗校正部408的信號。具體而言，在預先確定的、或者從 外部輸入的關于是否允許進行校正的控制信號是表示允許進行校正的信號時，將數(shù)字側變動量粗調整部402的輸出結果原樣地輸出到數(shù)字側變動粗校 正部408。此外，在該信號是表示不允許進行校正的信號時，將"O"輸出到數(shù) 字側變動粗校正部408。數(shù)字側變動粗校正部408通過從ADC313的輸出信 號減去第2校正許可控制部410的輸出信號，來進行基線變動的粗校正。在這里，說明生成第2平均化部404的平均處理的輸入信號的圖9的基 線變動量導出部332。圖IO是表示圖9的基線變動量導出部332的結構例的圖。圖10的基線變動量導出部332包括第1選擇器346、第1限幅器348、 第1微校正量計算部350、第2微校正量計算部351、第3選擇器414、第3 限幅器416、以及粗校正量計算部418。此外，對于與圖6的基線變動量導出 部332相同的部分標注相同的標號并省略相關的說明。首先，將來自濾波器315的輸出信號、和圖5所示的第1平均化部340 輸出的平均值作為第3選擇器414的輸入。第3選擇器414按照從外部輸入 的控制信號，將從濾波器315輸出的信號、和對該濾波器315的輸出信號進 行了校正的信號中的任一者的值輸出到第3限幅器416。這里的校正通過由 第2微校正量計算部351從濾波器315的輸出信號減去圖5所示的第1平均 化部340的輸出來進行。第3限幅器416和粗校正量計算部418分別與第1 限幅器348、第1微校正量計算部350相同，所以省略對其的說明。另外， 使得能在第3選擇器414中選擇來自濾波器315的輸出信號、和對來自濾波 器315的輸出信號進行了校正的值的任一者的理由，與在第l選擇器346中 說明的理由相同，所以省略相關的說明。通過采用這種結構能算出精度更優(yōu) 良的粗校正量。根據(jù)本實施方式，即使是基線在瞬時發(fā)生大的變動的情況下，也能不 受校正時所需要的延遲的影響，能高效地對基線變動進行校正。另外，通 過分擔兩個基線變動校正部的作用，不僅追蹤瞬時變動，還追蹤長期的變 動，進而，不受校正時所需要的延遲的影響，能高效并準確地對基線變動 進行校正。另外，使用按照來自外部的選擇信號選擇的平均值對變動量進 行校正，并使用校正后的變動量對基線變動進行校正，從而能算出精度更 優(yōu)良的微校正量。而且，在第2基線變動校正部400中不含有單獨計算基 線變動量的電路，而是沿用由第1基線變動校正部330的基線變動量導出 部332計算的基線變動量，從而減小了硬件規(guī)模。另外，通過對基線變動 進行高精度的校正，能提升糾錯的效果。而且，通過提高糾錯的效果，能 使對存儲裝置的讀寫控制高速化。在本實施方式的圖IO中說明了作為第1選擇器346的輸入之一，被 輸入用第1平均化部340的輸出信號對濾波器315的輸出信號進行校正后 的信號的情況。但本發(fā)明不限于此，也可以是作為第l選擇器346的輸入 之一，輸入用第1加權部342的輸出信號對濾波器315的輸出信號進行校 正后的信號。在這種情況下也能取得同樣的效果。另外，作為第3選擇器414的輸入之一，被輸入用第1平均化部340的輸出信號對濾波器315的 輸出信號進行校正后的信號。但本發(fā)明不限于此，也可以是作為第l選擇 器346的輸入之一，輸入用第1加權部342的輸出信號對濾波器315的輸 出信號進行校正后的信號。在這種情況下也能取得同樣的效果。(第3實施方式)在具體說明本發(fā)明的第3實施方式之前，首先簡單敘述本實施方式的 存儲裝置。本實施方式的存儲裝置包括硬盤控制器、磁盤裝置、以及包含 讀通道和寫通道的讀寫通道。在讀通道中，以前饋控制對從磁盤裝置讀出 的數(shù)據(jù)進行前述的基線變動的校正。進而，在AD轉換器的前級和后級這 兩個階段對基線變動進行校正。通過釆用這種結構，能夠不受校正時所需 要的延遲的影響地，在基線瞬時發(fā)生大的變動的情況下、和在基線長時間 緩慢變動的情況下，都能高效并準確地對基線變動進行校正。進而，對于 長期的變動，由于是在AD轉換器的前、后兩個階段進行校正，所以能進 行更為細致的校正。詳細情況在后面敘述。圖11是表示第3實施方式的R/W通道3的結構例的圖。R/W通道3 大致來分的話，由寫通道31和讀通道32構成。讀通道32由VGA311、LPF312、 AGC317、 ADC313、頻率合成器314、濾波器315、軟輸出檢測部320、 LDPC 解碼部322、同步信號檢測部321、游程長度控制解碼部323、反擾碼器324、 第1基線變動校正部330、第2基線變動校正部400、以及第3基線變動校正 部500構成。此外，對于與圖8相同的部分標注相同的標號并省略相關的說 明。圖12是表示圖11的第3基線變動校正部500的結構例的圖。第3基線 變動校正部500包括模擬側變動量粗調整部502、模擬側變動粗校正部(analog coarse wander corrector) 508、以及第3校正許可控制部510。另夕卜，模擬側 變動量粗調整部502包括第3加權部506。模擬側變動量粗調整部502包括第3加權部506。第3加權部506以前 述的第2平均化部404的輸出信號作為輸入，進行與預先確定的權重系數(shù)相 乘的處理來求出模擬側粗校正量。此外，優(yōu)選第3加權部506中的權重系數(shù) 小于等于1,且優(yōu)選其小于未圖示的第1加權部342和第2校正許可控制部 410中的權重系數(shù)。使第3加權部506的權重系數(shù)小于第1加權部342和第2加權部406的 權重系數(shù)的理由在于各自分擔的作用不同。即，包括第1加權部342的第1 基線變動校正部330是以應對瞬時變動為目的的，與此不同，在包括第3加 權部506的第3基線變動校正部500中，是以追蹤比第1基線變動校正部330 更長期的基線的變動為目的的。另外，包括406的第2基線變動校正部400 的目的與第3基線變動校正部500的目的相同，都是追蹤長期的基線變動， 所以彼此使用不同的權重系數(shù)。這是由各自配置的位置所決定的，配置在更 靠前級的第3基線變動校正部500處理更加以后的信號。如前述那樣，越是 以后的信號，其基線的變動越難以從過去的變動趨勢預測，所以使第3加權 部506的權重系數(shù)小于第2加權部406的權重系數(shù)，緩慢地進行校正。這樣， 通過第1基線變動校正部330、第2基線變動校正部400、以及第3基線變動 校正部500各自明確地分擔作用，能夠既追蹤瞬時變動、又追蹤長期的變動 地對基線的變動進行校正。接下來，說明第3校正許可控制部510。第3校正許可控制部510選擇 輸出到模擬側變動粗校正部508的信號。具體而言，在預先確定的、或者從模擬側變動量粗調整部502的輸出結果原樣輸出到模擬側變動粗校正部508。 此外，在是表示不允許校正的信號時，將"O，，輸出到模擬側變動粗校正部508。 模擬側變動粗校正部508通過從VGA311的輸出信號減去第3校正許可控制 部510的輸出信號來進行基線變動的粗校正。圖13是表示圖11的R/W通道3的結構例的一部分的圖。對于與已說明 過的實施方式相同的結構標注相同的標號并簡化相關的說明。此外，第l基 線變動校正部330采用與圖5相同的結構。另外，對于相當于圖5的第1校 正許可控制部338結構，省略其圖示。在圖13中，變動微校正部336包括加 法部600、飽和器(Saturator) 602、延遲部604、比較部606、以及選擇部608。加法部600對從過濾器315輸出的信號、和從變動量微調整部334輸出 的信號進行相加運算。飽和器602在由加法部600加算的信號超過預定的最 大值時，將最大值作為輸出。在未超過最大值時，原樣輸出由加法部600加 算后的信號。延遲部604使從濾波器315輸出的信號延遲。比較部606對從 延遲部604輸出的信號與從飽和器602輸出的信號進行比較，輸出其一。選 擇部608基于來自校正許可判定部344的信號，選擇從濾波器315輸出的信號、和從比較部606輸出的信號中的一者并輸出。通過采取這種形式，在校 正許可判定部344判斷為允許進行校正時，從變動榻:校正部336賴r出對濾波 器315的輸出和第1平均化部340的輸出進行相加后的信號。另一方面，在 校正許可判定部344判斷為不允許進行校正時，濾波器315的輸出就此成為 變動微校正部336的輸出。根據(jù)本實施方式，即使是在基線瞬時發(fā)生大的變動的情況下，也能不 受校正時所需要的延遲的影響，高效地對基線變動進行校正。另外，通過 在AD轉換器的前級和后級這兩個階段對長期的基線變動進行校正，能夠 不受校正時所需要的延遲的影響，在基線瞬時發(fā)生大的變動的情況、和基 線長時間緩慢變動的情況下，都能高效并準確地對基線變動進行細致的校 正。而且，在第3基線變動校正部500中不含有單獨計算基線變動量的電 路，而是沿用由第1基線變動校正部330的基線變動量導出部332計算出 的基線變動量，從而減小了硬件規(guī)模。另外，使用按照來自外部的選擇信 號選擇的平均值對變動量進行校正，并使用校正后的變動量對基線變動進 行校正，從而能算出精度更優(yōu)良的微校正量。而且，通過對基線變動進行 高精度校正，能提升糾錯的效果。另外，通過提高糾錯的效果，能使對存 儲裝置的讀寫控制高速化。在本實施方式中，說明了將第3基線變動校正部500配置在VGA311 與LPF312之間的情況。但本發(fā)明不限于此，也可以將第3基線變動校正 部500配置在VGA311之前，另外，也可以將其配置在LPF312的后級。在本實施方式中，說明了在基線變動的判定中使用"-l"、 "0"、 "+l，，這 三個值的情況，但本發(fā)明不限于此，例如，也可以像"0"、 "1"、 "2，，這樣全 都是0以上的值。通過使用0以上的數(shù)值，后級的處理電路的結構將變得 容易。以上基于實施方式對本發(fā)明進行了說明。這些實施方式只是例示，可 以對實施方式的相互組合，或者對其各個構成要素、各處理流程的組合進 行各種各樣的變形，本領域技術人員能夠理解這些變形例也包含在本發(fā)明 的范圍內。
權利要求
1.一種基線校正裝置，通過具有如下結構來對數(shù)字信號的基線變動進行校正輸入部，被輸入AD轉換后的數(shù)字信號；基線變動判定部，基于被輸入到上述輸入部的數(shù)字信號，判定其有無長期性變動；校正信號生成部，基于被輸入到上述輸入部的數(shù)字信號，生成依賴于其長期性變動的校正信號；以及校正部，基于上述判定部的輸出，在判定為存在基線的變動時，基于上述校正信號生成部的校正信號對來自上述輸入部的數(shù)字信號進行校正，而在判定為不存在基線的變動時，不對來自上述輸入部的數(shù)字信號進行校正。
2. —種基線校正裝置，通過具有如下結構來對數(shù)字信號的基線變動進 行校正輸入部，被輸入AD轉換后的數(shù)字信號；轉換部，將被輸入到上述輸入部的數(shù)字信號轉換成隨時間經(jīng)過取三值 中的任一者的判定信號；移動平均化部，取來自上述轉換部的判定信號的移動平均；判定部，基于上述移動平均化部的輸出，對判定信號是否隨時間經(jīng)過取得平衡進行判定；以及校正部，基于上述判定部的輸出，在判定信號沒有隨時間經(jīng)過取得平 衡時，對來自上述輸入部的數(shù)字信號進行校正，而在判定信號隨時間經(jīng)過 取得平衡時，不對數(shù)字信號進行校正。
3. 根據(jù)權利要求2所述的基線校正裝置，其特征在于 上述移動平均化部，在判定信號中三值的中央值持續(xù)預定期間時、或者夾著該中央值位于相反側的二值的個數(shù)的差在預定區(qū)間內小于或等于 預定數(shù)的第一情況下，和夾著中央值位于相反側的二值的個數(shù)的差在預定 區(qū)間內大于或等于預定數(shù)的第二情況下，產(chǎn)生不同的輸出，并且，上述判 定部基于上述移動平均化部的輸出，在上述第一情況時判定為判定信號的 值隨時間經(jīng)過取得平衡。
4. 根據(jù)權利要求3所述的基線校正裝置，其特征在于判定信號是"-r，、 "o"、 "r，這三值，上述移動平均化部將這三值分別 轉換成"o"、 "r、 "2，，的轉換信號，并對轉換信號的隨時間經(jīng)過的變化進行 預定期間的相加運算后輸出，當相加運算后的輸出處于預定范圍內時，上 述判定部判定為判定信號是第 一 情況。
5. 根據(jù)權利要求2所述的基線校正裝置，其特征在于 上述校正部包括基于數(shù)字信號的移動平均對數(shù)字信號的基線進行校正的校正單元。
6. 根據(jù)權利要求3所述的基線校正裝置，其特征在于 上述校正部包括基于數(shù)字信號的移動平均對數(shù)字信號的基線進行校正的校正單元。
7. 根據(jù)權利要求4所述的基線校正裝置，其特征在于 上述校正部包括基于數(shù)字信號的移動平均對數(shù)字信號的基線進行校正的校正單元。
8. 根據(jù)權利要求3所述的基線校正裝置，其特征在于判定信號是"-r、 "o"、 "r這三值，上述移動平均化部將這三值分別 轉換成"o，，以上的轉換信號，并且對轉換信號的隨時間經(jīng)過的變化進行預定期間的相加運算后輸出，當相加運算后的輸出處于預定范圍內時，上述 判定部判定為判定信號是第 一 情況。
全文摘要
提供一種能高效地對基線的變動進行校正的基線校正裝置。讀通道(32)由可變增益放大器(311)、低通濾波器(312)、AGC(317)、模擬/數(shù)字轉換器(313)、頻率合成器(314)、濾波器(315)、軟輸出檢測部(320)、LDPC解碼部(322)、同步信號檢測部(321)、游程長度控制解碼部(323)、反擾碼器(324)、第1基線變動校正部(first base line wander corrector)(330)構成。第1基線變動校正部(330)通過前饋控制對基線的變動進行校正。
文檔編號G11B5/012GK101261863SQ20081008342
公開日2008年9月10日 申請日期2008年3月5日 優(yōu)先權日2007年3月7日
發(fā)明者凱 李, 水野秀導, 江角淳 申請人:羅姆股份有限公司