本發(fā)明大體上涉及半導(dǎo)體存儲器及方法，且更特定來說，本發(fā)明涉及與比較存儲于存儲器中的數(shù)據(jù)模式有關(guān)的設(shè)備及方法。
背景技術(shù)：
：存儲器裝置通常是提供為計算機或其它電子系統(tǒng)中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含易失性存儲器及非易失性存儲器。易失性存儲器可需要電力來維持其數(shù)據(jù)(例如，主機數(shù)據(jù)、錯誤數(shù)據(jù)等)，且包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、同步動態(tài)隨機存取存儲器(SDRAM)及晶閘管隨機存取存儲器(TRAM)等。非易失性存儲器可通過在未供電時保持所存儲數(shù)據(jù)而提供永久性數(shù)據(jù)，且可包含NAND快閃存儲器、NOR快閃存儲器及電阻可變存儲器(例如相變隨機存取存儲器(PCRAM))、電阻性隨機存取存儲器(RRAM)及磁阻性隨機存取存儲器(MRAM)，例如自旋力矩轉(zhuǎn)移隨機存取存儲器(STTRAM))等。電子系統(tǒng)通常包含數(shù)個處理資源(例如，一或多個處理器)，所述處理資源可檢索及執(zhí)行指令且將所述經(jīng)執(zhí)行指令的結(jié)果存儲到合適位置。處理器可包括數(shù)個功能單元(本文中稱為功能單元電路(FUC))，例如算術(shù)邏輯單元(ALU)電路、浮點單元(FPU)電路及/或組合邏輯塊，舉例來說，所述功能單元可用于通過對數(shù)據(jù)(例如，一或多個操作數(shù))執(zhí)行邏輯運算(例如AND、OR、NOT、NAND、NOR及XOR邏輯運算)而執(zhí)行指令。舉例來說，所述FUC可用于對操作數(shù)執(zhí)行算術(shù)運算，例如加法、減法、乘法及/或除法。在提供指令到FUC以供執(zhí)行時可涉及電子系統(tǒng)中的數(shù)個組件。可(例如)通過處理資源(例如控制器及/或主機處理器)產(chǎn)生所述指令?？蓪?shù)據(jù)(例如，將對其執(zhí)行指令的操作數(shù))存儲于可由FUC存取的存儲器陣列中。可從所述存儲器陣列檢索指令及/或數(shù)據(jù)，且可在FUC開始對數(shù)據(jù)執(zhí)行指令之前序列化及/或緩沖指令及/或數(shù)據(jù)。此外，由于可通過FUC以一或多個時鐘循環(huán)執(zhí)行不同類型的運算，所以也可序列化及/或緩沖所述指令及/或數(shù)據(jù)的中間結(jié)果。數(shù)據(jù)模式可存儲于存儲器中(例如，陣列的存儲器單元中)。在各種例子中，確定存儲于存儲器中的一或多個數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式可為有益的。例如，數(shù)據(jù)結(jié)構(gòu)(例如表)可存儲于存儲器中，且所述表的項目可經(jīng)搜索(例如，與特定數(shù)據(jù)模式比較)以確定所述項目中的一或多者是否匹配所述目標(biāo)數(shù)據(jù)模式。確定存儲器是否存儲目標(biāo)數(shù)據(jù)模式可涉及執(zhí)行數(shù)個比較運算(例如，比較目標(biāo)數(shù)據(jù)模式與存儲于存儲器中的“N”個數(shù)據(jù)模式中的每一者)，這可花費大量時間及處理資源(例如，取決于存儲器的大小、數(shù)據(jù)模式的大小及/或數(shù)據(jù)模式的數(shù)目)。附圖說明圖1是根據(jù)本發(fā)明的數(shù)個實施例的呈包含存儲器裝置的計算系統(tǒng)形式的設(shè)備的框圖。圖2說明根據(jù)本發(fā)明的數(shù)個實施例的耦合到感測電路的存儲器陣列的部分的示意圖。圖3說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路比較數(shù)據(jù)模式的方法相關(guān)聯(lián)的示意圖。圖4說明根據(jù)本發(fā)明的數(shù)個實施例的耦合到感測電路的存儲器陣列的部分的示意圖。圖5A說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖5B-1及5B-2說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖5C-1及5C-2說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖6說明根據(jù)本發(fā)明的數(shù)個實施例的感測電路的部分的示意圖。圖7A到7B說明根據(jù)本發(fā)明的數(shù)個實施例的存儲器陣列的部分的示意圖。圖8A到8B說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖9是說明根據(jù)本發(fā)明的數(shù)個實施例的具有可選擇的邏輯運算選擇邏輯的感測電路的示意圖。圖10是說明根據(jù)本發(fā)明的數(shù)個實施例的通過感測電路實施的可選擇邏輯運算結(jié)果的邏輯表。具體實施方式本發(fā)明包含用于比較存儲器中數(shù)據(jù)模式的設(shè)備及方法。實例方法可包含：比較存儲于存儲器陣列中的數(shù)個數(shù)據(jù)模式與目標(biāo)數(shù)據(jù)模式；及在不經(jīng)由輸入/輸出(I/O)線從所述存儲器陣列傳送數(shù)據(jù)的情況下確定所述數(shù)個數(shù)據(jù)模式中的一個數(shù)據(jù)模式是否匹配所述目標(biāo)數(shù)據(jù)模式。本發(fā)明的數(shù)個實施例可在恒定時間中(例如，獨立于待搜索的存儲器的大小、待搜索的表項目的數(shù)目等等)實現(xiàn)存儲器的搜索。舉例來說，在數(shù)個實施例中，搜索時間取決于目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)單元(例如，位)的數(shù)目而非待與所述目標(biāo)數(shù)據(jù)模式進行比較的數(shù)據(jù)模式的數(shù)目。如本文中所使用，目標(biāo)數(shù)據(jù)模式是指特定數(shù)據(jù)模式，其將與存儲于存儲器中的一或多個數(shù)據(jù)模式進行比較以確定是否存在匹配(例如，確定所述特定數(shù)據(jù)模式是否存儲于經(jīng)搜索的存儲器空間中的某處)。根據(jù)本文中所描述的數(shù)個實施例確定存儲于存儲器中的一或多個數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式可用于與執(zhí)行各種功能及/或運算(例如內(nèi)容可尋址存儲器(CAM)功能)相關(guān)聯(lián)，其中可搜索整個存儲器以確定目標(biāo)數(shù)據(jù)模式(例如，數(shù)據(jù)字)是否存儲于所述存儲器中。在各種例子中，如果發(fā)生匹配，那么可將所述目標(biāo)數(shù)據(jù)模式所處的地址提供(例如，傳回)到各種處理資源(例如，控制器、主機等)以供進一步使用。在各種例子中，目標(biāo)數(shù)據(jù)模式(例如，地址)可指向待使用的額外數(shù)據(jù)(例如，由與后續(xù)過程執(zhí)行相關(guān)聯(lián)的存儲器系統(tǒng)使用)。如本文中進一步描述，在本發(fā)明的與執(zhí)行“CAM”功能相關(guān)聯(lián)的實施例中，所述功能可為二進制CAM功能及/或三進制CAM功能(例如，其中可使用“任意值(don’tcare)”的第三匹配狀態(tài))。舉例來說，在數(shù)個實施例中，三進制CAM功能可包含對應(yīng)于每一位的兩行。如果所述兩行各自存儲不同數(shù)據(jù)值(例如，對應(yīng)于所述位的第一行存儲邏輯“0”且第二行存儲邏輯“1”)，那么所述位可指示其中任一數(shù)據(jù)值可經(jīng)存儲且仍指示匹配的“三態(tài)”及/或“任意值”狀態(tài)。即，舉例來說，由第一數(shù)據(jù)單元及第二數(shù)據(jù)單元組成的目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)單元集合可對應(yīng)于待匹配于目標(biāo)數(shù)據(jù)單元的數(shù)據(jù)模式中的數(shù)據(jù)單元。目標(biāo)數(shù)據(jù)單元模式可包含數(shù)據(jù)單元集合。所述數(shù)據(jù)單元集合可包含第一數(shù)據(jù)單元(例如，存儲邏輯“0”)及第二數(shù)據(jù)單元(例如，存儲邏輯“1”)。待匹配的數(shù)據(jù)模式的數(shù)據(jù)單元可存儲任一數(shù)據(jù)值(例如，邏輯“0”或邏輯“1”)以匹配所述數(shù)據(jù)單元集合。當(dāng)所述數(shù)據(jù)單元集合的所述第一數(shù)據(jù)單元及所述第二數(shù)據(jù)單元兩者存儲相同數(shù)據(jù)值(例如，皆存儲邏輯“0”或皆存儲邏輯“1”)時，那么數(shù)據(jù)模式的所述數(shù)據(jù)單元可需要存儲相同數(shù)據(jù)值(例如，邏輯“0”或邏輯“1”)。如本文中將進一步描述，在數(shù)個實施例中，可在未經(jīng)由輸入/輸出(I/O)線(例如，本地I/O線)從存儲器陣列傳送數(shù)據(jù)的情況下作出目標(biāo)數(shù)據(jù)模式是否存儲于存儲器中的確定。例如，可操作感測電路(例如，圖2及4中所描述的感測電路)以在不經(jīng)由感測線地址存取傳送數(shù)據(jù)的情況下(例如，在未觸發(fā)列解碼信號的情況下)執(zhí)行與比較數(shù)據(jù)模式相關(guān)聯(lián)的數(shù)個邏輯運算(例如，AND、OR、NAND、NOR、NOT)。使用感測電路而非通過所述感測電路外部的處理資源(例如，通過與主機相關(guān)聯(lián)的處理器及/或其它處理電路，例如ALU電路)執(zhí)行此類邏輯運算可提供益處，例如減少系統(tǒng)電力消耗以及其它益處。在本發(fā)明的以下詳細(xì)描述中，參考形成所述詳細(xì)描述的部分的附圖，且在附圖中通過說明展示可如何實踐本發(fā)明的一或多個實施例。這些實施例經(jīng)足夠詳細(xì)描述以使所屬領(lǐng)域的一般技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，可利用其它實施例且可在不脫離本發(fā)明的范圍的情況下作出過程、電及/或結(jié)構(gòu)改變。如本文中所使用，指定符“N”、“T”、“U”等等(尤其關(guān)于圖式中的參考數(shù)字)可指示可包含如此指定的數(shù)個特定特征。如本文中所使用，“數(shù)個”特定事物可指代此類事物中的一或多者(例如，數(shù)個存儲器陣列可指代一或多個存儲器陣列)。本文中的圖遵循編號慣例，其中首位或前幾位數(shù)據(jù)單元對應(yīng)于圖式圖號且剩余數(shù)據(jù)單元識別圖式中的元件或組件?？赏ㄟ^使用類似數(shù)據(jù)單元識別不同圖之間的類似元件或組件。例如，130可參考圖1中的元件“30”，且類似元件可在圖4中稱為430。如將了解，可增加、交換及/或消除本文中的各種實施例中所展示的元件，以便提供本發(fā)明的數(shù)個額外實施例。此外，如將了解，圖中所提供的元件的比例及相對尺度旨在說明本發(fā)明的某些實施例，且不應(yīng)被視作限制意義。圖1是根據(jù)本發(fā)明的數(shù)個實施例的呈包含存儲器裝置120的計算系統(tǒng)100的形式的設(shè)備的框圖。如本文中所使用，存儲器裝置120、存儲器陣列130及/或感測電路150也可被單獨視為“設(shè)備”。系統(tǒng)100包含耦合到存儲器裝置120的主機110，存儲器裝置120包含存儲器陣列130。主機110可為主機系統(tǒng)，例如個人膝上型計算機、桌上型計算機、數(shù)碼相機、移動電話或存儲器卡讀取器以及各種其它類型的主機。主機110可包含系統(tǒng)主板及/背板，且可包含數(shù)個處理資源(例如，一或多個處理器、微處理器或一些其它類型的控制電路)。系統(tǒng)100可包含單獨集成電路，或主機110及存儲器裝置120兩者可在相同集成電路上。系統(tǒng)100可為(例如)服務(wù)器系統(tǒng)及/或高性能計算(HPC)系統(tǒng)及/或其部分。盡管圖1中所展示的實例說明具有馮·諾伊曼(VonNeumann)架構(gòu)的系統(tǒng)，但本發(fā)明的實施例也可以非馮·諾伊曼架構(gòu)(例如，杜林機(Turingmachine))實施，其可不包含通常與馮·諾伊曼架構(gòu)相關(guān)聯(lián)的一或多個組件(例如，CPU、ALU等)。為清楚起見，系統(tǒng)100已簡化以集中于與本發(fā)明特定相關(guān)的特征上。存儲器陣列130可為(例如)DRAM陣列、SRAM陣列、STTRAM陣列、PCRAM陣列、TRAM陣列、RRAM陣列、NAND快閃陣列及/或NOR快閃陣列。陣列130可包括布置成由存取線(其在本文中可稱為行線、字線或選擇線)耦合的行及由感測線(其在本文中可稱為位線、數(shù)字線或數(shù)據(jù)線)耦合的列的存儲器單元。盡管圖1中展示單個陣列130，但實施例并不如此受限制。例如，存儲器裝置120可包含數(shù)個陣列130(例如，數(shù)個DRAM單元庫)。結(jié)合圖2及4描述實例DRAM陣列。存儲器裝置120包含地址電路142以鎖存通過I/O電路144經(jīng)由I/O總線156(例如，數(shù)據(jù)總線)提供的地址信號。通過行解碼器146及列解碼器152接收并解碼地址信號以存取存儲器陣列130?？赏ㄟ^使用感測電路150感測在感測線上的電壓及/或電流變化來從存儲器陣列130讀取數(shù)據(jù)。感測電路150可從存儲器陣列130讀取并鎖存一頁(例如，行)數(shù)據(jù)。可使用I/O電路144以經(jīng)由I/O總線156與主機110進行雙向數(shù)據(jù)通信。使用寫入電路148以將數(shù)據(jù)寫入到存儲器陣列130?？刂齐娐?40解碼由控制總線154從主機110提供的信號。這些信號可包含芯片啟用信號、寫入啟用信號及地址鎖存信號，所述信號用于控制對存儲器陣列130執(zhí)行的操作(包含數(shù)據(jù)讀取、數(shù)據(jù)寫入及數(shù)據(jù)擦除操作)。在各種實施例中，控制電路140負(fù)責(zé)執(zhí)行來自主機110的指令?？刂齐娐?40可為狀態(tài)機、定序器或一些其它類型的控制器(例如，裸片上控制器)。下文結(jié)合圖2到6進一步描述感測電路150的實例。例如，在數(shù)個實施例中，感測電路150可包括數(shù)個感測放大器(例如，圖2中所展示的感測放大器206-1、…、206-U或圖4中所展示的感測放大器406)及數(shù)個計算組件(例如，圖2中所展示的計算組件231-1到231-X及圖4中所展示的計算組件431)。如圖4中所說明，所述計算組件可包括可用作數(shù)據(jù)鎖存器且可耦合到用于執(zhí)行數(shù)個邏輯運算(例如，AND、NOT、NOR、NAND、XOR等等)的其它感測電路的交叉耦合晶體管。在數(shù)個實施例中，感測電路(例如，150)可用于在不經(jīng)由感測線地址存取傳送數(shù)據(jù)的情況下(例如，在未觸發(fā)列解碼信號的情況下)根據(jù)本文中所描述的實施例執(zhí)行與比較數(shù)據(jù)模式相關(guān)聯(lián)的邏輯運算。因而，可使用感測電路150在陣列130內(nèi)執(zhí)行比較而非通過所述感測電路外部的處理資源(例如，通過與主機110相關(guān)聯(lián)的處理器及/或定位于裝置120上(例如，定位于控制電路140上或別處)的其它處理電路，例如ALU電路)執(zhí)行所述比較。圖2說明根據(jù)本發(fā)明的數(shù)個實施例的耦合到感測電路的存儲器陣列201的部分的示意圖。存儲器陣列201的存儲器單元(一般稱為存儲器單元203)是布置成耦合到存取線(例如，字線)204-1、204-2、204-3及204-4的行及耦合到感測線(例如，數(shù)字線)205-1、205-2、205-3、205-4、205-5、205-S的列。例如，存取線204-1包含單元203-1、203-2、203-3、203-4、203-5、…、203-T。存儲器陣列201并不限于特定數(shù)目個存取線及/或感測線。盡管并未繪制，但存儲器單元的每一列可與一對對應(yīng)的互補感測線(例如，圖4中所描述的互補感測線D405-1及D_405-2)相關(guān)聯(lián)。存儲器單元的每一列可耦合到感測電路(例如，圖1中所展示的感測電路150)。在此實例中，所述感測電路包括耦合到相應(yīng)感測線的數(shù)個感測放大器206-1、206-2、206-3、206-4、206-5、…、206-U。感測放大器206-1到206-U經(jīng)由晶體管208-1、208-2、208-3、208-4、208-5、…、208-V耦合到輸入/輸出線234(I/O，例如，本地I/O)。在此實例中，感測電路還包括耦合到相應(yīng)感測線的數(shù)個計算組件231-1、231-2、231-3、231-4、231-5、…、231-X。列解碼線210-1到210-W耦合到晶體管208-1、208-2、208-3、208-4、208-5、…、208-V的柵極且可經(jīng)選擇性啟用以將由相應(yīng)感測放大器206-1到206-U感測及/或存儲于相應(yīng)計算組件231-1到231-X中的數(shù)據(jù)傳送到輔助感測放大器214。存儲于陣列201中的數(shù)據(jù)值(例如，位值)可表示數(shù)個經(jīng)存儲的數(shù)據(jù)模式。在此實例中，存儲于陣列201中的數(shù)據(jù)模式各自包括四個數(shù)據(jù)單元(例如，位)且經(jīng)垂直排序使得所述四個數(shù)據(jù)單元存儲于耦合到同一感測線的存儲器單元中。因而，在此實例中，耦合到存取線204-1到204-4及感測線205-1到205-5的存儲器單元(例如，單元203-1到203-20)存儲各自包括四個位的五個數(shù)據(jù)模式，舉例來說，其可表示具有各自包括四個位的五個項目的表。在此實例中，耦合到感測線205-1的單元203-1、203-6、203-11及203-16分別存儲數(shù)據(jù)值“0”、“1”、“0”及“0”(例如，數(shù)據(jù)模式“0100”)，耦合到感測線205-2的單元203-2、203-7、203-12及203-17分別存儲數(shù)據(jù)值“0”、“1”、“1”及“0”(例如，數(shù)據(jù)模式“0110”)，耦合到感測線205-3的單元203-3、203-8、203-13及203-18分別存儲數(shù)據(jù)值“0”、“1”、“0”及“1”(例如，數(shù)據(jù)模式“0101”)，耦合到感測線205-4的單元203-4、203-9、203-14及203-19分別存儲數(shù)據(jù)值“1”、“0”、“1”及“1”(例如，數(shù)據(jù)模式“1011”)且耦合到感測線205-5的單元203-5、203-10、203-15及203-20分別存儲數(shù)據(jù)值“0”、“0”、“0”及“0”(例如，數(shù)據(jù)模式“0000”)。因而，在圖2中所展示的實例中，五個數(shù)據(jù)模式中的每一者的第一位(例如，處于第一位位置的位)存儲于耦合到存取線204-1的存儲器單元中，所述數(shù)據(jù)模式中的每一者的第二位(例如，處于第二位位置的位)存儲于耦合到存取線204-2的存儲器單元中，所述數(shù)據(jù)模式的第三位(例如，處于第三位位置的位)存儲于耦合到存取線204-3的存儲器單元中且所述數(shù)據(jù)模式的第四位(例如，處于第四位位置的位)存儲于耦合到存取線204-4的存儲器單元中。因而，存儲于耦合到相同存取線的存儲器單元中的數(shù)據(jù)模式的位具有相同位位置。作為實例，存儲于耦合到存取線204-1的存儲器單元中的位(例如，處于第一位位置的位)可對應(yīng)于經(jīng)存儲數(shù)據(jù)模式的最低有效位(LSB)且存儲于耦合到存取線204-4的存儲器單元中的位(例如，處于第四位位置的位)可對應(yīng)于所述經(jīng)存儲數(shù)據(jù)模式的最高有效位(MSB)。然而，實施例并不如此受限制。例如，在數(shù)個實施例中，處于第一位位置的位可對應(yīng)于MSB且處于第四位位置的位可對應(yīng)于LSB。如下文進一步描述，本發(fā)明的數(shù)個實施例可用于確定目標(biāo)數(shù)據(jù)模式是否存儲于例如陣列201的陣列中。例如，感測電路(例如圖2中所展示的感測電路)可用于確定存儲于陣列201的單元中的一或多個數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式。實施例還可包含確定哪個(些)特定感測線(例如，感測線205-1到205-S)耦合到存儲匹配所述目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)模式的單元。在數(shù)個實施例中，確定存儲于陣列中的一或多個數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式獨立于經(jīng)存儲數(shù)據(jù)模式的數(shù)目。例如，在數(shù)個實施例中，確定一或多個經(jīng)存儲數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式的時間量取決于所述目標(biāo)數(shù)據(jù)模式中的數(shù)據(jù)單元(例如，位)的數(shù)量，但并非取決于存儲于陣列中的數(shù)據(jù)模式的數(shù)量。作為實例，在數(shù)個實施例中，確定五個經(jīng)存儲數(shù)據(jù)模式(各自包括四個位)中的一或多者是否匹配特定四位位模式(例如，四位目標(biāo)數(shù)據(jù)模式)所需要的時間量可與確定一百個經(jīng)存儲數(shù)據(jù)模式(各自包括四個位)中的一或多者是否匹配所述目標(biāo)數(shù)據(jù)模式所需要的時間量相同。圖3說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路比較數(shù)據(jù)模式的方法相關(guān)聯(lián)的示意圖。陣列301對應(yīng)于圖2中所描述的存儲器陣列201的部分。例如，感測線305-1到305-5對應(yīng)于感測線205-1到205-5且存取線304-1到304-4對應(yīng)于存取線204-1到204-4。圖3中所展示的陣列301的存儲器單元存儲與存儲于陣列201中的數(shù)據(jù)模式相同的數(shù)據(jù)模式。因而，耦合到感測線305-1的單元存儲數(shù)據(jù)模式“0100”，耦合到感測線305-2的單元存儲數(shù)據(jù)模式“0110”，耦合到感測線305-3的單元存儲數(shù)據(jù)模式“0101”，耦合到感測線305-4的單元存儲數(shù)據(jù)模式“1011”且耦合到感測線305-5的單元存儲數(shù)據(jù)模式“0000”。舉例來說，陣列301可為DRAM陣列，且盡管并未展示，但感測線305-1到305-5可包括相應(yīng)互補感測線對。盡管圖3中并未展示，但如結(jié)合圖2所描述，感測線305-1到305-5中的每一者可耦合到感測電路(例如，如圖2中所展示的感測放大器206-1到206-U及計算組件231-1到231-X)。圖3中所展示的實例說明根據(jù)本發(fā)明的數(shù)個實施例在與比較數(shù)據(jù)模式相關(guān)聯(lián)的數(shù)個運算階段352-1到352-6之后存儲于耦合到相應(yīng)感測線305-1到305-5的計算組件331-1到331-5中的數(shù)據(jù)值。在圖3中所描述的實例中，運算階段352-1到352-6與確定存儲于陣列301中的數(shù)據(jù)模式中的一或多者是否匹配目標(biāo)數(shù)據(jù)模式(例如，在此實例中為“0101”)相關(guān)聯(lián)。盡管圖3中展示六個運算階段，但實施例并不如此受限制。例如，運算階段的數(shù)量可多于或少于六個且可取決于目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)單元(例如，位)的數(shù)量。然而，在數(shù)個實施例中，運算階段的數(shù)量獨立于被搜索的數(shù)據(jù)模式的數(shù)量。在數(shù)個實施例中，確定“N”個位的目標(biāo)數(shù)據(jù)模式是否一或多次存儲于陣列(例如，301)中可包含將計算組件(例如，331-1到331-5)復(fù)位到已知數(shù)據(jù)值(例如，邏輯“0”)。隨后，可執(zhí)行第一“for循環(huán)”，其中對于目標(biāo)數(shù)據(jù)模式的具有特定數(shù)據(jù)值(例如，邏輯“0”)的數(shù)據(jù)單元1到N(其中“1”是第一數(shù)據(jù)單元位置且“N”是第一N單元位置)，比較所述特定數(shù)據(jù)值與經(jīng)存儲數(shù)據(jù)模式的具有與所述目標(biāo)數(shù)據(jù)模式的具有所述特定數(shù)據(jù)值(例如，“0”)的所述數(shù)據(jù)單元的數(shù)據(jù)單元位置相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元的數(shù)據(jù)值。例如，如果目標(biāo)數(shù)據(jù)模式是8位模式(例如，N＝8)且處于位位置1、2、6及7的位具有數(shù)據(jù)值“0”，那么將比較經(jīng)存儲數(shù)據(jù)模式中的每一者的第一位的數(shù)據(jù)值與“0”，接著比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第二位的數(shù)據(jù)值與“0”，接著比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第六位的數(shù)據(jù)值與“0”，且接著將比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第七位的數(shù)據(jù)值與“0”?？刹僮黢詈系礁袦y線305-1到305-5的感測電路使得計算組件(例如，331-1到331-5)存儲哪些感測線耦合到匹配或不匹配經(jīng)評估位位置(例如，1、2、6及7)處的數(shù)據(jù)值“0”的單元的指示。例如，在此階段中存儲“1”的計算組件可指示存儲于耦合到對應(yīng)感測線的單元中的位模式(例如，在經(jīng)評估位位置中的一或多者處)不匹配目標(biāo)數(shù)據(jù)模式，且在此階段中存儲“0”的計算組件可指示存儲于耦合到對應(yīng)感測線的單元中的位模式在經(jīng)評估位位置中的每一者處匹配目標(biāo)數(shù)據(jù)模式。繼所述第一“for循環(huán)”之后，可(例如，經(jīng)由如下文進一步描述的感測電路的操作)將存儲于計算組件中的數(shù)據(jù)值反相，且可執(zhí)行第二“for循環(huán)”，其中對于目標(biāo)數(shù)據(jù)模式的具有不同特定數(shù)據(jù)值(例如，邏輯“1”)的數(shù)據(jù)單元1到N，比較所述不同特定數(shù)據(jù)值與經(jīng)存儲數(shù)據(jù)模式的具有與所述目標(biāo)數(shù)據(jù)模式的具有所述不同特定數(shù)據(jù)值(例如，“1”)的所述數(shù)據(jù)單元的數(shù)據(jù)單元位置相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元的數(shù)據(jù)值。例如，在以上實例中，如果處于位位置3、4、5及8的位具有數(shù)據(jù)值“1”，那么將比較經(jīng)存儲數(shù)據(jù)模式中的每一者的第三位的數(shù)據(jù)值與“1”，接著比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第四位的數(shù)據(jù)值與“1”，接著比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第五位的數(shù)據(jù)值與“1”且接著將比較所述經(jīng)存儲數(shù)據(jù)模式中的每一者的第八位的數(shù)據(jù)值與“1”。在完成所述第二“for循環(huán)”之后，存儲于計算組件(例如，331-1到331-5)中的數(shù)據(jù)值可指示對應(yīng)感測線的哪些感測線(如果存在)耦合到存儲目標(biāo)數(shù)據(jù)模式的單元。接著，可(例如)讀取存儲于計算組件(例如，331-1到331-5)中的數(shù)據(jù)值以確定存儲于陣列(例如，301)中的數(shù)據(jù)模式中的一或多者是否匹配目標(biāo)數(shù)據(jù)模式及/或哪個(些)特定感測線(例如，305-1到305-5)耦合到存儲所述目標(biāo)數(shù)據(jù)模式的單元。在以上實例中，存“1”的所述計算組件將指示對應(yīng)感測線具有耦合到其且存儲匹配目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)模式的單元。然而，如果以倒序執(zhí)行上文“for循環(huán)”(例如，在第一for循環(huán)之前執(zhí)行第二for循環(huán))，那么存儲于計算組件中的“0”將指示數(shù)據(jù)模式匹配。在圖3中所展示的實例中，運算階段352-1包含將已知數(shù)據(jù)值(例如，“0”或“1”)存儲于計算組件331-1到331-5中的每一者中，這可稱為“復(fù)位”或“清除”所述計算組件。舉例來說，復(fù)位計算組件可包含通過啟用耦合到單元(所述單元中的每一者耦合到感測線305-1到305-5的相應(yīng)一者且存儲“0”)的特定存取線(未展示)而將“0”數(shù)據(jù)值讀取到所述計算組件中。因而，如圖3中所展示，在運算階段352-1之后，計算組件331-1到331-5中的每一者存儲數(shù)據(jù)值“0”。下文結(jié)合圖4及6進一步描述操作感測電路以執(zhí)行感測(例如，讀取)操作。圖3中所描述的實例包含執(zhí)行數(shù)個運算以確定目標(biāo)數(shù)據(jù)模式(例如，“0101”)是否存儲于陣列301中。因此，作為上文所描述的第一“for循環(huán)”的部分，比較目標(biāo)數(shù)據(jù)模式的具有數(shù)據(jù)值“0”的數(shù)據(jù)單元與經(jīng)存儲數(shù)據(jù)模式的具有與所述目標(biāo)數(shù)據(jù)模式的具有所述數(shù)據(jù)值“0”的所述數(shù)據(jù)單元的數(shù)據(jù)單元位置相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元。因為在此實例中，目標(biāo)數(shù)據(jù)模式的第一位及第三位是邏輯“0”，所以比較經(jīng)存儲數(shù)據(jù)模式的第一位及第三位的數(shù)據(jù)值與“0”作為第一for循環(huán)的部分。為比較經(jīng)存儲數(shù)據(jù)模式的第一位的數(shù)據(jù)值與“0”，可啟用耦合到對應(yīng)于第一位位置的單元的存取線(例如，存取線304-1)，且接著可激活(例如，觸發(fā))特定控制信號(例如，如結(jié)合圖4進一步描述的“Passdb”)，所述特定控制信號操作感測電路以執(zhí)行邏輯“OR”運算且導(dǎo)致更改存儲于對應(yīng)于并未存儲“0”的第一位位置單元的所述計算組件中的數(shù)據(jù)值(例如，從“0”到“1”)。在此實例中，因為耦合到存取線304-1的僅存儲“1”的單元耦合到感測線305-4，所以在運算階段352-2之后僅存儲于計算組件331-4中的數(shù)據(jù)值從“0”改變到“1”(例如，其余計算組件保持其經(jīng)存儲數(shù)據(jù)值“0”)。為比較經(jīng)存儲數(shù)據(jù)模式的第三位的數(shù)據(jù)值與“0”，可啟用耦合到對應(yīng)于第三位位置的單元的存取線(例如，存取線305-3)，且(例如，結(jié)合執(zhí)行邏輯“OR”運算)可再次激活特定控制信號(例如，“Passdb”)，這導(dǎo)致更改存儲于計算組件331-2中的數(shù)據(jù)值(例如，從“0”到“1”)。盡管耦合到感測線304-4的第三位位置單元也存儲“1”，但對應(yīng)計算組件331-4的數(shù)據(jù)值并未改變(例如，其保持經(jīng)存儲數(shù)據(jù)值“1”)。因而，如所展示，在運算階段352-3之后，存儲于計算組件331-1到331-5中的數(shù)據(jù)值分別為“0”、“1”、“0”、“1”、“0”。繼比較目標(biāo)數(shù)據(jù)模式的具有數(shù)據(jù)值“0”的數(shù)據(jù)單元與經(jīng)存儲數(shù)據(jù)模式的具有與所述目標(biāo)數(shù)據(jù)模式的具有所述數(shù)據(jù)值“0”的所述數(shù)據(jù)單元的數(shù)據(jù)單元位置相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元之后，可將存儲于計算組件331-1到331-5中的數(shù)據(jù)值反相。如結(jié)合圖4所描述，可經(jīng)由激活控制信號(例如，“InvD”)而將計算組件中的數(shù)據(jù)值反相。在反相運算階段352-4之后，計算組件331-1到331-5的相應(yīng)數(shù)據(jù)值是“1”、“0”、“1”、“0”、“1”。繼所述反相運算之后且作為上文所描述的第二“for循環(huán)”的部分，比較目標(biāo)數(shù)據(jù)模式(例如，0101)的具有數(shù)據(jù)值“1”的數(shù)據(jù)單元與經(jīng)存儲數(shù)據(jù)模式的具有與所述目標(biāo)數(shù)據(jù)模式的具有所述數(shù)據(jù)值“1”的所述數(shù)據(jù)單元的數(shù)據(jù)單元位置相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元。因為在此實例中，目標(biāo)數(shù)據(jù)模式的第二位及第四位是邏輯“1”，所以比較經(jīng)存儲數(shù)據(jù)模式的第二位及第四位的數(shù)據(jù)值與“1”作為第二for循環(huán)的部分。為比較經(jīng)存儲數(shù)據(jù)模式的第二位的數(shù)據(jù)值與“1”，可啟用耦合到對應(yīng)于第二位位置的單元的存取線(例如，存取線304-2)，且接著可激活特定控制信號(例如，如結(jié)合圖4進一步描述的“Passd”)，所述特定控制信號操作感測電路以執(zhí)行邏輯“AND”運算。因此，如果計算組件先前存儲“1”，那么更改存儲于對應(yīng)于存儲“0”的第二位位置單元的計算組件中的數(shù)據(jù)值(例如，從“1”到“0”)，或如果所述計算組件先前存儲“0”，那么所述數(shù)據(jù)值保持“0”。因而，如所展示，在運算階段352-5之后，計算組件331-1到331-5分別存儲“1”、“0”、“1”、“0”、“0”。為比較經(jīng)存儲數(shù)據(jù)模式的第四位的數(shù)據(jù)值與“1”，可啟用耦合到對應(yīng)于第四位位置的單元的存取線(例如，存取線305-4)，且可再次激活(例如，與執(zhí)行邏輯“AND”運算相關(guān)聯(lián)的)特定控制信號(例如，“Passd”)，這導(dǎo)致更改存儲于計算組件331-1中的數(shù)據(jù)值(例如，從“1”到“0”)，而計算組件331-2到331-5中的數(shù)據(jù)值保持其先前存儲的數(shù)據(jù)值。因而，如所展示，在運算階段352-6之后，存儲于計算組件331-1到331-5中的數(shù)據(jù)值分別為“0”、“0”、“1”、“0”、“0”。在此實例中，在運算階段352-6之后，存儲于計算組件331-1到331-5中的數(shù)據(jù)值指示經(jīng)存儲數(shù)據(jù)模式的哪些數(shù)據(jù)模式(如果存在)匹配目標(biāo)數(shù)據(jù)模式(例如，0101)。例如，在運算階段352-6之后(例如，在執(zhí)行第二“for循環(huán)”之后)具有經(jīng)存儲數(shù)據(jù)值“1”的計算組件指示對應(yīng)感測線耦合到存儲目標(biāo)數(shù)據(jù)模式的單元。在此實例中，在完成第二for循環(huán)之后僅計算組件331-3存儲數(shù)據(jù)值“1”。因而，僅耦合到對應(yīng)感測線305-3的單元存儲匹配目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)模式。在數(shù)個實施例中，目標(biāo)數(shù)據(jù)模式的一或多個特定數(shù)據(jù)單元(例如，位)可呈現(xiàn)為屏蔽，使得在比較所述目標(biāo)數(shù)據(jù)模式與數(shù)個經(jīng)存儲數(shù)據(jù)模式以確定是否存在匹配時忽視所述特定數(shù)據(jù)單元的值(例如，所述目標(biāo)數(shù)據(jù)模式的一或多個特定位位置處的位值)。例如，如果目標(biāo)數(shù)據(jù)模式是010X，其中“X”指示處于第四位位置的屏蔽位，那么將確定“0101”及“0100”的經(jīng)存儲數(shù)據(jù)模式匹配所述目標(biāo)數(shù)據(jù)模式。在本發(fā)明的數(shù)個實施例中，確定一或多個經(jīng)存儲數(shù)據(jù)模式是否匹配包括一或多個屏蔽數(shù)據(jù)單元的目標(biāo)數(shù)據(jù)模式包含不啟用對應(yīng)于所述屏蔽數(shù)據(jù)單元的數(shù)據(jù)單元位置的存取線。即，未比較經(jīng)存儲數(shù)據(jù)模式的具有與目標(biāo)數(shù)據(jù)模式的屏蔽數(shù)據(jù)單元相同的數(shù)據(jù)單元位置的數(shù)據(jù)單元與所述屏蔽數(shù)據(jù)單元，這是因為在所述位置處的經(jīng)存儲數(shù)據(jù)單元的值是不相關(guān)的(例如，不考慮所述數(shù)據(jù)單元位置處的數(shù)據(jù)單元的值而將經(jīng)存儲數(shù)據(jù)模式的處于屏蔽數(shù)據(jù)單元的數(shù)據(jù)單元位置的數(shù)據(jù)單元視作匹配)。在數(shù)個實施例中，可結(jié)合確定耦合到一或多個(例如，任何)特定感測線的存儲器單元是否存儲匹配目標(biāo)數(shù)據(jù)模式的數(shù)據(jù)模式而執(zhí)行例如“BlockOR”運算的運算。舉例來說，即使在未知曉哪個(些)特定感測線耦合到存儲匹配數(shù)據(jù)模式的單元的情況下，知曉與目標(biāo)數(shù)據(jù)模式的一或多個匹配是否存儲于陣列中可為有用信息。在此類例子中，確定任何感測線是否耦合到存儲目標(biāo)數(shù)據(jù)模式的匹配的單元可包含將耦合到輔助感測放大器(例如，214)的本地I/O線(例如，本地I/O線234)充電(例如，預(yù)充電)到特定電壓。例如，可經(jīng)由控制電路(例如圖1中所展示的控制電路140)及/或感測電路(例如圖1中所展示的電路150)將I/O線(例如，234)預(yù)充電到例如供應(yīng)電壓(例如，Vcc)或接地電壓(例如，0V)的電壓。執(zhí)行BlockOR運算(其可稱為“AccumulatorBlockOr”)，可并行啟用耦合到選定感測電路(例如，計算組件)的列解碼線(例如，210-1到210-W)(例如，使得導(dǎo)通相應(yīng)晶體管208-1到208-V)以將感測電路的組件(例如，感測放大器206及/或計算組件231)的電壓傳送到本地I/O線(例如，234)。輔助感測放大器(例如，SSA214)可感測所述本地I/O線的預(yù)充電電壓是否響應(yīng)于列解碼線的啟用而改變(例如，改變大于閾值量)。例如，如果將I/O線234預(yù)充電到接地電壓且選定計算組件(例如，231-1到231-X)中的一或多者存儲邏輯1(例如，0V)以表示匹配，那么SSA214可感測I/O線234上的電壓的上拉(例如，增大)以確定任何經(jīng)存儲數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式(例如，計算組件中的至少一者是否存儲“1”)。替代性地，如果將I/O線234預(yù)充電到Vcc且選定感測電路組件(例如，計算組件)中的一或多者存儲邏輯0(例如，Vcc)以表示匹配，那么SSA214可感測I/O線234上的電壓的下拉(例如，降低)以確定任何經(jīng)存儲數(shù)據(jù)模式是否匹配目標(biāo)數(shù)據(jù)模式(例如，計算組件中的至少一者是否存儲“0”)。確定耦合到選定列解碼線的一或多個計算組件是否存儲特定數(shù)據(jù)值(例如，匹配數(shù)據(jù)值“1”)有效地執(zhí)行邏輯“OR”運算。以此方式，對應(yīng)于由感測放大器206-1到206-U感測及/或存儲于計算組件231-1到231-X中的數(shù)據(jù)的電壓可經(jīng)并行傳送到本地I/O線234且由SSA214感測作為BlockOR運算的部分。本發(fā)明的實施例并不限于本地I/O線234的特定預(yù)充電電壓及/或?qū)?yīng)于邏輯1或邏輯0的特定電壓值。圖4說明根據(jù)本發(fā)明的數(shù)個實施例的耦合到感測電路的存儲器陣列430的部分的示意圖。在此實例中，存儲器陣列430是1T1C(一個晶體管一個電容器)存儲器單元的DRAM陣列，所述存儲器單元各自由存取裝置402(例如，晶體管)及存儲元件403(例如，電容器)組成。然而，實施例并不限于此實例且可包含其它存儲元件陣列類型(例如，具有PCRAM存儲器元件的交叉點陣列等等)。陣列430的單元布置成由存取線404-0(行0)、404-1(行1)、404-2(行2)、404-3(行3)、…、404-N(行N)耦合的行及由感測線(例如，數(shù)字線)305-1(D)及405-2(D_)耦合的列。在此實例中，每一列的單元與一對互補感測線405-1(D)及405-2(D_)相關(guān)聯(lián)。在數(shù)個實施例中，計算組件(例如，431)可包括與感測放大器(例如，406)的晶體管及/或陣列(例如，430)的存儲器單元有間距地形成的數(shù)個晶體管，所述晶體管可符合特定特征大小(例如，4F2、6F2等)。如下文進一步描述，計算組件431可連同感測放大器406一起操作以在不經(jīng)由感測線地址存取傳送數(shù)據(jù)的情況下(例如，在未觸發(fā)列解碼信號使得經(jīng)由本地I/O線(例如，圖2中的234)將數(shù)據(jù)從陣列及感測電路傳送到外部電路的情況下)執(zhí)行與比較數(shù)據(jù)模式相關(guān)聯(lián)的各種運算。在圖4中所說明的實例中，對應(yīng)于計算組件431的電路包括耦合到感測線D及D_中的每一者的五個晶體管；然而，實施例并不限于此實例。晶體管407-1及407-2具有分別耦合到感測線D及D_的第一源極/漏極區(qū)域，及耦合到交叉耦合鎖存器(例如，耦合到一對交叉耦合晶體管(例如交叉耦合NMOS晶體管408-1及408-2以及交叉耦合PMOS晶體管409-1及409-2)的柵極)的第二源極/漏極區(qū)域。如本文中進一步描述，包括晶體管408-1、408-2、409-1及409-2的交叉耦合鎖存器可稱為輔助鎖存器，其可用作且在本文中稱為累加器(對應(yīng)于感測放大器406的交叉耦合鎖存器在本文中可稱為主鎖存器)。晶體管407-1及407-2可稱為傳輸晶體管，其可經(jīng)由相應(yīng)信號411-1(Passd)及411-2(Passdb)啟用以將相應(yīng)感測線D及D_上的電壓或電流傳遞到包括晶體管408-1、408-2、409-1及409-2的交叉耦合鎖存器的輸入(例如，輔助鎖存器的輸入)。在此實例中，晶體管407-1的第二源極/漏極區(qū)域耦合到晶體管408-1及409-1的第一源極/漏極區(qū)域以及晶體管408-2及409-2的柵極。類似地，晶體管407-2的第二源極/漏極區(qū)域耦合到晶體管408-2及409-2的第一源極/漏極區(qū)域以及耦合到晶體管408-1及409-1的柵極。晶體管408-1及408-2的第二源極/漏極區(qū)域通常耦合到負(fù)控制信號412-1(Accumb)。晶體管409-1及409-2的第二源極/漏極區(qū)域通常耦合到正控制信號412-2(Accum)。經(jīng)激活A(yù)ccum信號412-2可為供應(yīng)電壓(例如，Vcc)，且經(jīng)激活A(yù)ccumb信號可為參考電壓(例如，接地)。激活信號412-1及412-2啟用對應(yīng)于輔助鎖存器的包括晶體管408-1、408-2、409-1及409-2的交叉耦合鎖存器。經(jīng)啟用的交叉耦合鎖存器操作以放大共同節(jié)點417-1與共同節(jié)點417-2之間的差分電壓，使得將節(jié)點417-1驅(qū)動到Accum信號電壓及Accumb信號電壓中的一者(例如，到Vcc及接地中的一者)，且將節(jié)點417-2驅(qū)動到Accum信號電壓及Accumb信號電壓中的另一者。如下文進一步描述，信號412-1及412-2被標(biāo)記為“Accum”及“Accumb”，這是因為輔助鎖存器在用以執(zhí)行邏輯運算(例如，AND運算)時可用作累加器。在數(shù)個實施例中，計算組件包括形成輔助鎖存器的交叉耦合晶體管408-1、408-2、409-1及409-2以及傳輸晶體管407-1及408-2。在此實例中，計算組件431還包含反相晶體管414-1及414-2，反相晶體管414-1及414-2具有耦合到相應(yīng)數(shù)字線D及D_的第一源極/漏極區(qū)域。晶體管414-1及414-2的第二源極/漏極區(qū)域分別耦合到晶體管416-1及416-2的第一源極/漏極區(qū)域。晶體管416-1及416-2的第二源極/漏極區(qū)域可耦合到接地。晶體管414-1及314-2的柵極耦合到信號413(InvD)。晶體管416-1的柵極耦合到共同節(jié)點417-1，晶體管408-2的柵極、晶體管409-2的柵極及晶體管408-1的第一源極/漏極區(qū)域也耦合到共同節(jié)點417-1。以互補方式，晶體管416-2的柵極耦合到共同節(jié)點417-2，晶體管408-1的柵極、晶體管409-1的柵極及晶體管408-2的第一源極/漏極區(qū)域也耦合到共同節(jié)點417-2。因而，可通過激活信號InvD執(zhí)行反相操作，所述反相操作將存儲于輔助鎖存器中的數(shù)據(jù)值反相，且將經(jīng)反相的值驅(qū)動到感測線405-1及405-2上。在數(shù)個實施例中且如上文結(jié)合圖2及3所指示，計算組件可用于執(zhí)行(例如)與比較數(shù)據(jù)模式相關(guān)聯(lián)的AND及OR運算。舉例來說，可通過對應(yīng)感測放大器406感測存儲于特定單元中的數(shù)據(jù)值?？赏ㄟ^激活Passd(411-1)及Passdb(411-2)信號以及Accumb(412-1)及Accum信號(412-2)將所述數(shù)據(jù)值傳送到計算組件431的數(shù)據(jù)鎖存器。為了對存儲于計算組件中的數(shù)據(jù)值與存儲于耦合到相同感測線的不同特定單元中的數(shù)據(jù)值進行AND，可啟用所述不同特定單元所耦合到的存取線?？蓡⒂?例如，觸發(fā))放大感測線405-1及405-2上的差分信號的感測放大器406。僅啟用Passd(411-1)(例如，同時將Passdb(411-2)維持于停用狀態(tài))導(dǎo)致累加對應(yīng)于感測線405-1上的電壓信號的數(shù)據(jù)值(例如，Vcc對應(yīng)于邏輯“1”或接地對應(yīng)于邏輯“0”)。Accumb及Accum信號在AND運算期間保持激活。因此，如果存儲于不同特定單元中(且由感測放大器406感測到)的數(shù)據(jù)值是邏輯“0”，那么存儲于計算組件的輔助鎖存器中的值斷言為低(例如，例如0V的接地電壓)，使得所述輔助鎖存器存儲邏輯“0”。然而，如果存儲于不同特定單元中(且由感測放大器406感測到)的值并非邏輯“0”，那么計算組件的輔助鎖存器保持其先前值。因此，如果計算組件先前存儲邏輯“1”，那么其將僅存儲邏輯“1”且所述不同特定單元也存儲邏輯“1”。因此，操作計算組件431以執(zhí)行邏輯AND運算。如上文提及，可激活反相信號413以將由計算組件431存儲的數(shù)據(jù)值反相，計算組件431可用于(例如)執(zhí)行NAND運算。圖5A說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖585-1。時序圖585-1說明與執(zhí)行邏輯運算(例如，R輸入邏輯運算)的第一運算階段相關(guān)聯(lián)的信號(例如，電壓信號)。描述于圖5A中的第一運算階段可為(例如)AND、NAND、OR或NOR運算的第一運算階段。如下文進一步描述，執(zhí)行圖5A中所說明的運算階段可涉及消耗明顯少于先前處理方法的能量(例如，約一半)，這可涉及在電壓軌之間(例如，在供應(yīng)與接地之間)提供全擺動以執(zhí)行計算操作。在圖5A中所說明的實例中，對應(yīng)于互補邏輯值(例如，“1”及“0”)的電壓軌是供應(yīng)電壓574(VDD)及接地電壓572(Gnd)。在執(zhí)行邏輯運算之前，可發(fā)生平衡使得互補感測線D及D_在平衡電壓525(VDD/2)下短接在一起。下文結(jié)合圖6來進一步描述平衡。在時間t1，撤銷激活平衡信號526，且接著啟用選定存取線(例如，行)(例如，對應(yīng)于其數(shù)據(jù)值待感測且用作第一輸入的存儲器單元的行)。信號504-0表示施加到所述選定行(例如，圖4中的行404-0)的電壓信號。當(dāng)行信號504-0達(dá)到對應(yīng)于選定單元的存取晶體管(例如，402)的閾值電壓(Vt)時，所述存取晶體管導(dǎo)通且將感測線D耦合到所述選定存儲器單元(例如，如果所述單元是1T1CDRAM單元，那么耦合到電容器403)，其在時間t2與t3之間在感測線D與D_(例如，如分別由信號505-1及505-2指示)之間產(chǎn)生差分電壓信號。由信號503表示所述選定單元的電壓。歸因于能量守恒，在D與D_之間產(chǎn)生差分信號(例如，通過將單元耦合到感測線D)并不消耗能量，這是因為與激活/撤銷激活行信號504相關(guān)聯(lián)的能量可在耦合到行的多個存儲器單元上攤還。在時間t3，啟用感測放大器(例如，406)(例如，正控制信號531(例如，圖6中所展示的PSA631)升高，且負(fù)控制信號528(例如，RNL_628)降低)，其放大D與D_之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，接地)處于感測線D上(且另一電壓處于互補感測線D_上)，使得經(jīng)感測數(shù)據(jù)值存儲于感測放大器406的主鎖存器中。在將感測線D(505-1)從平衡電壓VDD/2充電到軌電壓VDD時發(fā)生主要能量消耗。在時間t4，(例如，經(jīng)由分別施加到圖4中的控制線411-1及411-2的相應(yīng)Passd及Passdb控制信號)啟用傳輸晶體管407-1及407-2?？刂菩盘?11-1及411-2統(tǒng)稱為控制信號511。如本文中所使用，可通過參考信號所施加到的控制線引用例如Passd及Passdb的各種控制信號。例如，Passd信號可稱為控制信號411-1。在時間t5，經(jīng)由相應(yīng)控制線412-1及412-2激活控制信號Accumb及Accum。如下文所描述，控制信號(例如，控制信號512-1及512-2)可保持激活以用于后續(xù)運算階段。因而，在此實例中，激活控制信號512-1及512-2啟用計算組件(例如，431)的輔助鎖存器。將存儲于感測放大器406中的經(jīng)感測數(shù)據(jù)值傳送(例如，復(fù)制)到計算組件431的輔助鎖存器。在時間t6，停用(例如，關(guān)斷)傳輸晶體管407-1及407-2；然而，因為控制信號512-1及512-2保持激活，所以將累加結(jié)果存儲(例如，鎖存)于計算組件431的輔助鎖存器中。在時間t7，撤銷激活行信號504-0，且在時間t8停用陣列感測放大器(例如，撤銷激活感測放大器控制信號528及531)。在時間t9，使感測線D及D_平衡(例如，激活平衡信號526)，如通過從其相應(yīng)軌值移動到平衡電壓525(VDD/2)的感測線電壓信號505-1及505-2所說明。歸因于能量守恒定律，所述平衡消耗極少能量。如下文結(jié)合圖6所描述，平衡可涉及在平衡電壓(在此實例中，其為VDD/2)下將互補感測線D及D_短接在一起。例如，平衡可發(fā)生在存儲器單元感測操作之前。圖5B-1及5B-2分別說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖585-2及585-3。時序圖585-2及585-3說明與執(zhí)行邏輯運算(例如，R輸入邏輯運算)的數(shù)個中間運算階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，時序圖285-2對應(yīng)于R輸入NAND運算或R輸入AND運算的數(shù)個中間運算階段，且時序圖585-3對應(yīng)于R輸入NOR運算或R輸入OR運算的數(shù)個中間運算階段。舉例來說，執(zhí)行AND或NAND運算可包含繼初始運算階段(例如圖5A中所描述的運算階段)之后執(zhí)行圖5B-1中所展示的運算階段一或多次。類似地，執(zhí)行OR或NOR運算可包含繼初始運算階段(例如圖5A中所描述的運算階段)之后執(zhí)行圖5B-2中所展示的運算階段一或多次。如時序圖585-2及585-3中所展示，在時間t1，停用平衡(例如，撤銷激活平衡信號526)，且接著啟用選定行(例如，對應(yīng)于其數(shù)據(jù)值將經(jīng)感測且用作例如第二輸入、第三輸入等等的輸入的存儲器單元的行)。信號504-1表示施加到所述選定行(例如，圖4中的行404-1)的電壓信號。當(dāng)行信號504-1達(dá)到對應(yīng)于選定單元的存取晶體管(例如，402)的閾值電壓(Vt)時，所述存取晶體管導(dǎo)通且將感測線D耦合到選定存儲器單元(例如，如果所述單元是1T1CDRAM單元，那么耦合到電容器403)，其在時間t2與t3之間在感測線D與D_(例如，如分別通過信號505-1及505-2指示)之間產(chǎn)生差分電壓信號。通過信號503表示所述選定單元的電壓。歸因于能量守恒，在D與D_之間產(chǎn)生差分信號(例如，通過將所述單元耦合到感測線D)并不消耗能量，這是因為與激活/撤銷激活行信號504相關(guān)聯(lián)的能量可在耦合到行的多個存儲器單元上攤還。在時間t3，啟用感測放大器(例如，406)(例如，正控制信號531(例如，圖6中所展示的PSA631)升高，且負(fù)控制信號528(例如，RNL_628)降低)，其放大D與D_之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，接地)處于感測線D上(且另一電壓處于互補感測線D_上)，使得將經(jīng)感測數(shù)據(jù)值存儲于感測放大器(例如，感測放大器406)的主鎖存器中。在將感測線D(405-1)從平衡電壓VDD/2充電到軌電壓VDD時發(fā)生主要能量消耗。如時序圖585-2及585-3中所展示，在時間t4(例如，在感測選定單元之后)，取決于特定邏輯運算，僅激活控制信號411-1(Passd)及411-2(Passdb)中的一者(例如，僅啟用傳輸晶體管407-1及407-2中的一者)。例如，因為時序圖585-2對應(yīng)于NAND或AND運算的中間階段，所以在時間t4激活控制信號411-1且保持撤銷激活控制信號411-2。相反地，因為時序圖585-3對應(yīng)于NOR或OR運算的中間階段，所以在時間t4激活控制信號411-2且保持撤銷激活控制信號411-1。回顧上文，控制信號512-1(Accumb)及512-2(Accum)在圖5A中所描述的初始運算階段期間激活，且其在所述中間運算階段期間保持激活。因為先前啟用計算組件，所以僅激活Passd(411-1)導(dǎo)致累加對應(yīng)于電壓信號505-1的數(shù)據(jù)值。類似地，僅激活Passdb(411-2)導(dǎo)致累加對應(yīng)于電壓信號505-2的數(shù)據(jù)值。例如，在其中僅激活Passd(411-1)的實例AND/NAND運算(例如，時序圖585-2)中，如果存儲于選定存儲器單元(例如，在此實例中為行1存儲器單元)中的數(shù)據(jù)值是邏輯0，那么與輔助鎖存器相關(guān)聯(lián)的累加值經(jīng)斷言為低，使得所述輔助鎖存器存儲邏輯0。如果存儲于行1存儲器單元中的數(shù)據(jù)值并非邏輯0，那么輔助鎖存器保持其存儲行0數(shù)據(jù)值(例如，邏輯1或邏輯0)。因而，在此AND/NAND運算實例中，輔助鎖存器用作零(0)累加器。類似地，在其中僅激活Passdb的實例OR/NOR運算(例如，時序圖585-3)中，如果存儲于選定存儲器單元(例如，在此實例中為行1存儲器單元)中的數(shù)據(jù)值是邏輯1，那么與輔助鎖存器相關(guān)聯(lián)的累加值經(jīng)斷言為高，使得輔助鎖存器存儲邏輯1。如果存儲于行1存儲器單元中的數(shù)據(jù)值并非邏輯1，那么輔助鎖存器保持其存儲行0數(shù)據(jù)值(例如，邏輯1或邏輯0)。因而，在此OR/NOR運算實例中，因為D_上的電壓信號405-2設(shè)置累加器的真數(shù)據(jù)值，所以輔助鎖存器有效地用作一(1)累加器。在中間運算階段(例如圖5B-1及5B-2中所展示的中間運算階段)結(jié)束時，(例如，在時間t5)撤銷激活Passd信號(例如，對于AND/NAND)或Passdb信號(例如，對于OR/NOR)，(例如，在時間t6)停用選定行，(例如，在時間t7)停用感測放大器，且(例如，在時間t8)發(fā)生平衡?？芍貜?fù)中間運算階段(例如圖5B-1或5B-2中所說明的中間運算階段)以累加來自數(shù)個額外行的結(jié)果。作為實例，可針對行2存儲器單元后續(xù)(例如，第二)次執(zhí)行時序圖585-2或585-3的序列，針對行3存儲器單元后續(xù)(例如，第三)次執(zhí)行時序圖585-2或585-3的序列等等。例如，對于10輸入NOR運算，圖5B-2中所展示的中間階段可發(fā)生9次以提供所述10輸入邏輯運算的9個輸入，其中在初始運算階段(例如，如圖5A中所描述)期間確定第十輸入?？筛鶕?jù)本發(fā)明的實施例執(zhí)行與比較數(shù)據(jù)模式相關(guān)聯(lián)的上述邏輯運算(例如，AND、OR、NAND、NOR)。例如，可執(zhí)行AND及OR運算以確定目標(biāo)比較模式是否一或多次存儲于陣列中，如上文結(jié)合圖3所描述。圖5C-1及5C-2分別說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖585-4及585-5。時序圖585-4及585-5說明與執(zhí)行邏輯運算(例如，R輸入邏輯運算)的最后運算階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，時序圖585-4對應(yīng)于R輸入NAND運算或R輸入NOR運算的最后運算階段，且時序圖585-5對應(yīng)于R輸入AND運算或R輸入OR運算的最后運算階段。例如，執(zhí)行NAND運算可包含繼結(jié)合圖5B-1所描述的中間運算階段的數(shù)個迭代之后執(zhí)行圖5C-1中所展示的運算階段，執(zhí)行NOR運算可包含繼結(jié)合圖5B-2所描述的中間運算階段的數(shù)個迭代之后執(zhí)行圖5C-1中所展示的運算階段，執(zhí)行AND運算可包含繼結(jié)合圖5B-1所描述的中間運算階段的數(shù)個迭代之后執(zhí)行圖5C-2中所展示的運算階段，且執(zhí)行OR運算可包含繼結(jié)合圖5B-2所描述的中間運算階段的數(shù)個迭代之后執(zhí)行圖5C-2中所展示的運算階段。下文展示的表1指示根據(jù)本文中所描述的數(shù)個實施例對應(yīng)于與執(zhí)行數(shù)個R輸入邏輯運算相關(guān)聯(lián)的運算階段的序列的圖。表1運算圖5A圖5B-1圖5B-2圖5C-1圖5C-2AND第一階段R-1個迭代最后階段NAND第一階段R-1個迭代最后階段OR第一階段R-1個迭代最后階段NOR第一階段R-1個迭代最后階段結(jié)合將R輸入邏輯運算的結(jié)果存儲到陣列(例如，陣列430)的行描述圖5C-1及5C-2的最后運算階段。然而，在數(shù)個實施例中，除了將結(jié)果存儲回到陣列之外，還可將結(jié)果存儲到合適位置(例如，經(jīng)由I/O線存儲到與控制器及/或主機處理器相關(guān)聯(lián)的外部寄存器、不同存儲器裝置的存儲器陣列等等)。如時序圖585-4及585-5中所展示，在時間t1，停用平衡(例如，撤銷激活平衡信號526)使得感測線D及D_浮動。在時間t2，取決于正在執(zhí)行的邏輯運算，激活I(lǐng)nvD信號513或Passd及Passdb信號511。在此實例中，針對NAND或NOR運算激活I(lǐng)nvD信號513(參見圖5C-1)，且針對AND或OR運算激活Passd及Passdb信號511(參見圖5C-2)。在時間t2激活I(lǐng)nvD信號513(例如，與NAND或NOR運算相關(guān)聯(lián))啟用晶體管414-1/414-2，且導(dǎo)致存儲于計算組件(例如，431)的輔助鎖存器中的數(shù)據(jù)值在感測線D或感測線D_被拉低時反相。因而，激活信號513將累加輸出反相。因此，對于NAND運算，如果在先前運算階段(例如，初始運算階段及一或多個中間運算階段)中感測的存儲器單元中的任何者存儲邏輯0(例如，如果所述NAND運算的R輸入中的任何者是邏輯0)，那么感測線D_將攜載對應(yīng)于邏輯0的電壓(例如，接地電壓)，且感測線D將攜載對應(yīng)于邏輯1的電壓(例如，供應(yīng)電壓，例如VDD)。對于此NAND實例，如果在先前運算階段中感測的全部存儲器單元存儲邏輯1(例如，所述NAND運算的全部R輸入是邏輯1)，那么感測線D_將攜載對應(yīng)于邏輯1的電壓，且感測線D將攜載對應(yīng)于邏輯0的電壓。在時間t3，接著啟用感測放大器406的主鎖存器(例如，觸發(fā)感測放大器)，將D及D_驅(qū)動到適當(dāng)軌，且感測線D現(xiàn)攜載如從先前運算階段期間感測的存儲器單元確定的相應(yīng)輸入數(shù)據(jù)值的NAND結(jié)果。因而，如果輸入數(shù)據(jù)值中的任何者是邏輯0，那么感測線D將處于VDD，且如果全部輸入數(shù)據(jù)值是邏輯1，那么感測線D將處于接地。對于NOR運算，如果在先前運算階段(例如，初始運算階段及一或多個中間運算階段)中感測的存儲器單元中的任何者存儲邏輯1(例如，如果所述NOR運算的R輸入中的任何者是邏輯1)，那么感測線D_將攜載對應(yīng)于邏輯1的電壓(例如，VDD)，且感測線D將攜載對應(yīng)于邏輯0的電壓(例如，接地)。對于此NOR實例，如果在先前運算階段中感測的全部存儲器單元存儲邏輯0(例如，所述NOR運算的全部R輸入是邏輯0)，那么感測線D_將攜載對應(yīng)于邏輯0的電壓，且感測線D將攜載對應(yīng)于邏輯1的電壓。在時間t3，接著啟用感測放大器406的主鎖存器，且感測線D現(xiàn)含有如從先前運算階段期間感測的存儲器單元確定的相應(yīng)輸入數(shù)據(jù)值的NOR結(jié)果。因而，如果輸入數(shù)據(jù)值中的任何者是邏輯1，那么感測線D將處于接地，且如果全部輸入數(shù)據(jù)值是邏輯0，那么感測線D將處于VDD。參考圖5C-2，激活Passd及Passdb信號511(例如，與AND或OR運算相關(guān)聯(lián))將存儲于計算組件431的輔助鎖存器中的累加輸出傳送到感測放大器406的主鎖存器。例如，對于AND運算，如果在先前運算階段(例如，圖5A的第一運算階段及圖5B-1的中間運算階段的一或多個迭代)中感測的存儲器單元中的任何者存儲邏輯0(例如，如果所述AND運算的R輸入中的任何者是邏輯0)，那么感測線D_將攜載對應(yīng)于邏輯1的電壓(例如，VDD)，且感測線D將攜載對應(yīng)于邏輯0的電壓(例如，接地)。對于此AND實例，如果在先前運算階段中感測的全部存儲器單元存儲邏輯1(例如，所述AND運算的全部R輸入是邏輯1)，那么感測線D_將攜載對應(yīng)于邏輯0的電壓，且感測線D將攜載對應(yīng)于邏輯1的電壓。在時間t3，接著啟用感測放大器206的主鎖存器，且感測線D現(xiàn)攜載如從先前運算階段期間感測的存儲器單元確定的相應(yīng)輸入數(shù)據(jù)值的AND結(jié)果。因而，如果輸入數(shù)據(jù)值中的任何者是邏輯0，那么感測線D將處于接地，且如果全部輸入數(shù)據(jù)值是邏輯1，那么感測線D將處于VDD。對于OR運算，如果在先前運算階段(例如，圖5A的第一運算階段及圖5B-2中所展示的中間運算階段的一或多個迭代)中感測的存儲器單元中的任何者存儲邏輯1(例如，如果所述OR運算的R輸入中的任何者是邏輯1)，那么感測線D_將攜載對應(yīng)于邏輯0的電壓(例如，接地)，且感測線D將攜載對應(yīng)于邏輯1的電壓(例如，VDD)。對于此OR實例，如果在先前運算階段中感測的全部存儲器單元存儲邏輯0(例如，所述OR運算的全部R輸入是邏輯0)，那么感測線D將攜載對應(yīng)于邏輯0的電壓，且感測線D_將攜載對應(yīng)于邏輯1的電壓。在時間t3，接著啟用感測放大器(例如，感測放大器406)的主鎖存器，且感測線D現(xiàn)攜載如從先前運算階段期間感測的存儲器單元確定的相應(yīng)輸入數(shù)據(jù)值的OR結(jié)果。因而，如果輸入數(shù)據(jù)值中的任何者是邏輯1，那么感測線D將處于VDD，且如果全部輸入數(shù)據(jù)值是邏輯0，那么感測線D將處于接地。接著，可將R輸入AND、OR、NAND及NOR運算的結(jié)果存儲回到陣列(例如，陣列430)的存儲器單元。在圖5C-1及5C-2中所展示的實例中，將R輸入邏輯運算的結(jié)果存儲到耦合到行N(例如，圖4中的404-N)的存儲器單元。將邏輯運算的結(jié)果存儲到行N存儲器單元僅涉及通過啟用行N而啟用行N存取晶體管402。行N存儲器單元的電容器403將被驅(qū)動到對應(yīng)于感測線D上的數(shù)據(jù)值(例如，邏輯1或邏輯0)的電壓，其基本上覆寫先前存儲于行N存儲器單元中的任何數(shù)據(jù)值。應(yīng)注意，行N存儲器單元可為存儲用作邏輯運算的輸入的數(shù)據(jù)值的相同存儲器單元。例如，可將邏輯運算的結(jié)果存儲回到行0存儲器單元或行1存儲器單元。時序圖585-4及585-5說明，在時間t3，撤銷激活正控制信號531及負(fù)控制信號528(例如，信號531升高且信號528降低)以啟用感測放大器406。在時間t4，撤銷激活在時間t2激活的相應(yīng)信號(例如，513或511)。實施例并不限于此實例。例如，在數(shù)個實施例中，可繼時間t4之后(例如，在撤銷激活信號513或信號511之后)啟用感測放大器406。如圖5C-1及5C-2中所展示，在時間t5，啟用列R(404-R)，此將選定單元的電容器403驅(qū)動到對應(yīng)于存儲于計算組件中的邏輯值的電壓。在時間t6，停用列R，在時間t7，停用感測放大器406(例如，撤銷激活信號528及531)，且在時間t8發(fā)生平衡(例如，激活信號526且將互補感測線405-1/405-2上的電壓引到平衡電壓)。在數(shù)個實施例中，例如圖4中所描述的感測電路(例如，與存儲器單元有間距地形成的電路)可能夠并行執(zhí)行多個邏輯運算。例如，在具有16K個列的陣列中，可在不經(jīng)由I/O線(例如，經(jīng)由總線)從陣列及感測電路傳送數(shù)據(jù)的情況下并行執(zhí)行16K個邏輯運算。因而，可操作感測電路以并行執(zhí)行如本文中所描述與比較數(shù)據(jù)模式相關(guān)聯(lián)的多個比較運算。本發(fā)明的實施例并不限于圖4中所說明的特定感測電路配置。例如，不同計算組件可用于執(zhí)行根據(jù)本文中所描述的數(shù)個實施例的邏輯運算。盡管圖4中并未說明，但在數(shù)個實施例中，控制電路可耦合到陣列430、感測放大器406及/或計算組件431。此控制電路可實施于與陣列及感測電路相同的芯片上及/或?qū)嵤┯谕獠刻幚碣Y源(舉例來說，例如外部處理器)上，且可控制激活/撤銷激活對應(yīng)于陣列及感測電路的各種信號以執(zhí)行如本文中所描述的邏輯運算。圖6說明根據(jù)本發(fā)明的數(shù)個實施例的感測電路的部分的示意圖。在此實例中，感測電路的部分包括感測放大器306。在數(shù)個實施例中，針對陣列(例如，陣列130)中的存儲器單元的每一列提供感測放大器606(例如，“感測放大器”)。感測放大器606可為(例如)DRAM陣列的感測放大器。在此實例中，感測放大器606耦合到一對互補感測線605-1(“D”)及305-2(“D_”)。因而，感測放大器606通過感測線D及D_耦合到相應(yīng)列中的全部存儲器單元。感測放大器606包含一對交叉耦合n溝道晶體管(例如，NMOS晶體管)627-1及627-2，所述一對交叉耦合n溝道晶體管使其相應(yīng)源極耦合到負(fù)控制信號628(RNL_)且使其漏極分別耦合到感測線D及D_。感測放大器606還包含一對交叉耦合p溝道晶體管(例如，PMOS晶體管)629-1及629-2，所述一對交叉耦合p溝道晶體管使其相應(yīng)源極耦合到正控制信號631(PSA)且使其漏極分別耦合到感測線D及D_。感測放大器606包含分別耦合到感測線D及D_的一對隔離晶體管621-1及621-2。隔離晶體管621-1及621-2耦合到控制信號622(ISO)，控制信號622在經(jīng)激活時啟用(例如，導(dǎo)通)晶體管621-1及621-2以將感測放大器306連接到存儲器單元的列。盡管圖6中并未說明，但感測放大器606可耦合到第一存儲器陣列及第二存儲器陣列且可包含耦合到互補控制信號(例如，ISO_)的另一對隔離晶體管，在撤銷激活I(lǐng)SO時撤銷激活所述互補控制信號使得當(dāng)感測放大器606耦合到第二陣列時感測放大器606與第一陣列隔離，且反之亦然。感測放大器606還包含經(jīng)配置以使感測線D及D_平衡的電路。在此實例中，平衡電路包括具有耦合到可等于VDD/2的平衡電壓625(dvc2)的第一源極/漏極區(qū)域的晶體管624，其中VDD是與陣列相關(guān)聯(lián)的供應(yīng)電壓。晶體管624的第二源極/漏極區(qū)域耦合到一對晶體管623-1及623-2的共同第一源極/漏極區(qū)域。晶體管623-1及623-2的第二源極/漏極區(qū)域分別耦合到感測線D及D_。晶體管624、623-1及623-2的柵極耦合到控制信號626(EQ)。因而，激活EQ啟用晶體管624、623-1及623-2，其將感測線D有效地短接到感測線D_使得感測線D及D_平衡到平衡電壓dvc2。感測放大器606還包含晶體管632-1及632-2，所述晶體管的柵極耦合到信號633(COLDEC)。信號633可稱為列解碼信號或列選擇信號。感測線D及D_響應(yīng)于激活信號633而連接到相應(yīng)本地I/O線634-1(IO)及334-2(IO_)(例如，以執(zhí)行操作，例如與讀取操作相關(guān)聯(lián)的感測線存取)。因而，可激活信號633以在I/O線634-1及634-2上傳送對應(yīng)于從陣列存取的存儲器單元的狀態(tài)(例如，邏輯數(shù)據(jù)值，例如邏輯0或邏輯1)的信號。在操作中，當(dāng)感測(例如，讀取)存儲器單元時，感測線D、D_中的一者上的電壓將略大于感測線D、D_中的另一者上的電壓。接著，驅(qū)使PSA信號升高且驅(qū)使RNL_信號降低以啟用感測放大器606。具有較低電壓的感測線D、D_將導(dǎo)通PMOS晶體管629-1、629-2中的一者到大于PMOS晶體管629-1、629-2中的另一者的程度，借此驅(qū)使具有較高電壓的感測線D、D_升高到大于另一感測線D、D_經(jīng)驅(qū)使而升高的程度。類似地，具有較高電壓的感測線D、D_將導(dǎo)通NMOS晶體管627-1、627-2中的一者到大于NMOS晶體管627-1、627-2中的另一者的程度，借此驅(qū)使具有較低電壓的感測線D、D_降低到大于另一感測線D、D_經(jīng)驅(qū)使而降低的程度。因此，在短暫延遲之后，具有稍大電壓的感測線D、D_經(jīng)驅(qū)動到PSA信號的電壓(其可為供應(yīng)電壓VDD)，且另一感測線D、D_經(jīng)驅(qū)動到RNL_信號的電壓(其可為參考電位，例如接地電位)。因此，交叉耦合NMOS晶體管627-1、627-1及PMOS晶體管629-1、629-2用作感測放大器對，其放大感測線D及D_上的差分電壓且用于鎖存從選定存儲器單元感測的數(shù)據(jù)值。如本文中所使用，感測放大器306的交叉耦合鎖存器可稱為主鎖存器。相比來說且如上文結(jié)合圖4所描述，與計算組件(例如，圖4中所展示的計算組件431)相關(guān)聯(lián)的交叉耦合鎖存器可稱為輔助鎖存器。圖7A是說明根據(jù)本發(fā)明的數(shù)個實施例的感測電路的示意圖。存儲器單元包括存儲元件(例如，電容器)及存取裝置(例如，晶體管)。例如，晶體管702-1及電容器703-1構(gòu)成存儲器單元，且晶體管702-2及電容器703-2構(gòu)成存儲器單元等等。在此實例中，存儲器陣列730是1T1C(一個晶體管一個電容器)存儲器單元的DRAM陣列。在數(shù)個實施例中，存儲器單元可為破壞性讀取存儲器單元(例如，讀取存儲于單元中的數(shù)據(jù)破壞所述數(shù)據(jù)使得在讀取之后刷新最初存儲于單元中的數(shù)據(jù))。存儲器陣列730的單元布置成由字線704-X(行X)、704-Y(行Y)等等耦合的行及由多對互補數(shù)據(jù)線DIGIT(n-1)/DIGIT(n-1)_、DIGIT(n)/DIGIT(n)_、DIGIT(n+1)/DIGIT(n+1)_耦合的列。對應(yīng)于每一對互補數(shù)據(jù)線的個別數(shù)據(jù)線還可分別稱為數(shù)據(jù)線705-1(D)及705-2(D_)。盡管圖7A中展示僅三對互補數(shù)據(jù)線，但本發(fā)明的實施例并不如此受限制，且存儲器單元陣列可包含額外列的存儲器單元及/或數(shù)據(jù)線(例如，4,096、8,192、16,384等等)。存儲器單元可耦合到不同數(shù)據(jù)線及/或字線。舉例來說，晶體管702-1的第一源極/漏極區(qū)域可耦合到數(shù)據(jù)線705-1(D)，晶體管702-1的第二源極/漏極區(qū)域可耦合到電容器703-1且晶體管702-1的柵極可耦合到字線704-X。晶體管702-2的第一源極/漏極區(qū)域可耦合到數(shù)據(jù)線705-2(D_)，晶體管702-2的第二源極/漏極區(qū)域可耦合到電容器703-2且晶體管702-2的柵極可耦合到字線704-Y。如圖7A中所展示的單元板可耦合到電容器703-1及703-2中的每一者。所述單元板可為共同節(jié)點，在各種存儲器陣列配置中可對所述共同節(jié)點施加參考電壓(例如，接地)。根據(jù)本發(fā)明的數(shù)個實施例，存儲器陣列730耦合到感測電路750。在此實例中，感測電路750包括感測放大器706及對應(yīng)于相應(yīng)存儲器單元列(例如，耦合到相應(yīng)互補數(shù)據(jù)線對)的計算組件731。感測放大器706可包括交叉耦合鎖存器，其在本文中可稱為主鎖存器。舉例來說，感測放大器706可如關(guān)于圖7B所描述那樣配置。在圖7A中所說明的實例中，對應(yīng)于計算組件731的電路包括靜態(tài)鎖存器764及尤其實施動態(tài)鎖存器的額外十個晶體管。計算組件731的動態(tài)鎖存器及/或靜態(tài)鎖存器在本文中可統(tǒng)稱為輔助鎖存器，其可用作累加器。因而，計算組件731在本文中可操作為及/或稱為累加器。計算組件731可耦合到數(shù)據(jù)線D705-1及數(shù)據(jù)線D_705-2中的每一者，如圖7A中所展示。然而，實施例并不限于此實例。舉例來說，計算組件731的晶體管可全部為n溝道晶體管(例如，NMOS晶體管)。在此實例中，數(shù)據(jù)線D705-1可耦合到晶體管716-1及739-1的第一源極/漏極區(qū)域以及負(fù)載/傳輸晶體管718-1的第一源極/漏極區(qū)域。數(shù)據(jù)線D_705-2可耦合到晶體管716-2及739-2的第一源極/漏極區(qū)域以及負(fù)載/傳輸晶體管718-2的第一源極/漏極區(qū)域。負(fù)載/傳輸晶體管718-1及718-2的柵極可共同耦合到LOAD控制信號，或分別耦合到PASSD/PASSDB控制信號，如下文進一步論述。負(fù)載/傳輸晶體管718-1的第二源極/漏極區(qū)域可直接耦合到晶體管716-1及739-2的柵極。負(fù)載/傳輸晶體管718-2的第二源極/漏極區(qū)域可直接耦合到晶體管716-2及739-1的柵極。晶體管716-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管714-1的第一源極/漏極區(qū)域。晶體管739-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管707-1的第一源極/漏極區(qū)域。晶體管716-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管714-2的第一源極/漏極區(qū)域。晶體管739-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管707-2的第一源極/漏極區(qū)域。下拉晶體管707-1、707-2、714-1及714-2中的每一者的第二源極/漏極區(qū)域通?？梢黄瘃詈系絽⒖茧妷?91-1(例如，接地(GND))。下拉晶體管707-1的柵極可耦合到AND控制信號線，下拉晶體管714-1的柵極可耦合到ANDinv控制信號線713-1，下拉晶體管714-2的柵極可耦合到ORinv控制信號線713-2且下拉晶體管707-2的柵極可耦合到OR控制信號線。晶體管739-1的柵極可稱為節(jié)點S1且晶體管739-2的柵極可稱為節(jié)點S2。圖7A中所展示的電路將累加器數(shù)據(jù)動態(tài)存儲于節(jié)點S1及S2上。激活LOAD控制信號致使負(fù)載/傳輸晶體管718-1及718-2傳導(dǎo)且借此將互補數(shù)據(jù)加載到節(jié)點S1及S2上?？蓪OAD控制信號提高到大于VDD的電壓以將全VDD電平傳遞到S1/S2。然而，將LOAD控制信號提高到大于VDD的電壓是任選的，且圖7A中所展示的電路的功能性并非取決于經(jīng)提高到大于VDD的電壓的LOAD控制信號。當(dāng)下拉晶體管707-1、707-2、714-1及714-2在觸發(fā)感測放大器706之前(例如，在感測放大器706的預(yù)點火(pre-seed)期間)傳導(dǎo)時，圖7A中所展示的計算組件731的配置具有針對功能性使感測放大器平衡的益處。如本文中所使用，觸發(fā)感測放大器706是指啟用感測放大器706以設(shè)置主鎖存器且隨后停用感測放大器706以保持所述設(shè)置主鎖存器。在停用平衡(在感測放大器中)之后但在感測放大器觸發(fā)之前執(zhí)行邏輯運算可節(jié)省電力使用，這是因為感測放大器的鎖存器不必使用全軌電壓(例如，VDD、GND)“翻轉(zhuǎn)”。在執(zhí)行特定邏輯運算時，反相晶體管可下拉相應(yīng)數(shù)據(jù)線。舉例來說，可操作與晶體管714-1(具有耦合到ANDinv控制信號線713-1的柵極)串聯(lián)的晶體管716-1(具有耦合到動態(tài)鎖存器的S2的柵極)以下拉數(shù)據(jù)線705-1(D)，且可操作與晶體管714-2(具有耦合到ANDinv控制信號線713-2的柵極)串聯(lián)的晶體管716-2(具有耦合到動態(tài)鎖存器的S1的柵極)以下拉數(shù)據(jù)線705-2(D_)。鎖存器764可通過耦合到有效負(fù)控制信號線712-1(ACCUMB)及有效正控制信號線712-2(ACCUM)而可控制地啟用而非經(jīng)配置以通過耦合到接地及VDD而連續(xù)啟用。在各種實施例中，負(fù)載/傳輸晶體管708-1及708-2可各自具有耦合到LOAD控制信號或PASSD/PASSDB控制信號中的一者的柵極。根據(jù)一些實施例，負(fù)載/傳輸晶體管718-1及718-2的柵極可共同耦合到LOAD控制信號。在其中負(fù)載/傳輸晶體管718-1及718-2的柵極共同耦合到所述LOAD控制信號的配置中，晶體管718-1及718-2可為負(fù)載晶體管。激活LOAD控制信號致使所述負(fù)載晶體管傳導(dǎo)且借此將互補數(shù)據(jù)加載到節(jié)點S1及S2上?？蓪OAD控制信號提高到大于VDD的電壓以將全VDD電平傳遞到S1/S2。然而，無需將LOAD控制信號提高到大于VDD的電壓，這是任選的，且圖7A中所展示的電路的功能性并非取決于經(jīng)提高到大于VDD的電壓的LOAD控制信號。根據(jù)一些實施例，負(fù)載/傳輸晶體管718-1的柵極可耦合到PASSD控制信號，且負(fù)載/傳輸晶體管718-2的柵極可耦合到PASSDb控制信號。在其中晶體管718-1及718-2的柵極分別耦合到PASSD及PASSDb控制信號中的一者的配置中，晶體管718-1及718-2可為傳輸晶體管。傳輸晶體管可以不同于負(fù)載晶體管的方式(例如，在不同時間及/或在不同電壓/電流條件下)操作。因而，傳輸晶體管的配置可不同于負(fù)載晶體管的配置。舉例來說，負(fù)載晶體管經(jīng)構(gòu)造以處置與將數(shù)據(jù)線耦合到本地動態(tài)節(jié)點S1及S2相關(guān)聯(lián)的負(fù)載。傳輸晶體管經(jīng)構(gòu)造以處置與(例如，通過如圖7A中所展示的移位電路723)將數(shù)據(jù)線耦合到鄰近累加器相關(guān)聯(lián)的較重負(fù)載。根據(jù)一些實施例，負(fù)載/傳輸晶體管718-1及718-2可經(jīng)配置以適應(yīng)對應(yīng)于傳輸晶體管的較重負(fù)載但耦合及操作為負(fù)載晶體管。經(jīng)配置為傳輸晶體管的負(fù)載/傳輸晶體管718-1及718-2還可用作負(fù)載晶體管。然而，經(jīng)配置為負(fù)載晶體管的負(fù)載/傳輸晶體管718-1及718-2可能無法用作傳輸晶體管。在數(shù)個實施例中，包含鎖存器764的計算組件731可包括數(shù)個晶體管，所述數(shù)個晶體管與其耦合到的陣列(例如，圖7A中所展示的陣列730)的對應(yīng)存儲器單元的晶體管有間距地形成，其可符合特定特征大小(例如，4F2、6F2等等)。根據(jù)各種實施例，鎖存器764包含通過負(fù)載/傳輸晶體管718-1及718-2耦合到一對互補數(shù)據(jù)線D705-1及D_705-2的四個晶體管708-1、708-2、709-1及709-2。然而，實施例并不限于此配置。鎖存器764可為交叉耦合鎖存器(例如，例如n溝道晶體管(例如，NMOS晶體管)709-1及709-2的一對晶體管的柵極與例如p溝道晶體管(例如，PMOS晶體管)708-1及708-2的另一對晶體管的柵極交叉耦合)。如本文中進一步描述，交叉耦合鎖存器764可稱為靜態(tài)鎖存器。相應(yīng)數(shù)據(jù)線D及D_上的電壓或電流可提供到交叉耦合鎖存器764的相應(yīng)鎖存器輸入717-1及717-2(例如，輔助鎖存器的輸入)。在此實例中，鎖存器輸入717-1耦合到晶體管708-1及709-1的第一源極/漏極區(qū)域以及晶體管708-2及709-2的柵極。類似地，鎖存器輸入717-2可耦合到晶體管708-2及709-2的第一源極/漏極區(qū)域以及耦合到晶體管708-1及709-1的柵極。在此實例中，晶體管709-1及709-2的第二源極/漏極區(qū)域通常耦合到負(fù)控制信號線712-1(例如，接地(GND)或ACCUMB控制信號，類似于圖7B中關(guān)于主鎖存器所展示的控制信號RnIF)。晶體管708-1及708-2的第二源極/漏極區(qū)域通常耦合到正控制信號線712-2(例如，VDD或ACCUM控制信號，類似于圖7B中關(guān)于主鎖存器所展示的控制信號ACT)。正控制信號712-2可提供供應(yīng)電壓(例如，VDD)且負(fù)控制信號712-1可為參考電壓(例如，接地)以啟用交叉耦合鎖存器764。根據(jù)一些實施例，晶體管708-1及708-2的第二源極/漏極區(qū)域可通常直接耦合到供應(yīng)電壓(例如，VDD)，且晶體管709-1及709-2的第二源極/漏極區(qū)域可通常直接耦合到參考電壓(例如，接地)以便連續(xù)啟用鎖存器764。經(jīng)啟用的交叉耦合鎖存器764操作以放大鎖存器輸入717-1(例如，第一共同節(jié)點)與鎖存器輸入717-2(例如，第二共同節(jié)點)之間的差分電壓使得將鎖存器輸入717-1驅(qū)動到經(jīng)激活的正控制信號電壓(例如，VDD)或經(jīng)激活的負(fù)控制信號電壓(例如，接地)，且將鎖存器輸入717-2驅(qū)動到經(jīng)激活的正控制信號電壓(例如，VDD)或經(jīng)激活的負(fù)控制信號電壓(例如，接地)中的另一者。如圖7A中所展示，感測放大器706及計算組件731可經(jīng)由移位電路723耦合到陣列730。在此實例中，移位電路723包括一對隔離裝置(例如，分別耦合到數(shù)據(jù)線705-1(D)及705-2(D_)的隔離晶體管721-1及721-2)。隔離晶體管721-1及721-2耦合到控制信號722(NORM)，控制信號722在經(jīng)激活時啟用(例如，導(dǎo)通)隔離晶體管721-1及721-2以將對應(yīng)感測放大器706及計算組件731耦合到對應(yīng)存儲器單元列(例如，耦合到一對對應(yīng)的互補數(shù)據(jù)線705-1(D)及705-2(D_))。根據(jù)各種實施例，隔離晶體管721-1及721-2的傳導(dǎo)可稱為移位電路723的“正?！迸渲?。在圖7A中所說明的實例中，移位電路723包含耦合到互補控制信號719(SHIFT)的另一(例如，第二)對隔離裝置(例如，隔離晶體管721-3及721-4)，控制信號719可在(例如)撤銷激活NORM時激活。可(例如，經(jīng)由控制信號719)操作隔離晶體管721-3及721-4使得特定感測放大器706及計算組件731耦合到一對不同的的互補數(shù)據(jù)線(例如，與隔離晶體管721-1及721-2將特定感測放大器706及計算組件731耦合到的所述一對互補數(shù)據(jù)線不同的一對互補數(shù)據(jù)線)，或可將特定感測放大器706及計算組件731耦合到另一存儲器陣列(且使特定感測放大器706及計算組件731與第一存儲器陣列隔離)。根據(jù)各種實施例，舉例來說，移位電路723可經(jīng)布置為感測放大器706(例如，感測放大器706內(nèi))的部分。盡管圖7A中所展示的移位電路723包含用以將特定感測電路750(例如，特定感測放大器706及對應(yīng)計算組件731)耦合到一對特定互補數(shù)據(jù)線705-1(D)及705-2(D_)(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管721-1及721-2及經(jīng)布置以在特定方向上將特定感測電路750耦合到一對鄰近互補數(shù)據(jù)線(例如，在圖7A中的右側(cè)展示的鄰近數(shù)據(jù)線DIGIT(n+1)及DIGIT(n+1)_)的隔離晶體管721-3及721-4，但本發(fā)明的實施例并不如此受限制。例如，移位電路可包含用于將特定感測電路耦合到特定一對互補數(shù)據(jù)線(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管721-1及721-2，及經(jīng)布置以便用于在另一特定方向上將所述特定感測電路耦合到一對鄰近互補數(shù)據(jù)線(例如，在圖7A中的左側(cè)展示的鄰近數(shù)據(jù)線DIGIT(n-1)及DIGIT(n-1)_)的隔離晶體管721-3及721-4。本發(fā)明的實施例并不限于圖7A中所展示的移位電路723的配置。在數(shù)個實施例中，例如，例如圖7A中所展示的移位電路723可(例如，連同感測放大器706及計算組件731一起)經(jīng)操作而與在不經(jīng)由I/O線(例如，本地I/O線(IO/IO_))從感測電路750傳送數(shù)據(jù)的情況下執(zhí)行計算功能(例如加法及減法功能)相關(guān)聯(lián)。盡管圖7A中未展示，但存儲器單元的每一列可耦合到列解碼線，所述列解碼線可經(jīng)激活以經(jīng)由本地I/O線將數(shù)據(jù)值從對應(yīng)感測放大器706及/或計算組件731傳送到陣列外部的控制組件，例如外部處理資源(例如，主機處理器及/或其它功能單元電路)。所述列解碼線可耦合到列解碼器(例如，列解碼器)。然而，如本文中所描述，在數(shù)個實施例中，無需經(jīng)由此類I/O線傳送數(shù)據(jù)以執(zhí)行根據(jù)本發(fā)明的實施例的邏輯運算。在數(shù)個實施例中，可連同感測放大器706及計算組件731一起操作移位電路723以在不將數(shù)據(jù)傳送到(例如)陣列外部的控制組件的情況下執(zhí)行計算功能(例如加法及減法功能)。圖7B是說明根據(jù)本發(fā)明的數(shù)個實施例的感測電路的部分的示意圖。根據(jù)各種實施例，感測放大器706可包括交叉耦合鎖存器。然而，感測放大器706的實施例并不限于交叉耦合鎖存器。作為實例，感測放大器706可為電流模式感測放大器及/或單端感測放大器(例如，耦合到一個數(shù)據(jù)線的感測放大器)。此外，本發(fā)明的實施例并不限于折疊數(shù)據(jù)線架構(gòu)。在數(shù)個實施例中，感測放大器(例如，706)可包括數(shù)個晶體管，所述數(shù)個晶體管與對應(yīng)計算組件731的晶體管及/或所述數(shù)個晶體管耦合到的陣列(例如，圖7A中所展示的陣列730)的存儲器單元有間距地形成，其可符合特定特征大小(例如，4F2、6F2等等)。感測放大器706包括鎖存器715，鎖存器715包含耦合到一對互補數(shù)據(jù)線D705-1及D_705-2的四個晶體管。鎖存器715可為交叉耦合鎖存器(例如，例如n溝道晶體管(例如，NMOS晶體管)727-1及727-2的一對晶體管的柵極與例如p溝道晶體管(例如，PMOS晶體管)729-1及729-2的另一對晶體管的柵極交叉耦合)。如本文中進一步描述，包括晶體管727-1、727-2、729-1及729-2的鎖存器715可稱為主鎖存器。然而，實施例并不限于此實例。可將相應(yīng)數(shù)據(jù)線D及D_上的電壓或電流提供到交叉耦合鎖存器715的相應(yīng)鎖存器輸入733-1及733-2(例如，輔助鎖存器的輸入)。在此實例中，鎖存器輸入733-1耦合到晶體管727-1及729-1的第一源極/漏極區(qū)域以及晶體管727-2及729-2的柵極。類似地，鎖存器輸入733-2可耦合到晶體管727-2及729-2的第一源極/漏極區(qū)域以及晶體管727-1及729-1的柵極。如所展示，計算組件733(例如，累加器)可耦合到交叉耦合鎖存器715的鎖存器輸入733-1及733-2；然而，實施例并不限于圖7B中所展示的實例。在此實例中，晶體管727-1及727-2的第二源極/漏極區(qū)域通常耦合到有效負(fù)控制信號728(RnIF)。晶體管729-1及729-2的第二源極/漏極區(qū)域通常耦合到有效正控制信號790(ACT)。所述ACT信號790可為供應(yīng)電壓(例如，VDD)，且所述RnIF信號可為參考電壓(例如，接地)。激活信號728及790啟用交叉耦合鎖存器715。經(jīng)啟用的交叉耦合鎖存器715操作以放大鎖存器輸入733-1(例如，第一共同節(jié)點)與鎖存器輸入733-2(例如，第二共同節(jié)點)之間的差分電壓，使得將鎖存器輸入733-1驅(qū)動到ACT信號電壓及RnIF信號電壓中的一者(例如，驅(qū)動到VDD及接地中的一者)，且將鎖存器輸入733-2驅(qū)動到ACT信號電壓及RnIF信號電壓中的另一者。感測放大器706還可包含經(jīng)配置以(例如，與使感測放大器為感測操作作準(zhǔn)備相關(guān)聯(lián))使數(shù)據(jù)線D與D_平衡的電路。在此實例中，所述平衡電路包括晶體管724，晶體管724具有耦合到晶體管725-1的第一源極/漏極區(qū)域及數(shù)據(jù)線D705-1的第一源極/漏極區(qū)域。晶體管724的第二源極/漏極區(qū)域可耦合到晶體管725-2的第一源極/漏極區(qū)域及數(shù)據(jù)線D_705-2。晶體管724的柵極可耦合到晶體管725-1及725-2的柵極。晶體管725-1及725-2的第二源極/漏極區(qū)域耦合到可等于VDD/2的平衡電壓738(例如，VDD/2)，其中VDD是與陣列相關(guān)聯(lián)的供應(yīng)電壓。晶體管724、725-1及725-2的柵極可耦合到控制信號725(EQ)。因而，激活EQ啟用晶體管724、725-1及725-2，其將數(shù)據(jù)線D有效地短接到數(shù)據(jù)線D_，使得數(shù)據(jù)線D及D_平衡到平衡電壓VDD/2。根據(jù)本發(fā)明的各種實施例，可使用感測放大器執(zhí)行數(shù)個邏輯運算且將結(jié)果存儲于計算組件(例如，累加器)中。感測電路750可以若干模式操作以執(zhí)行邏輯運算，所述模式包含其中將邏輯運算的結(jié)果最初存儲于感測放大器706中的第一模式及其中將邏輯運算的結(jié)果最初存儲于計算組件731中的第二模式。下文參考圖8A及8B來描述感測電路750以第一模式操作，且下文參考圖5A到5C-2來描述感測電路750以第二模式操作。此外，關(guān)于所述第一操作模式，可以感測前(例如，在邏輯運算控制信號有效之前觸發(fā)感測放大器)模式及感測后(例如，在邏輯運算控制信號有效之后觸發(fā)感測放大器)模式兩者來操作感測電路750，其中將邏輯運算的結(jié)果最初存儲于感測放大器706中。如下文進一步描述，感測放大器706可連同計算組件731一起操作，以使用來自陣列的數(shù)據(jù)作為輸入而執(zhí)行各種邏輯運算。在數(shù)個實施例中，可在不經(jīng)由數(shù)據(jù)線地址存取傳送數(shù)據(jù)的情況下(例如，在未觸發(fā)列解碼信號使得經(jīng)由本地I/O線將數(shù)據(jù)從陣列及感測電路傳送到外部電路的情況下)，將邏輯運算的結(jié)果存儲回到所述陣列。因而，本發(fā)明的數(shù)個實施例可能夠使用少于各種先前方法的電力來執(zhí)行邏輯運算及與所述邏輯運算相關(guān)聯(lián)的計算功能。此外，因為數(shù)個實施例無需跨I/O線傳送數(shù)據(jù)以執(zhí)行計算功能(例如，在存儲器與離散處理器之間)，所以與先前方法相比，數(shù)個實施例可實現(xiàn)增大的并行處理能力。在下文描述且在下文表1中概述圖7A的感測電路750的關(guān)于執(zhí)行邏輯運算且將結(jié)果最初存儲于感測放大器706中的功能性。與其中結(jié)果可最初駐留于計算組件731的輔助鎖存器(例如，累加器)中且接著隨后被傳送到(例如)感測放大器706的先前方法相比，將特定邏輯運算的結(jié)果最初存儲于感測放大器706的主鎖存器中可提供改進的多功能性。表1將特定運算的結(jié)果最初存儲于感測放大器706中(例如，不必執(zhí)行額外操作以將所述結(jié)果從計算組件731(例如，累加器)移動到感測放大器706)是有利的，舉例來說，這是因為可在不(例如，對互補數(shù)據(jù)線705-1(D)及/或705-2(D_))執(zhí)行預(yù)充電循環(huán)的情況下將所述結(jié)果寫入到(存儲器單元的陣列的)行或?qū)懭牖氐嚼奂悠髦小D8A說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖8A說明與對第一操作數(shù)及第二操作數(shù)起始AND邏輯運算相關(guān)聯(lián)的時序圖。在此實例中，所述第一操作數(shù)存儲于耦合到第一存取線(例如，行X)的存儲器單元中且所述第二操作數(shù)存儲于耦合到第二存取線(例如，行Y)的存儲器單元中。盡管所述實例是指對存儲于對應(yīng)于特定列的單元中的數(shù)據(jù)執(zhí)行AND，但實施例并不如此受限制。例如，整行的數(shù)據(jù)值可與不同行的數(shù)據(jù)值并行AND。舉例來說，如果陣列包括2,048個列，那么可并行執(zhí)行2,048個AND運算。圖8A說明與操作感測電路(例如，750)以執(zhí)行AND邏輯運算相關(guān)聯(lián)的數(shù)個控制信號。“EQ”對應(yīng)于施加到感測放大器706的平衡信號，“ROWX”對應(yīng)于施加到存取線704-X的激活信號，“ROWY”對應(yīng)于施加到存取線704-Y的激活信號，“Act”及“RnIF”對應(yīng)于施加到感測放大器706的相應(yīng)有效正及負(fù)控制信號，“LOAD”對應(yīng)于負(fù)載控制信號(例如，圖7A中所展示的LOAD/PASSD及LOAD/PASSDb)且“AND”對應(yīng)于圖7A中所展示的AND控制信號。圖8A還說明展示在針對行X及行Y數(shù)據(jù)值的各種數(shù)據(jù)值組合的AND邏輯運算期間在對應(yīng)于感測放大器706的數(shù)字線D及D_及對應(yīng)于計算組件731(例如，累加器)的節(jié)點S1及S2上的信號(例如，電壓信號)的波形圖(例如，對應(yīng)于相應(yīng)數(shù)據(jù)值組合00、10、01、11的圖)。下文關(guān)于與圖7A中所展示的電路的AND運算相關(guān)聯(lián)的偽碼論述特定時序圖波形。與將存儲于耦合到行704-X的單元中的第一數(shù)據(jù)值加載(例如，復(fù)制)到累加器中相關(guān)聯(lián)的偽碼的實例可如下概述：CopyRowXintotheAccumulator:DeactivateEQOpenRowXFireSenseAmps(afterwhichRowXdataresidesinthesenseamps)ActivateLOAD(senseamplifierdata(RowX)istransferredtonodesS1andS2oftheAccumulatorandresidestheredynamically)DeactivateLOADCloseRowXPrecharge在以上偽碼中，“DeactivateEQ”指示如圖8A中所展示在t1停用對應(yīng)于感測放大器706的平衡信號(圖8A中所展示的EQ信號)(例如，使得互補數(shù)據(jù)線(例如，705-1(D)及705-2(D_)不再短接到VDD/2)。在停用平衡之后，如通過偽碼中的“OpenRowX”所指示及針對圖8A中的信號RowX在t2所展示，啟用(例如，例如通過激活信號以選擇特定行而選擇、開啟)選定行(例如，行X)。當(dāng)施加到行X的電壓信號達(dá)到對應(yīng)于選定單元的存取晶體管(例如，702-2)的閾值電壓(Vt)時，所述存取晶體管導(dǎo)通且將數(shù)據(jù)線(例如，705-2(D_))耦合到所述選定單元(例如，耦合到電容器703-2)，其在數(shù)據(jù)線之間產(chǎn)生差分電壓信號。在啟用(例如，激活)行X之后，在以上偽碼中，“FireSenseAmps”指示感測放大器706經(jīng)啟用以設(shè)置主鎖存器且隨后經(jīng)停用。例如，如在圖8A中的t3所展示，ACT正控制信號(例如，圖7B中所展示的790)升高且RnIF負(fù)控制信號(例如，圖7B中所展示的728)降低，其放大705-1(D)與D_705-2之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)處于數(shù)據(jù)線705-1(D)上(且對應(yīng)于另一邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線705-2(D_)上)。經(jīng)感測數(shù)據(jù)值存儲于感測放大器706的主鎖存器中。在將數(shù)據(jù)線(例如，705-1(D)或705-2(D_))從平衡電壓VDD/2充電到軌電壓VDD時發(fā)生主要能量消耗。圖8A中所說明的可能感測放大器及累加器信號的四個集合(例如，一個集合用于行X及行Y數(shù)據(jù)值的每一組合)展示數(shù)據(jù)線D及D_上的信號的行為。行X數(shù)據(jù)值存儲于感測放大器的主鎖存器中。應(yīng)注意，圖7A展示對應(yīng)于行X的包含存儲元件702-2的存儲器單元耦合到互補數(shù)據(jù)線D_，而對應(yīng)于行Y的包含存儲元件702-1的存儲器單元耦合到數(shù)據(jù)線D。然而，如圖7A中可見，存儲于對應(yīng)于“0”數(shù)據(jù)值的存儲器單元702-2(對應(yīng)于行X)中的電荷致使數(shù)據(jù)線D_(存儲器單元702-2耦合到所述數(shù)據(jù)線D_)上的電壓升高且存儲于對應(yīng)于“1”數(shù)據(jù)值的存儲器單元702-2中的電荷致使數(shù)據(jù)線D_上的電壓降低，這是數(shù)據(jù)狀態(tài)與存儲于耦合到數(shù)據(jù)線D的對應(yīng)于行Y的存儲器單元702-2中的電荷之間的相反對應(yīng)。在將數(shù)據(jù)值寫入到相應(yīng)存儲器單元時適當(dāng)考慮將電荷存儲于耦合到不同數(shù)據(jù)線的存儲器單元中的這些差異。在觸發(fā)感測放大器之后，在以上偽碼中，“ActivateLOAD”指示LOAD控制信號升高(如在圖8A中的t4所展示)，從而致使負(fù)載/傳輸晶體管718-1及718-2傳導(dǎo)。以此方式，激活LOAD控制信號啟用計算組件731的累加器中的輔助鎖存器。將存儲于感測放大器706中的經(jīng)感測數(shù)據(jù)值傳送(例如，復(fù)制)到所述輔助鎖存器。如針對圖8A中所說明的可能感測放大器及累加器信號的四個集合中的每一者所展示，在累加器的輔助鎖存器的輸入處的行為指示所述輔助鎖存器經(jīng)加載有行X數(shù)據(jù)值。如圖8A中所展示，累加器的輔助鎖存器可取決于先前存儲于動態(tài)鎖存器中的數(shù)據(jù)值而翻轉(zhuǎn)(例如，參見針對列行X＝“0”「0」且行Y＝“0”及針對行X＝“1”且行Y＝“0”的累加器信號)，或不翻轉(zhuǎn)(例如，參見針對行X＝“0”且行Y＝“1”及針對行X＝“1”且行Y＝“1”的累加器信號)。在從存儲于感測放大器中(及存在于數(shù)據(jù)線705-1(D)及705-2(D_)上)的數(shù)據(jù)值設(shè)置輔助鎖存器之后，在以上偽碼中，“DeactivateLOAD”指示LOAD控制信號再次降低(如在圖8A中的t5所展示)以致使負(fù)載/傳輸晶體管718-1及718-2停止傳導(dǎo)且借此使動態(tài)鎖存器與互補數(shù)據(jù)線隔離。然而，數(shù)據(jù)值保持動態(tài)存儲于累加器的輔助鎖存器中。在將數(shù)據(jù)值存儲于輔助鎖存器上之后，如通過“CloseRowX”所指示及在圖8A中的t6所指示，停用(例如，例如通過撤銷激活針對特定行的選擇信號而取消選擇、關(guān)閉)選定行(例如，行X)，這可通過關(guān)斷存取晶體管以使選定單元與對應(yīng)數(shù)據(jù)線解除耦合來完成。一旦關(guān)閉選定行且使存儲器單元與數(shù)據(jù)線隔離，便可如通過以上偽碼中的“Precharge”所指示那樣對數(shù)據(jù)線預(yù)充電。數(shù)據(jù)線的預(yù)充電可通過平衡操作來完成，如圖8A中通過在t7升高的EQ信號所指示。如在圖8A中在t7所說明的可能感測放大器及累加器信號的四個集合中的每一者中所展示，所述平衡操作致使數(shù)據(jù)線D及D_上的電壓各自返回到VDD/2。例如，平衡可發(fā)生在存儲器單元感測操作或邏輯運算(下文描述)之前。與對第一數(shù)據(jù)值(現(xiàn)存儲于感測放大器706及計算組件731的輔助鎖存器中)及第二數(shù)據(jù)值(存儲于耦合到行Y704-Y的存儲器單元702-1中)執(zhí)行AND或OR運算相關(guān)聯(lián)的后續(xù)運算階段包含執(zhí)行取決于是否將執(zhí)行AND或OR的特定步驟。在下文概述與對駐留于累加器中的數(shù)據(jù)值(例如，存儲于耦合到行X704-X的存儲器單元702-2中的第一數(shù)據(jù)值)及第二數(shù)據(jù)值(例如，存儲于耦合到行Y704-Y的存儲器單元702-1中的數(shù)據(jù)值)進行“AND”及“OR”相關(guān)聯(lián)的偽碼的實例。與對數(shù)據(jù)值進行“AND”相關(guān)聯(lián)的實例偽碼可包含：DeactivateEQOpenRowYFireSenseAmps(afterwhichRowYdataresidesinthesenseamps)CloseRowYTheresultofthelogicoperation,inthenextoperation,willbeplacedonthesenseamp,whichwilloverwriteanyrowthatisactive.EvenwhenRowYisclosed,thesenseamplifierstillcontainstheRowYdatavalue.ActivateANDThisresultsinthesenseamplifierbeingwrittentothevalueofthefunction(e.g.,RowXANDRowY)Iftheaccumulatorcontainsa“0”(i.e.,avoltagecorrespondingtoa“0”onnodeS2andavoltagecorrespondingtoa“1”onnodeS1),thesenseamplifierdataiswrittentoa“0”Iftheaccumulatorcontainsa“1”(i.e.,avoltagecorrespondingtoa“1”onnodeS2andavoltagecorrespondingtoa“0”onnodeS1),thesenseamplifierdataremainsunchanged(RowYdata)Thisoperationleavesthedataintheaccumulatorunchanged.DeactivateANDPrecharge在以上偽碼中，“DeactivateEQ”指示停用對應(yīng)于感測放大器706的平衡信號(例如，使得互補數(shù)據(jù)線705-1(D)及705-2(D_)不再短接到VDD/2)，這在圖8A中t8處進行說明。在停用平衡之后，如在以上偽碼中通過“OpenRowY”所指示及在圖8A中t9處所展示，啟用選定行(例如，行Y)。當(dāng)施加到行Y的電壓信號達(dá)到對應(yīng)于選定單元的存取晶體管(例如，702-1)的閾值電壓(Vt)時，所述存取晶體管導(dǎo)通且將數(shù)據(jù)線(例如，D_705-1)耦合到所述選定單元(例如，耦合到電容器703-1)，這在數(shù)據(jù)線之間產(chǎn)生差分電壓信號。在啟用行Y之后，在以上偽碼中，“FireSenseAmps”指示感測放大器706經(jīng)啟用以放大705-1(D)與705-2(D_)之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)處于數(shù)據(jù)線705-1(D)上(且對應(yīng)于另一邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線705-2(D_)上)。如圖8A中t10處所展示，ACT正控制信號(例如，圖7B中所展示的790)升高且RnIF負(fù)控制信號(例如，圖7B中所展示的728)降低以觸發(fā)感測放大器。來自存儲器單元702-1的經(jīng)感測數(shù)據(jù)值存儲于感測放大器706的主鎖存器中，如先前所描述。輔助鎖存器仍對應(yīng)于來自存儲器單元702-2的數(shù)據(jù)值，這是因為動態(tài)鎖存器不變。在將從耦合到行Y的存儲器單元702-1感測的第二數(shù)據(jù)值存儲于感測放大器706的主鎖存器之后，在以上偽碼中，“CloseRowY”指示在不期望將AND邏輯運算的結(jié)果存儲回到對應(yīng)于行Y的存儲器單元中的情況下可停用選定行(例如，行Y)。然而，圖8A展示使行Y保持啟用使得邏輯運算的結(jié)果可被存儲回到對應(yīng)于行Y的存儲器單元中。使對應(yīng)于行Y的存儲器單元隔離可通過關(guān)斷存取晶體管以使選定單元702-1與數(shù)據(jù)線705-1(D)解除耦合來完成。在配置選定行Y(例如，以使存儲器單元隔離或不使存儲器單元隔離)之后，以上偽碼中的“ActivateAND”指示AND控制信號升高(如圖8A中t11處所展示)，以致使傳輸晶體管707-1傳導(dǎo)。以此方式，激活A(yù)ND控制信號致使將函數(shù)(例如，行XAND行Y)的值寫入到感測放大器。在第一數(shù)據(jù)值(例如，行X)存儲于累加器731的動態(tài)鎖存器中且第二數(shù)據(jù)值(例如，行Y)存儲于感測放大器706中的情況下，如果計算組件731的動態(tài)鎖存器含有“0”(即，節(jié)點S2上對應(yīng)于“0”的電壓及節(jié)點S1上對應(yīng)于“1”的電壓)，那么感測放大器數(shù)據(jù)被寫入到“0”(與先前存儲于感測放大器中的數(shù)據(jù)值無關(guān))，這是因為節(jié)點S1上對應(yīng)于“1”的電壓致使晶體管709-1傳導(dǎo)，借此通過晶體管709-1、傳輸晶體管707-1及數(shù)據(jù)線705-1(D)將感測放大器706耦合到接地。當(dāng)AND運算的任一數(shù)據(jù)值是“0”時，結(jié)果是“0”。此處，當(dāng)?shù)诙?shù)據(jù)值(在動態(tài)鎖存器中)是“0”時，AND運算的結(jié)果是“0”而與第一數(shù)據(jù)值的狀態(tài)無關(guān)，且因此感測電路的配置致使所述“0”結(jié)果被寫入且最初存儲于感測放大器706中。此運算使累加器中(例如，來自行X)的數(shù)據(jù)值保持不變。如果累加器的輔助鎖存器含有(例如，來自行X的)“1”，那么AND運算的結(jié)果取決于存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值。如果存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值為“1”，那么AND運算的結(jié)果也應(yīng)為“1”，但如果存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值為“0”，那么AND運算的結(jié)果也應(yīng)為“0”。感測電路750經(jīng)配置使得在累加器的動態(tài)鎖存器含有“1”(即，節(jié)點S2上對應(yīng)于“1”的電壓及節(jié)點S1上對應(yīng)于“0”的電壓)的情況下，晶體管709-1不傳導(dǎo)，感測放大器不耦合到接地(如上所述)且先前存儲于感測放大器706中的數(shù)據(jù)值保持不變(例如，行Y數(shù)據(jù)值，因此如果行Y數(shù)據(jù)值是“1”，那么AND運算結(jié)果是“1”且如果行Y數(shù)據(jù)值是“0”，那么AND運算結(jié)果是“0”)。此運算使累加器中(例如，來自行X)的數(shù)據(jù)值保持不變。在將AND運算的結(jié)果最初存儲于感測放大器706中之后，在以上偽碼中的“DeactivateAND”指示AND控制信號降低(如圖8A中的t12處所展示)，從而致使傳輸晶體管707-1停止傳導(dǎo)以使感測放大器706(及數(shù)據(jù)線705-1(D))與接地隔離。如果先前未完成，那么可(如圖8A中的t13處所展示)關(guān)閉行Y且可(如圖8A中t14處通過降低的ACT正控制信號及升高的RnIF負(fù)控制信號所展示)停用感測放大器。在數(shù)據(jù)線經(jīng)隔離的情況下，以上偽碼中的“Precharge”可通過平衡操作致使數(shù)據(jù)線的預(yù)充電，如先前所描述(例如，開始于圖8A中所展示的t14)。圖8A針對涉及操作數(shù)的可能組合(例如，行X/行Y數(shù)據(jù)值00、10、01及11)中的每一者的AND邏輯運算交替展示耦合到感測放大器(例如，圖7A中所展示的706)的數(shù)據(jù)線(例如，圖7A中所展示的705-1(D)及705-2(D_))上的電壓信號的行為及計算組件(例如，圖7A中所展示的731)的輔助鎖存器的節(jié)點S1及S1上的電壓信號的行為。盡管圖8A中所說明的時序圖及上文所描述的偽碼指示在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之后起始AND邏輯運算，但圖7A中所展示的電路可通過在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之前起始AND邏輯運算而成功操作。圖8B說明根據(jù)本發(fā)明的數(shù)個實施例的與使用感測電路執(zhí)行數(shù)個邏輯運算相關(guān)聯(lián)的時序圖。圖8B說明與在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之后起始OR邏輯運算相關(guān)聯(lián)的時序圖。圖8B說明用于第一及第二操作數(shù)數(shù)據(jù)值的各種組合的感測放大器及累加器信號。下文關(guān)于與圖7A中所展示的電路的AND邏輯運算相關(guān)聯(lián)的偽碼論述特定時序圖信號。后續(xù)運算階段可替代地與對第一數(shù)據(jù)值(現(xiàn)存儲于感測放大器706及計算組件731的輔助鎖存器中)及第二數(shù)據(jù)值(存儲于耦合到行Y704-Y的存儲器單元702-1中)執(zhí)行OR運算相關(guān)聯(lián)。未關(guān)于圖8B重復(fù)先前關(guān)于圖8A中所展示的時間t1到t7所描述的將行X數(shù)據(jù)加載到感測放大器及累加器中的操作。與對運算數(shù)據(jù)值進行“OR”相關(guān)聯(lián)的實例偽碼可包含：DeactivateEQOpenRowYFireSenseAmps(afterwhichRowYdataresidesinthesenseamps)CloseRowYWhenRowYisclosed,thesenseamplifierstillcontainstheRowYdatavalue.ActivateORThisresultsinthesenseamplifierbeingwrittentothevalueofthefunction(e.g.,RowXORRowY),whichmayoverwritethedatavaluefromRowYpreviouslystoredinthesenseamplifierasfollows:Iftheaccumulatorcontainsa“0”(i.e.,avoltagecorrespondingtoa“0”onnodeS2andavoltagecorrespondingtoa“1”onnodeS1),thesenseamplifierdataremainsunchanged(RowYdata)Iftheaccumulatorcontainsa“1”(i.e.,avoltagecorrespondingtoa“1”onnodeS2andavoltagecorrespondingtoa“0”onnodeS1),thesenseamplifierdataiswrittentoa“1”Thisoperationleavesthedataintheaccumulatorunchanged.DeactivateORPrecharge以上偽碼中所展示的“DeactivateEQ”(展示于圖8B中的t8處)、“OpenRowY”(展示于圖8B中的t9處)、“FireSenseAmps”(展示于圖8B中的t10處)及“CloseRowY”(展示于圖8B中的t13處，且其可發(fā)生在起始特定邏輯函數(shù)控制信號之前)指示相同于先前關(guān)于AND運算偽碼所描述的功能性。一旦適當(dāng)配置選定行Y的配置(例如，如果邏輯運算結(jié)果將存儲于對應(yīng)行Y的存儲器單元中，那么啟用行Y或如果邏輯運算結(jié)果不存儲于對應(yīng)于行Y的存儲器單元中，那么關(guān)閉行Y以使存儲器單元隔離)，以上偽碼中的“ActivateOR”可指示OR控制信號升高(如圖8B中的t11處所展示)，其致使傳輸晶體管707-2傳導(dǎo)。以此方式，激活OR控制信號致使將函數(shù)(例如，行XOR行Y)的值寫入到感測放大器。在第一數(shù)據(jù)值(例如，行X)存儲于計算組件731的輔助鎖存器中且第二數(shù)據(jù)值(例如，行Y)存儲于感測放大器706中的情況下，如果累加器的動態(tài)鎖存器含有“0”(即，在節(jié)點S2上對應(yīng)于“0”的電壓及在節(jié)點S1上對應(yīng)于“1”的電壓)，那么OR運算的結(jié)果取決于存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值。如果存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值是“1”，那么OR運算的結(jié)果應(yīng)為“1”，但如果存儲于感測放大器706中(例如，來自行Y)的數(shù)據(jù)值為“0”，那么OR運算的結(jié)果也應(yīng)為“0”。感測電路750經(jīng)配置使得在累加器的動態(tài)鎖存器含有“0”(其中節(jié)點S2上的電壓對應(yīng)于“0”)的情況下，晶體管709-2斷開且不傳導(dǎo)(且傳輸晶體管707-1也斷開，這是因為AND控制信號未經(jīng)斷言)，因此感測放大器706不耦合到接地(任一側(cè))，且先前存儲于感測放大器706中的數(shù)據(jù)值保持不變(例如，行Y數(shù)據(jù)值，使得如果行Y數(shù)據(jù)值是“1”，那么OR運算結(jié)果是“1”且如果行Y數(shù)據(jù)值是“0”，那么OR運算結(jié)果是“0”)。如果累加器的動態(tài)鎖存器含有“1”(即，在節(jié)點S2上對應(yīng)于“1”的電壓及在節(jié)點S1上對應(yīng)于“0”的電壓)，那么晶體管709-2確實傳導(dǎo)(如傳輸晶體管707-2傳導(dǎo)那樣，這是因為OR控制信號經(jīng)斷言)，且耦合到數(shù)據(jù)線705-2(D_)的感測放大器706輸入耦合到接地，這是因為節(jié)點S2上對應(yīng)于“1”的電壓致使晶體管709-2以及傳輸晶體管707-2(其也傳導(dǎo)，這是因為OR控制信號經(jīng)斷言)傳導(dǎo)。以此方式，當(dāng)累加器的輔助鎖存器含有“1”時(與先前存儲于感測放大器中的數(shù)據(jù)值無關(guān))，將“1”最初存儲于感測放大器706中作為OR運算的結(jié)果。此運算使累加器中的數(shù)據(jù)保持不變。圖8B針對涉及操作數(shù)的可能組合(例如，行X/行Y數(shù)據(jù)值00、10、01及11)中的每一者的OR邏輯運算交替展示耦合到感測放大器(例如，圖7A中所展示的706)的數(shù)據(jù)線(例如，圖7A中所展示的705-1(D)及705-2(D_))上的電壓信號的行為及計算組件731的輔助鎖存器的節(jié)點S1及S2上的電壓信號的行為。在將OR運算的結(jié)果最初存儲于感測放大器706中之后，以上偽碼中的“DeactivateOR”指示OR控制信號降低(如圖8B中的t12處所展示)，從而致使傳輸晶體管707-2停止傳導(dǎo)以使感測放大器706(及數(shù)據(jù)線D_705-2)與接地隔離。如果先前未完成，那么可(如圖8B中的t13處所展示)關(guān)閉行Y且可(如圖8B中t14處通過降低的ACT正控制信號及升高的RnIF負(fù)控制信號所展示)停用感測放大器。在數(shù)據(jù)線經(jīng)隔離的情況下，以上偽碼中的“Precharge”可通過平衡操作致使數(shù)據(jù)線的預(yù)充電，如先前所描述且在圖8B中t14處所展示。圖7A中所說明的感測電路750可提供如下額外邏輯運算靈活性。通過在上述AND及OR運算中用ANDinv控制信號的操作代替AND控制信號的操作，及/或用ORinv控制信號的操作代替OR控制信號的操作，可將邏輯運算從{行XAND行Y}改變到{～行XAND行Y}(其中“～行X”指示行X數(shù)據(jù)值的相反值，例如，非行X)且可從{行XOR行Y}改變到{～行XOR行Y}。舉例來說，在涉及經(jīng)反相數(shù)據(jù)值的AND運算期間，可斷言ANDinv控制信號來代替AND控制信號，且在涉及經(jīng)反相數(shù)據(jù)值的OR運算期間，可斷言O(shè)RInv控制信號來代替OR控制信號。激活ORinv控制信號致使晶體管714-1傳導(dǎo)且激活A(yù)NDinv控制信號致使晶體管714-2傳導(dǎo)。在每一情況中，斷言適當(dāng)反相控制信號可使感測放大器翻轉(zhuǎn)且致使最初存儲于感測放大器706中的結(jié)果成為使用經(jīng)反相行X及真行Y數(shù)據(jù)值的AND運算的結(jié)果或成為使用經(jīng)反相行X及真行Y數(shù)據(jù)值的OR運算的結(jié)果。一個數(shù)據(jù)值的真或互補版本可用于累加器中以(例如)通過首先加載待反相的數(shù)據(jù)值且接著加載未經(jīng)反相的數(shù)據(jù)值來執(zhí)行邏輯運算(例如，AND、OR)。在類似于上文關(guān)于將用于上述AND及OR運算的數(shù)據(jù)值反相所描述的方法的方法中，圖7A中所展示的感測電路可通過將未反相的數(shù)據(jù)值放入到累加器的動態(tài)鎖存器中及使用所述數(shù)據(jù)以將感測放大器706中的數(shù)據(jù)值反相來執(zhí)行NOT(例如，反相)運算。如先前所提及，激活ORinv控制信號致使晶體管714-1傳導(dǎo)且激活A(yù)NDinv控制信號致使晶體管714-2傳導(dǎo)。所述ORinv及/或ANDinv控制信號用于實施NOT函數(shù)，如下文進一步描述：CopyRowXintotheAccumulatorDeactivateEQOpenRowXFireSenseAmps(afterwhichRowXdataresidesinthesenseamps)ActivateLOAD(senseamplifierdata(RowX)istransferredtonodesS1andS2oftheAccumulatorandresidestheredynamicallyDeactivateLOADActivateANDinvandORinv(whichputsthecomplimentdatavalueonthedatalines)Thisresultsinthedatavalueinthesenseamplifierbeinginverted(e.g.,thesenseamplifierlatchisflipped)ThisoperationleavesthedataintheaccumulatorunchangedDeactivateANDinvandORinvCloseRowXPrecharge以上偽碼中所展示的“DeactivateEQ”、“OpenRowX”、“FireSenseAmps”、“ActivateLOAD”及“DeactivateLOAD”指示與在用于AND運算及OR運算的偽碼之前的用于上文所描述的“CopyRowXintotheAccumulator”初始運算階段的偽碼中的相同運算相同的功能性。然而，累加器的動態(tài)鎖存器中的數(shù)據(jù)值的互補版本可放置于數(shù)據(jù)線上且因此通過啟用(例如，致使晶體管傳導(dǎo))及停用反相晶體管(例如，ANDinv及ORinv)而傳送到感測放大器706，而非在將行X數(shù)據(jù)加載到感測放大器706中且復(fù)制到動態(tài)鎖存器中之后關(guān)閉行X及預(yù)充電。這導(dǎo)致感測放大器706從先前存儲于所述感測放大器中的真數(shù)據(jù)值翻轉(zhuǎn)到存儲于感測放大器中的互補數(shù)據(jù)值(例如，經(jīng)反相數(shù)據(jù)值)。即，累加器中的數(shù)據(jù)值的真或互補版本可通過激活及撤銷激活A(yù)NDinv及ORinv而傳送到感測放大器。此運算使累加器中的數(shù)據(jù)保持不變。因為圖7A中所展示的感測電路750最初將AND、OR及NOT邏輯運算的結(jié)果存儲于感測放大器706中(例如，在感測放大器節(jié)點上)，所以可簡單及快速地將這些邏輯運算結(jié)果傳達(dá)到任何經(jīng)啟用行、在完成邏輯運算之后激活的任何行及/或傳達(dá)到計算組件731的輔助鎖存器中。也可通過在感測放大器706觸發(fā)之前適當(dāng)觸發(fā)AND、OR、ANDinv及/或ORinv控制信號(及具有耦合到特定控制信號的柵極的對應(yīng)晶體管的操作)而互換感測放大器706及AND、OR及/或NOT邏輯運算的定序。當(dāng)以此方式執(zhí)行邏輯運算時，感測放大器706可用來自累加器的動態(tài)鎖存器的數(shù)據(jù)值預(yù)點火以降低所利用的總電流，這是因為在將累加器函數(shù)復(fù)制到感測放大器706時所述感測放大器706并非處于全軌電壓(例如，供應(yīng)電壓或接地/參考電壓)。使用預(yù)點火感測放大器706的運算序列迫使數(shù)據(jù)線中的一者到參考電壓(使互補數(shù)據(jù)線處于VDD/2，或使互補數(shù)據(jù)線保持不變)。當(dāng)感測放大器706觸發(fā)時，感測放大器706將相應(yīng)數(shù)據(jù)線拉到全軌電壓。使用此運算序列將覆寫經(jīng)啟用行中的數(shù)據(jù)。可通過使用傳統(tǒng)DRAM隔離(ISO)方案多路復(fù)用(“muxing”)兩個相鄰數(shù)據(jù)線互補對來完成SHIFT運算。根據(jù)本發(fā)明的實施例，移位電路723可用于將存儲于耦合到特定對的互補數(shù)據(jù)線的存儲器單元中的數(shù)據(jù)值移位到對應(yīng)于一對不同的互補數(shù)據(jù)線的感測電路750(例如，感測放大器706)(舉例來說，例如對應(yīng)于一對左或右鄰近互補數(shù)據(jù)線的感測放大器706)。如本文中所使用，感測放大器706對應(yīng)于在隔離晶體管721-1及721-2傳導(dǎo)時所述感測放大器所耦合到的互補數(shù)據(jù)線對。SHIFT運算(右或左)并未將行X數(shù)據(jù)值預(yù)復(fù)制到累加器中。右移位行X的運算可如下概述：DeactivateNormandActivateShiftDeactivateEQOpenRowXFireSenseAmps(afterwhichshiftedRowXdataresidesinthesenseamps)ActivateNormandDeactivateShiftCloseRowXPrecharge在以上偽碼中，“DeactivateNormandActivateShift”指示NORM控制信號降低，從而致使移位電路723的隔離晶體管721-1及721-2不傳導(dǎo)(例如，使感測放大器與對應(yīng)互補數(shù)據(jù)線對隔離)。SHIFT控制信號升高，從而致使隔離晶體管721-3及721-4傳導(dǎo)，借此使感測放大器706耦合到左鄰近的互補數(shù)據(jù)線對(例如，在針對左鄰近互補數(shù)據(jù)線對的非傳導(dǎo)隔離晶體管721-1及721-2的存儲器陣列側(cè)上)。在配置移位電路723之后，以上偽碼中所展示的“DeactivateEQ”、“OpenRowX”及“FireSenseAmp”指示與在用于AND運算及OR運算的偽碼之前的用于上文所描述的“CopyRowXintotheAccumulator”初始運算階段的偽碼中的相同運算相同的功能性。在這些運算之后，用于耦合到左鄰近互補數(shù)據(jù)線對的存儲器單元的行X數(shù)據(jù)值經(jīng)右移位且存儲于感測放大器706中。在以上偽碼中，“ActivateNormandDeactivateShift”指示NORM控制信號升高，從而致使移位電路723的隔離晶體管721-1及721-2傳導(dǎo)(例如，使感測放大器耦合到對應(yīng)對的互補數(shù)據(jù)線)，且SHIFT控制信號降低，從而致使隔離晶體管721-3及721-4不傳導(dǎo)且使感測放大器706與左鄰近互補數(shù)據(jù)線對隔離(例如，在針對左鄰近互補數(shù)據(jù)線對的非傳導(dǎo)隔離晶體管721-1及721-2的存儲器陣列側(cè)上)。因為行X仍有效，所以通過隔離晶體管721-1及721-1將經(jīng)右移位的行X數(shù)據(jù)值傳送到對應(yīng)對的互補數(shù)據(jù)線的行X。在將行X數(shù)據(jù)值右移位到對應(yīng)對的互補數(shù)據(jù)線之后，如通過以上偽碼中的“CloseRowX”所指示停用選定行(例如，行X)，其可通過關(guān)斷存取晶體管以使選定單元與對應(yīng)數(shù)據(jù)線解除耦合來完成。一旦關(guān)閉選定行且使存儲器單元與數(shù)據(jù)線隔離，便可如通過以上偽碼中的“Precharge”所指示對數(shù)據(jù)線預(yù)充電。數(shù)據(jù)線的預(yù)充電可通過平衡操作來完成，如上所述。左移位行X的運算可如下概述：ActivateNormandDeactivateShiftDeactivateEQOpenRowXFireSenseAmps(afterwhichRowXdataresidesinthesenseamps)DeactivateNormandActivateShiftSenseamplifierdata(shiftedleftRowX)istransferredtoRowXCloseRowXPrecharge在以上偽碼中，“ActivateNormandDeactivateShift”指示NORM控制信號升高，從而致使移位電路723的隔離晶體管721-1及721-2傳導(dǎo)，且SHIFT控制信號降低，從而致使隔離晶體管721-3及721-4不傳導(dǎo)。此配置使感測放大器706耦合到一對對應(yīng)的互補數(shù)據(jù)線且使所述感測放大器與右鄰近互補數(shù)據(jù)線對隔離。在配置移位電路之后，以上偽碼中所展示的“DeactivateEQ”、“OpenRowX”及“FireSenseAmp”指示與在用于AND運算及OR運算的偽碼之前的用于上文所描述的“CopyRowXintotheAccumulator”初始運算階段的偽碼中的相同運算相同的功能性。在這些運算之后，將用于耦合到對應(yīng)于感測電路750的互補數(shù)據(jù)線對的存儲器單元的行X數(shù)據(jù)值存儲于感測放大器706中。在以上偽碼中，“DeactivateNormandActivateShift”指示NORM控制信號降低，從而致使移位電路723的隔離晶體管721-1及721-2不傳導(dǎo)(例如，使感測放大器與對應(yīng)互補數(shù)據(jù)線對隔離)，且SHIFT控制信號升高，從而致使隔離晶體管721-3及721-4傳導(dǎo)以使感測放大器耦合到左鄰近互補數(shù)據(jù)線對(例如，在針對左鄰近互補數(shù)據(jù)線對的非傳導(dǎo)隔離晶體管721-1及721-2的存儲器陣列側(cè)上)。因為行X仍有效，所以將經(jīng)左移位的行X數(shù)據(jù)值傳送到左鄰近互補數(shù)據(jù)線對的行X。在將行X數(shù)據(jù)值左移位到左鄰近互補數(shù)據(jù)線對之后，如通過“CloseRowX”所指示停用選定行(例如，行X)，這可通過關(guān)斷存取晶體管以使選定單元與對應(yīng)數(shù)據(jù)線解除耦合來完成。一旦關(guān)閉選定行且使存儲器單元與數(shù)據(jù)線隔離，便可如通過以上偽碼中的“Precharge”所指示對數(shù)據(jù)線預(yù)充電。數(shù)據(jù)線的預(yù)充電可通過平衡操作來完成，如上所述。圖9是說明根據(jù)本發(fā)明的數(shù)個實施例的具有可選擇邏輯運算選擇邏輯的感測電路的示意圖。圖9展示耦合到一對互補感測線905-1及905-2的感測放大器906及經(jīng)由傳遞門907-1及907-2耦合到感測放大器906的計算組件931。傳遞門907-1及907-2的柵極可通過可從邏輯運算選擇邏輯913-5輸出的邏輯運算選擇邏輯信號PASS控制。圖9展示標(biāo)記為“A”的計算組件931及標(biāo)記為“B”的感測放大器906以指示存儲于計算組件931中的數(shù)據(jù)值涉及圖10所說明的邏輯表中所展示的“A”數(shù)據(jù)值且存儲于感測放大器906中的數(shù)據(jù)值是“B”數(shù)據(jù)值。圖9中所說明的感測電路950包含邏輯運算選擇邏輯913-5。在此實例中，邏輯913-5包括通過邏輯運算選擇邏輯信號PASS*控制的交換門942。邏輯運算選擇邏輯913-5還包括四個邏輯選擇晶體管：耦合于交換晶體管942的柵極與TF信號控制線之間的邏輯選擇晶體管962；耦合于傳遞門907-1及907-2的柵極與TT信號控制線之間的邏輯選擇晶體管952；耦合于傳遞門907-1及907-2的柵極與FT信號控制線之間的邏輯選擇晶體管954；及耦合于交換晶體管942的柵極與FF信號控制線之間的邏輯選擇晶體管964。邏輯選擇晶體管962及952的柵極通過隔離晶體管950-1(其具有耦合到ISO信號控制線的柵極)耦合到真感測線(例如，905-1)，且邏輯選擇晶體管964及954的柵極通過隔離晶體管950-2(其還具有耦合到ISO信號控制線的柵極)耦合到互補感測線(例如，905-2)。邏輯選擇晶體管952及954分別類似于如圖7A中所展示的晶體管707-1(其耦合到AND信號控制線)及晶體管707-2(其耦合到OR信號控制線)進行布置。基于TT及FT選擇信號的狀態(tài)及在斷言ISO信號時在相應(yīng)互補感測線上的數(shù)據(jù)值，邏輯選擇晶體管952及954的操作是類似的。邏輯選擇晶體管962及964也以類似方式操作以控制交換晶體管942的連續(xù)性。即，為開啟(即，導(dǎo)通)交換晶體管942，在真感測線上的數(shù)據(jù)值為“1”的情況下激活TF控制信號(例如，高)或在互補感測線上的數(shù)據(jù)值為“1”的情況下激活FF控制信號(例如，高)。如果對應(yīng)感測線(例如，特定邏輯選擇晶體管的柵極所耦合到的感測線)上的相應(yīng)控制信號或數(shù)據(jù)值并非高，那么交換晶體管942將不通過特定邏輯選擇晶體管而開啟。PASS*控制信號并不一定與PASS控制信號互補。例如，可同時激活或撤銷激活PASS及PASS*控制信號兩者。然而，同時激活PASS及PASS*控制信號兩者將互補感測線對短接在一起，其可為應(yīng)避免的破壞性配置。在圖10中所說明的邏輯表中概述用于圖9中所說明的感測電路的邏輯運算結(jié)果。圖10是說明根據(jù)本發(fā)明的數(shù)個實施例的通過圖9中所展示的感測電路實施的可選擇邏輯運算結(jié)果的邏輯表。四個邏輯選擇控制信號(例如，TF、TT、FT及FF)連同存在于互補感測線上的特定數(shù)據(jù)值一起可用于選擇涉及存儲于感測放大器906及計算組件931中的起始數(shù)據(jù)值的多個邏輯運算中的一者來實施。所述四個控制信號連同存在于互補感測線上的特定數(shù)據(jù)值一起控制傳遞門907-1及907-2以及交換晶體管942的連續(xù)性，這又影響在觸發(fā)之前/之后在計算組件931及/或感測放大器906中的數(shù)據(jù)值。可選擇地控制交換晶體管942的連續(xù)性的能力促進實施涉及反相數(shù)據(jù)值(例如，反相操作數(shù)及/或反相結(jié)果)等的邏輯運算。圖10中所說明的邏輯表展示在1044處的欄A中所展示的存儲于計算組件931中的起始數(shù)據(jù)值及在1045處的欄B中所展示的存儲于感測放大器906中的起始數(shù)據(jù)值。圖10的邏輯表中的另外3個頂欄標(biāo)頭(NOTOPEN、OPENTRUE及OPENINVERT)是指傳遞門907-1及907-2以及交換晶體管942的連續(xù)性，取決于四個邏輯選擇控制信號(例如，TF、TT、FT及FF)的狀態(tài)以及在斷言ISO控制信號時存在于互補感測線對905-1及905-2上的特定數(shù)據(jù)值，傳遞門907-1及907-2以及交換晶體管942可分別被控制為開啟或關(guān)閉?！癗otOpen”欄對應(yīng)于皆處于非傳導(dǎo)條件下的傳遞門907-1及907-2以及交換晶體管942，“OpenTrue”對應(yīng)于處于傳導(dǎo)條件下的傳遞門907-1及907-2且“OpenInvert”對應(yīng)于處于傳導(dǎo)條件下的交換晶體管942。在圖10的邏輯表中并未反映對應(yīng)于皆處于傳導(dǎo)條件下的傳遞門907-1及907-2以及交換晶體管942的配置，因為這導(dǎo)致感測線短接在一起。經(jīng)由傳遞門907-1及907-2以及交換晶體管942的連續(xù)性的選擇性控制，圖10的邏輯表的上部分的兩行的第一集合的三列中的每一者可與所述第一集合下方的兩行的第二集合的三列中的每一者組合以提供3x3＝9個不同結(jié)果組合(對應(yīng)于九個不同邏輯運算)，如通過1075處所展示的各種連接路徑所指示。在圖13中所說明的邏輯表中概述可通過感測電路950實施的九個不同可選擇邏輯運算。圖10中所說明的邏輯表的下部分的列展示包含邏輯選擇控制信號的狀態(tài)的標(biāo)頭1080。舉例來說，在行1076中提供第一邏輯選擇控制信號的狀態(tài)，在行1077中提供第二邏輯選擇控制信號的狀態(tài)，在行1078中提供第三邏輯選擇控制信號的狀態(tài)且在行1079中提供第四邏輯選擇控制信號的狀態(tài)。在行1047中概述對應(yīng)于結(jié)果的特定邏輯運算。因而，圖9中所展示的感測電路可用于執(zhí)行如圖10中所展示的各種邏輯運算。舉例來說，可操作感測電路950以執(zhí)行根據(jù)本發(fā)明的數(shù)個實施例與比較存儲器中的數(shù)據(jù)模式相關(guān)聯(lián)的各種邏輯運算(例如，AND及OR邏輯運算)。根據(jù)各種實施例，可在存儲器中處理器(PIM)裝置(舉例來說，例如DRAM，每存儲器單元一個晶體管(例如，1T1C)配置，存儲器單元大小為6F^2或4F^2)的存儲器陣列核心中啟用一般計算。本文中所描述的設(shè)備及方法的優(yōu)點在單指令速度方面未實現(xiàn)，但在可通過在從未從存儲器陣列(例如，DRAM)傳送數(shù)據(jù)或觸發(fā)列解碼的情況下并行計算的整個數(shù)據(jù)庫實現(xiàn)的累積速度方面得以實現(xiàn)。換句話說，可消除數(shù)據(jù)傳送時間。舉例來說，本發(fā)明的設(shè)備可使用耦合到數(shù)據(jù)線的存儲器單元(例如，16K個存儲器單元的列)中的數(shù)據(jù)值同時執(zhí)行AND或OR。在其中移出數(shù)據(jù)以用于邏輯運算處理的先前方法感測電路(例如，使用32或64位寄存器)中，可并行執(zhí)行少于本發(fā)明的設(shè)備的運算。以此方式，有效地提供顯著高于涉及與存儲器離散使得可在其之間傳送數(shù)據(jù)的中央處理單元(CPU)的常規(guī)配置的處理能力。根據(jù)本發(fā)明的設(shè)備及/或方法也可使用少于其中CPU與存儲器離散的配置的能量/面積。此外，本發(fā)明的設(shè)備及/或方法可改進較小能量/面積優(yōu)點，這是因為存儲器陣列中邏輯運算通過消除特定數(shù)據(jù)值傳送而節(jié)省能量。盡管已在本文中說明及描述特定實施例，但所屬領(lǐng)域的一般技術(shù)人員將了解，經(jīng)計算以實現(xiàn)相同結(jié)果的布置可代替所展示的特定實施例。本發(fā)明希望涵蓋本發(fā)明的一或多個實施例的調(diào)適或變動。應(yīng)理解，已以說明性方式而非限制性方式做出上述描述。所屬領(lǐng)域的技術(shù)人員在檢視上述描述后將明白在本文中未具體描述的上述實施例的組合及其它實施例。本發(fā)明的一或多個實施例的范圍包含其中使用上述結(jié)構(gòu)及方法的其它應(yīng)用。因此，應(yīng)參考所附權(quán)利要求書以及此權(quán)利要求書所授權(quán)的等效物的全范圍確定本發(fā)明的一或多個實施例的范圍。在前述具體實施方式中，出于簡化本發(fā)明的目的，將一些特征集中于單個實施例中。本發(fā)明的此方法不應(yīng)解釋為反映本發(fā)明的所揭示實施例必須使用多于每一權(quán)利要求中明確敘述的特征的意圖。而是，如所附權(quán)利要求書反映，本發(fā)明標(biāo)的物在于少于單個所揭示實施例的所有特征。因此，特此將所附權(quán)利要求書并入具體實施方式中，其中每一權(quán)利要求獨立地作為單獨實施例。當(dāng)前第1頁1 2 3