專利名稱：一種靜電抑制器及該靜電抑制器的制備方法
一種靜電抑制器及該靜電抑制器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子元器件領(lǐng)域，尤其涉及超低容量靜電抑制器，以及該靜電抑制器的制備方法。
背景技術(shù)：
在現(xiàn)有科技及生活上，靜電對人們帶來了極大的影響，大到可以在不經(jīng)意間將昂貴的電子器件擊穿，造成電子工業(yè)年損失達(dá)上百億美元。在航天工業(yè)，靜電放電造成火箭和衛(wèi)星發(fā)射失敗，干擾飛行器的運(yùn)行。因此靜電防護(hù)在現(xiàn)代工業(yè)設(shè)計(jì)中顯得尤為重要。目前市場主流的靜電抑制器為防靜電型的片式壓敏電阻，其優(yōu)點(diǎn)為易于表面貼裝，但由于普通壓敏電阻易老化、電容量較高的特點(diǎn)，在額定電壓高的電路中造成強(qiáng)烈發(fā)熱，或引起高頻 (30kHz以上)信號傳輸失真。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)的不足，提供一種超低容量靜電抑制器，解決現(xiàn)有技術(shù)中的元器件易于老化，容易引起高頻信號傳輸失真的問題。本發(fā)明另一個(gè)要解決的技術(shù)問題是，提供一種靜電抑制器的制備方法，該方法工藝簡單，易于批量化生產(chǎn)。為了解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案本發(fā)明提供一種超低容量靜電抑制器，包括ZnO基體和電極，該電極設(shè)置于SiO 基體的兩端，其中所述的ZnO基體上還設(shè)置有Mg-Zn-Ti基體，該Mg-Zn-Ti基體按摩爾比 4:1: 5的1%0、&10、1102粉料配比而成。本發(fā)明更進(jìn)一步的優(yōu)選方案是所述的Mg-Zn-Ti基體與SiO基體的厚度比大于或等于1 1。本發(fā)明更進(jìn)一步的優(yōu)選方案是所述的Mg-Zn-Ti基體與SiO基體的厚度比大于或等于4 1。本發(fā)明還提供一種靜電抑制器的制備方法，該方法包括以下步驟制得(1)制漿ZnO、Mg-ai-Ti粉體分別配置漿料，該Mg-Zn-Ti粉體按摩爾比4 :1:5 的MgO、ZnO, TiO2粉料進(jìn)行配比；(2)流延將上述配制好的漿料通過流延機(jī)制得厚度為20 40 μ m的膜片；(3)疊層疊層總厚為800 μ m 1200 μ m, Mg-Zn-Ti與Si膜片厚度比大于或等于 1:1;(4)壓坯將疊好的坯塊密封，在40°C 60°C熱水中等靜壓15min 30min ；(5)切割將上述靜壓后的膜片進(jìn)行切割；(6)排膠、燒結(jié)將上述切割后的膜片在250°C 400°C條件下進(jìn)行排除有機(jī)粘合劑，排膠完成的芯片在溫度為800°C 1000°C下燒結(jié)Ih 3h，得到靜電抑制器的芯片；(7)退火步驟，將所述燒結(jié)后的芯片在400°C 600°C退火30min ；
(8)批銀及表面處理，通過在芯片的兩端設(shè)置銀電極，再進(jìn)行表面處理得到所述的靜電抑制器。本發(fā)明更進(jìn)一步的優(yōu)選方案是上述的(1)步驟中，MgO, ZnO, TiO2粉料混合后， 在溫度為800°C 1000°C下預(yù)燒結(jié)得到M^l8Zna2TiO3粉體，再將Mg-Zn-Ti粉體與預(yù)合成的 Al2O3-SiO2-BiO2玻璃料按質(zhì)量比96 4混合制得Mg-Zn-Ti基體。與現(xiàn)有技術(shù)相比，本發(fā)明通過提供的超低容量的靜電抑制器，通過在ZnO基體上還設(shè)置有Mg-Zn-Ti基體，該兩種基體材料燒結(jié)溫度趨于一致；燒結(jié)后再進(jìn)行退火處理，降低兩相間應(yīng)力；同時(shí)，現(xiàn)實(shí)靜電吸收功能的是ZnO壓敏電阻基體，但因其電容量較大，很難應(yīng)用于電路中的靜電防護(hù)，故本發(fā)明加入Mg-Zn-Ti基體降低元件的電容量，實(shí)現(xiàn)超低容量以減少元件對電路信號的吸收影響。下面結(jié)合具體實(shí)施例對發(fā)明進(jìn)行進(jìn)一步的說明。
具體實(shí)施方式本發(fā)明實(shí)施例提供一種超低容量靜電抑制器，包括ZnO基體和電極，該電極設(shè)置于ZnO基體的兩端，其中所述的ZnO基體上還設(shè)置有Mg-Zn-Ti基體，該Mg-Zn-Ti基體按摩爾比4 1 5的1%0、&10、1102粉料配比而成。本發(fā)明實(shí)施例是按摩爾比4 1 5稱量MgO、&ι0、1102粉料，混合后在900°C 下預(yù)燒結(jié)得到Μ^8Ζηα2Τ 03粉體，再將該粉體與預(yù)合成的Al2O3-SiO2-BiO2玻璃料按質(zhì)量比 96 4混合后燒結(jié)得到Mg-Zn-Ti基體，所述的Al2O3-SiO2-BW2玻璃料在燒結(jié)過程中自會熔為液相，促進(jìn)Mg-Zn-Ti低溫結(jié)晶，燒結(jié)后Al2O3-SiO2-BiO2為玻璃相，分布于Mg-Zn-Ti晶粒周圍?，F(xiàn)實(shí)靜電吸收功能的是ZnO壓敏電阻基體，但因其電容量較大，很難應(yīng)用于電路中的靜電防護(hù)，故加入Mg-Zn-Ti基體降低元件的電容量，實(shí)現(xiàn)超低容量以減少元件對電路信號的吸收影響。本發(fā)明實(shí)施例所述的Mg-Zn-Ti基體與SiO基體的厚度比大于或等于1 1。，優(yōu)選方案是該厚度比厚度比大于或等于4 1。不同基體厚度比的芯片容量如下表所示
基體材料類型電容量(PF)ZnO1. 97ZnO(I) Mg-Zn-Ti(I)1. 13ZnO(I) Mg-Zn-Ti(2)0. 75ZnO(I) Mg-Zn-Ti(3)0. 51ZnO(I) Mg-Zn-Ti(4)0. 38ZnO(I) Mg-Zn-Ti(6)0. 30ZnO(I) Mg-Zn-Ti(8)0. 26
由上表可知，隨Mg-Zn-Ti基體占芯片總厚度比例的增大，芯片的電容量逐漸減小，但考慮到芯片強(qiáng)度因素，優(yōu)選方案Mg-Z-Ti基體與SiO基體厚度比大于4 1較為合理， 進(jìn)一步的優(yōu)選方案是=Mg-Z-Ti基體與ZnO基體厚度是6 1。本發(fā)明實(shí)施例還提供一種超低容量靜電抑制器的制備方法，包括以下步驟(1)制漿&!()、Mg-Zn-Ti粉體分別配置漿料，Mg-Zn-Ti粉體按上述的配比進(jìn)行配料即可，球磨罐中分別加入粉體、有機(jī)溶劑(無水乙醇)進(jìn)行球磨分散，然后加入粘合劑繼續(xù)進(jìn)行球磨制得一定粘度的漿料；(2)流延將配制好的漿料通過流延機(jī)制得厚度為20 40 μ m的膜片；(3)疊層疊層總厚為800 μ m 1200 μ m, Mg-Zn-Ti與Si膜片厚度比大于或等于 1 1 ；該總厚度優(yōu)選1000 μ m, Mg-Zn-Ti與Si膜片厚度比優(yōu)選6:1;(4)壓坯將疊好的坯塊密封，在40°C 60°C熱水中等靜壓15min 30min ；優(yōu)選方案是在50°C熱水中等靜壓20min ；(5)切割將上述靜壓后的膜片進(jìn)行切割，切割膜片的長寬尺寸為08inX05in、 06inX03in 或 04inX02in ；(6)排膠芯片在250°C 400°C溫度條件下進(jìn)行排除有機(jī)粘合劑，優(yōu)選溫度為 300 0C ；(7)燒結(jié)將上述排膠完成的芯片在800°C 1000°C下燒結(jié)Ih 汕，得到靜電抑制器的芯片，優(yōu)選的燒結(jié)溫度是950°C下燒結(jié)池，得到靜電抑制器的芯片；(8)退火再將上述芯片在在400°C 600°C退火30min，優(yōu)選550°C，以消除兩基體間的應(yīng)力；(9)倒角將芯片再使用行星磨，150rpm倒角30min ；(10)批銀電極在芯片兩端粘銀漿，并燒結(jié)成為電極；(11)表面處理在電極表面電鍍一層鎳然后電鍍一層錫，使芯片具有良好的可焊性能。最后得到超低容易的靜電抑制器。上述(1)步驟中，MgO, ZnO, TiO2粉料混合后，在800°C 1000°C下預(yù)燒結(jié)得到 M^8Zna2TiO3粉體，再將Mg-Zn-Ti粉體與預(yù)合成的Al2O3-SiO2-BW2玻璃料按質(zhì)量比96 4 混合制得Mg-Zn-Ti基體；預(yù)燒結(jié)的溫度優(yōu)選900°C。上述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。 因此，本發(fā)明專利和保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種超低容量靜電抑制器，包括ZnO基體和電極，該電極設(shè)置于ZnO基體的兩端，其特征在于所述的SiO基體上還設(shè)置有Mg-Zn-Ti基體，該Mg-Zn-Ti基體按摩爾比4 :1:5 的MgO、ZnO, TiO2粉料配比而成。
2.根據(jù)權(quán)利要求1所述的超低容量靜電抑制器，其特征在于所述的Mg-Zn-Ti基體與 ZnO基體的厚度比大于或等于1 1。
3.根據(jù)權(quán)利要求1所述的超低容量靜電抑制器，其特征在于所述的Mg-Zn-Ti基體與 ZnO基體的厚度比大于或等于4 1。
4.一種權(quán)利要求1的靜電抑制器的制備方法，其特征在于包括下列步驟制得(1)制漿&ι0、Mg-Zn-Ti粉體分別配置漿料，該Mg-Zn-Ti粉體按摩爾比4 1 5的 MgO、ZnO, TiO2粉料進(jìn)行配比；(2)流延將上述配制好的漿料通過流延機(jī)制得厚度為20 40μ m的膜片；(3)疊層疊層總厚為800μπι 1200μπι，Mg-Zn-Ti與Si膜片厚度比大于或等于 1:1;(4)壓坯將疊好的坯塊密封，在40°C 60°C熱水中等靜壓15min 30min；(5)切割將上述靜壓后的膜片進(jìn)行切割；(6)排膠、燒結(jié)將上述切割后的膜片在250°C 400°C條件下進(jìn)行排除有機(jī)粘合劑，排膠完成的芯片在800°C 1000°C下燒結(jié)Ih 3h，得到靜電抑制器的芯片；(7)退火步驟，將所述燒結(jié)后的芯片在400°C 600°C退火30min；(8)批銀及表面處理，通過在芯片的兩端設(shè)置銀電極，再進(jìn)行表面處理得到所述的靜電抑制器。
5.根據(jù)權(quán)利要求4所述的靜電抑制器的制備方法，其特征在于所述的(1)步驟中，MgO、ZnO, TiO2粉料混合后，在800°C 1000°C下預(yù)燒結(jié)得到M^l8Zna2TiO3粉體，再將 Mg-Zn-Ti粉體與預(yù)合成的Al2O3-SiO2-BW2玻璃料按質(zhì)量比96 4混合制得Mg-Zn-Ti基體。
全文摘要
本發(fā)明提供一種超低容量靜電抑制器，包括ZnO基體和電極，該電極設(shè)置于ZnO基體的兩端，其中所述的ZnO基體上還設(shè)置有Mg-Zn-Ti基體，該Mg-Zn-Ti基體按摩爾比4∶1∶5的MgO、ZnO、TiO2粉料配比而成；本發(fā)明還提供一種該抑制器芯片的制作方法，該方法包括制漿→流延膜片→疊層→壓坯→切割芯片→排膠→燒結(jié)；通過在ZnO基體上還設(shè)置有Mg-Zn-Ti基體，現(xiàn)實(shí)靜電吸收功能的是ZnO壓敏電阻基體，但因其電容量較大，很難應(yīng)用于電路中的靜電防護(hù)，故本發(fā)明加入Mg-Zn-Ti基體降低元件的電容量，實(shí)現(xiàn)超低容量以減少元件對電路信號的吸收影響。
文檔編號H01C7/105GK102426890SQ20111022210
公開日2012年4月25日 申請日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者吳浩, 梁傳勇 申請人:吳浩